JPH0256010A - 低電圧基準電源回路 - Google Patents
低電圧基準電源回路Info
- Publication number
- JPH0256010A JPH0256010A JP63207595A JP20759588A JPH0256010A JP H0256010 A JPH0256010 A JP H0256010A JP 63207595 A JP63207595 A JP 63207595A JP 20759588 A JP20759588 A JP 20759588A JP H0256010 A JPH0256010 A JP H0256010A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- temperature
- resistor
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は低電圧基準電源回路に係り、特に零、温度係数
を有し、温度変化に伴う出力電圧の変動を抑え得る低電
圧基準電源回路に関する。
を有し、温度変化に伴う出力電圧の変動を抑え得る低電
圧基準電源回路に関する。
従来の技術
本出願人は特公昭５５−１８９２８号公報において低電
圧基準電源回路を提案した（第５図にその原理回路図を
示す）。同図において１は互いに電流密度の異なるトラ
ンジスタよりなる差動増幅回路であり、その出力は増幅
器２によって増幅され出力端子Ｔ３に接続されている。
圧基準電源回路を提案した（第５図にその原理回路図を
示す）。同図において１は互いに電流密度の異なるトラ
ンジスタよりなる差動増幅回路であり、その出力は増幅
器２によって増幅され出力端子Ｔ３に接続されている。
又抵抗ＲＩ２の両端における電圧は上記差動増幅回路１
の２つの入力に夫々供給されている。
の２つの入力に夫々供給されている。
第５図の回路では端子Ｔ２と１３間の電圧ｖｒｅｆをダ
イオードＤを構成するシリコンのエネルギーバンドギャ
ップに相当する電圧ｖｇｏと等しくすることによってｖ
ｒｅｆが零温度係数を有する温度特性とすることができ
、温度が変動した場合にもＶｒｅｆを安定に保つことが
できる。
イオードＤを構成するシリコンのエネルギーバンドギャ
ップに相当する電圧ｖｇｏと等しくすることによってｖ
ｒｅｆが零温度係数を有する温度特性とすることができ
、温度が変動した場合にもＶｒｅｆを安定に保つことが
できる。
また、本出願人は特願昭６３−２０８９５号（発明の名
称「低電圧基準電源回路」）において、レベル変換手段
を設けることによって１．２■以下の低電圧・であって
も零温度係数を有する低電圧基準電源回路を提案した。
称「低電圧基準電源回路」）において、レベル変換手段
を設けることによって１．２■以下の低電圧・であって
も零温度係数を有する低電圧基準電源回路を提案した。
発明が解決しようとする課題
第５図に示す回路の出力電圧Ｖｒｅｔは温度の変動に対
して安定であり員好な定電圧電源となるが、ｖｒｅｆは
シリコンのエネルギーバンドギャップに相当する約１．
２ｖに設定しなければならない。したがって近年増加し
つつある１、２ｖ以下の低電圧で動作する種々の機器に
対しては第５図の回路はこのままでは対応できず、上記
特公昭５５−１８９２８号公報における実施例で示した
ようにｖｒｅｆを抵抗を介してボルテージフォロワ型に
構成された演算増幅器の非反転入力端子に接続するなど
の措置が必要となる。
して安定であり員好な定電圧電源となるが、ｖｒｅｆは
シリコンのエネルギーバンドギャップに相当する約１．
２ｖに設定しなければならない。したがって近年増加し
つつある１、２ｖ以下の低電圧で動作する種々の機器に
対しては第５図の回路はこのままでは対応できず、上記
特公昭５５−１８９２８号公報における実施例で示した
ようにｖｒｅｆを抵抗を介してボルテージフォロワ型に
構成された演算増幅器の非反転入力端子に接続するなど
の措置が必要となる。
しかし、もともとの基準電圧Ｖｒｅｒがバンドギャップ
電圧でないと安定に動作しないため、Ｖｒｅｆそのもの
を１．２ｖ以下の電圧にして使用することはできない。
電圧でないと安定に動作しないため、Ｖｒｅｆそのもの
を１．２ｖ以下の電圧にして使用することはできない。
また特願昭６３−２０８９５において提案した回路は１
．２Ｖ以下の低電圧を得るために出力段にレベル変換手
段を設けなければならないという問題があった。
．２Ｖ以下の低電圧を得るために出力段にレベル変換手
段を設けなければならないという問題があった。
本発明は、上記の点に鑑みてなされたものであり、シリ
コンのエネルギーバンドギャップに相当する電圧（約１
．２Ｖ）以下の電圧であって、零温度係数を有する出力
電圧が得られる低電圧基準電源回路を提供することを目
的とする。
コンのエネルギーバンドギャップに相当する電圧（約１
．２Ｖ）以下の電圧であって、零温度係数を有する出力
電圧が得られる低電圧基準電源回路を提供することを目
的とする。
課題を解決するための手段
本発明になる低電圧基準電源回路は、差動増幅回路と、
この差動増幅ｕ路をバイアスするとともに第１の抵抗の
両端間電圧を差動増幅回路の入力電圧とし第１の抵抗と
直列に接続された第２の抵抗を有し出力端子間に接続さ
れた第１の直列回路と、直列に接続された第３の抵抗及
びＰＮ接合素子からなり第１の直列回路と並列に接続さ
れた第２の直列回路と、第１の直列回路中箱１及び第２
の抵抗の間の点と第２の直列回路中ＰＮ接合素子のＰ側
及び第３の抵抗の接続点との間を結ぶよう設けられた第
４の抵抗とからなり、差動増幅回路の出力によって出力
端子間に発生する出力電圧がＰＮ接合素子を構成する半
導体のバンドギャップに相当する電圧以下の一定電圧と
なるよう制御する。
この差動増幅ｕ路をバイアスするとともに第１の抵抗の
両端間電圧を差動増幅回路の入力電圧とし第１の抵抗と
直列に接続された第２の抵抗を有し出力端子間に接続さ
れた第１の直列回路と、直列に接続された第３の抵抗及
びＰＮ接合素子からなり第１の直列回路と並列に接続さ
れた第２の直列回路と、第１の直列回路中箱１及び第２
の抵抗の間の点と第２の直列回路中ＰＮ接合素子のＰ側
及び第３の抵抗の接続点との間を結ぶよう設けられた第
４の抵抗とからなり、差動増幅回路の出力によって出力
端子間に発生する出力電圧がＰＮ接合素子を構成する半
導体のバンドギャップに相当する電圧以下の一定電圧と
なるよう制御する。
作用
ＰＮ接合素子の接合部の電圧は周知の公式によって表わ
され、温度Ｔ及びＰＮ接合素子を構成する半導体（通常
はシリコン）のバンドギャップに相当する電圧Ｖ、。の
関数となっている。また差動増幅回路を構成する２つの
トランジスタのベース・エミッタ間電圧の電圧差も周知
の公式によって表わされ、温度Ｔの関数となっている。
され、温度Ｔ及びＰＮ接合素子を構成する半導体（通常
はシリコン）のバンドギャップに相当する電圧Ｖ、。の
関数となっている。また差動増幅回路を構成する２つの
トランジスタのベース・エミッタ間電圧の電圧差も周知
の公式によって表わされ、温度Ｔの関数となっている。
上記低電圧基準電源回路の出力電圧は、ＰＮ接合素子の
接合部の電圧及び差動増幅回路を構成する２つのトラン
ジスタのベース・エミッタ間電圧の電圧差として表われ
る。従ってこのように表わされた出力電圧はＴ及び■ｇ
ｏの関数となっており、この式を温度Ｔで偏微分した式
がゼロとなるように第１及び第２の直列回路を構成する
抵抗の値を選択することにより、出力電圧がｖｇ。以下
であって零温度係数を有するように設定することができ
る。
接合部の電圧及び差動増幅回路を構成する２つのトラン
ジスタのベース・エミッタ間電圧の電圧差として表われ
る。従ってこのように表わされた出力電圧はＴ及び■ｇ
ｏの関数となっており、この式を温度Ｔで偏微分した式
がゼロとなるように第１及び第２の直列回路を構成する
抵抗の値を選択することにより、出力電圧がｖｇ。以下
であって零温度係数を有するように設定することができ
る。
実施例
第１図は本発明の原理回路図を示す。第１図においてＡ
ｌ１１）は第２図以降における差動増幅回路１６であり
、具体的には第２図に示す構成とされている。以下この
第２図の第１実施例について説明する。第２図中抵抗Ｒ
４は特許請求の範囲に記載した第１の抵抗、抵抗Ｒｓは
同様に第２の抵抗、抵抗Ｒ＋は第３の抵抗、抵抗Ｒ２は
第４の抵抗に対応し、トランジスタＱ１がＰＮ接合素子
に対応する。またＣ９Ｃは定電流電源であり出力端子ｖ
ｏｕｔのラインに一定電流を供給する。
ｌ１１）は第２図以降における差動増幅回路１６であり
、具体的には第２図に示す構成とされている。以下この
第２図の第１実施例について説明する。第２図中抵抗Ｒ
４は特許請求の範囲に記載した第１の抵抗、抵抗Ｒｓは
同様に第２の抵抗、抵抗Ｒ＋は第３の抵抗、抵抗Ｒ２は
第４の抵抗に対応し、トランジスタＱ１がＰＮ接合素子
に対応する。またＣ９Ｃは定電流電源であり出力端子ｖ
ｏｕｔのラインに一定電流を供給する。
抵抗Ｒ２を流れる電流を１２、抵抗Ｒ３を流れる？ＩＨ
ＦＥをＩ３とすると、トランジスタＱＩのベース・エミ
ッタ間電圧ＶＢＥＩは、 ＶＢＥＩ−Ｒ２Ｉｚ＋Ｒｓ（１２＋Ｉａ） （１）
と表わされ、トランジスタＱ２ 、Ｑｌのベース・エミ
ッタ間電圧を夫々ＶＢＥ２ 、 ＶＢＥ３とし、抵抗Ｒ
４の両端閤電圧をΔＶＢＥとした場合にΔＶ ＢＬ−Ｖ
ＢＦ２− Ｖ Ｂ［３（２）であり、電流■３は ［１＝ＡＶＢＥ／ Ｒ４（３） と表され、（１）（３）式より電流！２はＶＢＥｌ −
−ＡＶＢＥ １２” （４）Ｒ
２＋Ｒ５ と表わされる。
ＦＥをＩ３とすると、トランジスタＱＩのベース・エミ
ッタ間電圧ＶＢＥＩは、 ＶＢＥＩ−Ｒ２Ｉｚ＋Ｒｓ（１２＋Ｉａ） （１）
と表わされ、トランジスタＱ２ 、Ｑｌのベース・エミ
ッタ間電圧を夫々ＶＢＥ２ 、 ＶＢＥ３とし、抵抗Ｒ
４の両端閤電圧をΔＶＢＥとした場合にΔＶ ＢＬ−Ｖ
ＢＦ２− Ｖ Ｂ［３（２）であり、電流■３は ［１＝ＡＶＢＥ／ Ｒ４（３） と表され、（１）（３）式より電流！２はＶＢＥｌ −
−ＡＶＢＥ １２” （４）Ｒ
２＋Ｒ５ と表わされる。
であり、
（３）（４）（６）式より
Ｒｓ
（ＶＢＥｌ
・ΔＶＢＥ）
＋
（Ｒ３
＋Ｒ４
＋Ｒｓ
＋Ｒｓ
となる。ここで■２
〉〉Ｉ３となるようにＲ３
＋
Ｒ４＋Ｒｓ ＞＞Ｒ１
＋８２
とすれば、
出力端子Ｖ。、ｔから基準電源として取り出される電圧
をｖｒ８ｒとすると、 ΔＶＢＥ ＋ （Ｒ３］＋Ｒ４ Ｖｒｅ（−Ｒｓ （Ｉ ｚ ” Ｉ ｓ ）＋ （Ｒｓ
＋Ｒ４＋Ｒ６） Ｉ３ （５）−Ｒｓｌｚ
＋ （Ｒｓ ＋Ｒ４＋Ｒ５＋Ｒｓ ） １３ （６）
と表わされる た）。
をｖｒ８ｒとすると、 ΔＶＢＥ ＋ （Ｒ３］＋Ｒ４ Ｖｒｅ（−Ｒｓ （Ｉ ｚ ” Ｉ ｓ ）＋ （Ｒｓ
＋Ｒ４＋Ｒ６） Ｉ３ （５）−Ｒｓｌｚ
＋ （Ｒｓ ＋Ｒ４＋Ｒ５＋Ｒｓ ） １３ （６）
と表わされる た）。
（ここで、
１−Ｒｚ
＋−Ｒｓ
とおい
またトランジスタＱ１のベース・エミッタ間電圧をＶＢ
ＥＩとすると ■ ＶＢＥＯ（） （９）Ｔ。
ＥＩとすると ■ ＶＢＥＯ（） （９）Ｔ。
と表わされることが知られている。ここでｖｇｏはトラ
ンジスタＱＩを構成するシリコンのエネルギーバンドギ
ャップに相当する電圧（約１．２Ｖ ）、王は温度、Ｔ
ｏは基準となる動作温度、Ｖ ＢＥＧはＴ＝Ｔｏのとき
のトランジスタＱＩのベース・エミッタ問電圧である。
ンジスタＱＩを構成するシリコンのエネルギーバンドギ
ャップに相当する電圧（約１．２Ｖ ）、王は温度、Ｔ
ｏは基準となる動作温度、Ｖ ＢＥＧはＴ＝Ｔｏのとき
のトランジスタＱＩのベース・エミッタ問電圧である。
また差動増幅回路１６の入力電圧となるΔＶＢＥとなる
ことが知られている。ここで０１はトランジスタＱ３の
トランジスタＱ２に対する電流密度化（又は接合部の面
積比）ｎｚはトランジスタＱ４のトランジスタＱｓに対
する電流密度化であり、ｋは、ボルツマン定数、ｑは電
子電荷である。
ことが知られている。ここで０１はトランジスタＱ３の
トランジスタＱ２に対する電流密度化（又は接合部の面
積比）ｎｚはトランジスタＱ４のトランジスタＱｓに対
する電流密度化であり、ｋは、ボルツマン定数、ｑは電
子電荷である。
（９）（１０）式を（８）式に代入するとＴ。
＋ （１＋
Ｒ３０ｋｒ
□）□乏ｎ
４ Ｑ
となる。
ここで（１１）式を温度下で偏微粉し、Ａ ＶＢＥ−Ｖ
ＢＥ２− ＶＢＥ３ Ｔ ・雷 ｆｌｎ ｎ＋ ・ｎ２ （１０） に２ ＋Ｋｓ Ｒ刀 ｋ ＋ （１＋ ）−ｆｌ ｎ ｎ １ ・
ｎ２４ ｑ となる。これをゼロとおいてｖ、ｏを求めるとであり、
これは抵抗Ｒ２、Ｒｓ 、 Ｒｓ 、 Ｒ３）を（１３
）式を満たすよう設定すればｖｒｅｆの温度係数はぜ口
となることを示している。
ＢＥ２− ＶＢＥ３ Ｔ ・雷 ｆｌｎ ｎ＋ ・ｎ２ （１０） に２ ＋Ｋｓ Ｒ刀 ｋ ＋ （１＋ ）−ｆｌ ｎ ｎ １ ・
ｎ２４ ｑ となる。これをゼロとおいてｖ、ｏを求めるとであり、
これは抵抗Ｒ２、Ｒｓ 、 Ｒｓ 、 Ｒ３）を（１３
）式を満たすよう設定すればｖｒｅｆの温度係数はぜ口
となることを示している。
またＴ ＝ Ｔ ｏにおけるＶｒｅｆの値は（１１）式
よりＲ刀 ｋＴ。
よりＲ刀 ｋＴ。
（１＋
之ｎｎｌ ・ ｎ２
と表わされる。（１５）式は温度ＴがＴ＝Ｔｏのときに
出力端子１０．１１間に生じる電圧ｖｒｅｆがシリコン
のバンドギャッ゛プに相当する１、２■よりも低い低電
圧となることを示しており、しかもこれは零温度係数を
有するため温度変化に対して安定な出力となっている。
出力端子１０．１１間に生じる電圧ｖｒｅｆがシリコン
のバンドギャッ゛プに相当する１、２■よりも低い低電
圧となることを示しており、しかもこれは零温度係数を
有するため温度変化に対して安定な出力となっている。
第３図及び第４図は、夫々本発明の第２実施例、第３実
施例の回路図を示しており、これらの回路中箱２図と同
一構成部分には同一符号を付し、その説明を省略する。
施例の回路図を示しており、これらの回路中箱２図と同
一構成部分には同一符号を付し、その説明を省略する。
第２図の回路は本発明の主目的である温度変動に対して
安定な低電圧出力を与えることができるが、第３図、第
４図の回路はこの他に電ｗ電圧変動及び負荷変動等によ
って生ずる出力電圧の変動を防止するために第２図の回
路の周辺に必要な回路を設けたものであり、両回路とも
低電圧基準電源回路１６（第２図の回路に対応）の左側
が、第２図の定電流電源Ｃ９Ｃの役割を果す。
安定な低電圧出力を与えることができるが、第３図、第
４図の回路はこの他に電ｗ電圧変動及び負荷変動等によ
って生ずる出力電圧の変動を防止するために第２図の回
路の周辺に必要な回路を設けたものであり、両回路とも
低電圧基準電源回路１６（第２図の回路に対応）の左側
が、第２図の定電流電源Ｃ９Ｃの役割を果す。
第３図では、Ｖｉｏに電源が投入されると定電流回路１
５によって略一定の電流がトランジスタＱ８に供給され
、トランジスタＱ９がオンとなることによって低電圧基
準電源回路１６が動作し、これに伴ってＰＮＰトランジ
スタＱ１・がオンとなる。この状態から、負荷変動等に
よって出力電圧ｖｏＵｔが例えば増大する方向に変化す
るとＰＮＰトランジスタＱ＋ｏはより強くオンになりエ
ミッタ電流が増えるため、トランジスタＱ８のベースに
供給される電流は減少する。これによってトランジスタ
Ｑ９のコレクタから供給される出力電圧■ｏＩＩｔは下
げられる。一方、出力電圧Ｖ。ｕｔが減少する方向に変
化すると上記とは逆に■。ｕｔを上げるよう動作し、出
力電圧■。ｕｔを一定に保とうとする。
５によって略一定の電流がトランジスタＱ８に供給され
、トランジスタＱ９がオンとなることによって低電圧基
準電源回路１６が動作し、これに伴ってＰＮＰトランジ
スタＱ１・がオンとなる。この状態から、負荷変動等に
よって出力電圧ｖｏＵｔが例えば増大する方向に変化す
るとＰＮＰトランジスタＱ＋ｏはより強くオンになりエ
ミッタ電流が増えるため、トランジスタＱ８のベースに
供給される電流は減少する。これによってトランジスタ
Ｑ９のコレクタから供給される出力電圧■ｏＩＩｔは下
げられる。一方、出力電圧Ｖ。ｕｔが減少する方向に変
化すると上記とは逆に■。ｕｔを上げるよう動作し、出
力電圧■。ｕｔを一定に保とうとする。
第４図の回路は、Ｖｉｏに電源が投入されてトランジス
タＱＩ２がオンとされるとカレントミラー回路１７に電
流が流れ、トランジスタＱＩ３．ＱＩ３がオンとされる
ことによりＰＮＰトランジスタＱ＋ｓから低電圧基準電
源回路１６に電流が供給され回路動作が開始される。低
電圧基準電源回路１６が動作してトランジスタＱＩ６が
オンとされるとトランジスタＱｎもオンとされ、これに
よってトランジスタＱＩ２はオフとなる。このためカレ
ントミラー回路１７を構成するトランジスタＱＩ７のコ
レクタ電流は全てトランジスタ０２１のコレクタに供給
される。このトランジスタＱ２１はそのコレクタ電流を
一定とする働きがあることからカレントミラー回路１７
を構成するトランジスタＱ＋ｇのコレクタ電流も一定と
なる。出力電圧Ｖ。、ｔが変動した場合はＱ１６のエミ
ッタ電圧の高低によりＱ１０の電流をコントロールして
出力電圧が一定となる様に動作する（出力が上がった場
合Ｑ＋ｓのエミッタの電圧が上昇してＱ）４の電流を低
下させてＱ＋ｓのベース電流を少なくし、出力電圧を低
くして一定になる様に制御する）。
タＱＩ２がオンとされるとカレントミラー回路１７に電
流が流れ、トランジスタＱＩ３．ＱＩ３がオンとされる
ことによりＰＮＰトランジスタＱ＋ｓから低電圧基準電
源回路１６に電流が供給され回路動作が開始される。低
電圧基準電源回路１６が動作してトランジスタＱＩ６が
オンとされるとトランジスタＱｎもオンとされ、これに
よってトランジスタＱＩ２はオフとなる。このためカレ
ントミラー回路１７を構成するトランジスタＱＩ７のコ
レクタ電流は全てトランジスタ０２１のコレクタに供給
される。このトランジスタＱ２１はそのコレクタ電流を
一定とする働きがあることからカレントミラー回路１７
を構成するトランジスタＱ＋ｇのコレクタ電流も一定と
なる。出力電圧Ｖ。、ｔが変動した場合はＱ１６のエミ
ッタ電圧の高低によりＱ１０の電流をコントロールして
出力電圧が一定となる様に動作する（出力が上がった場
合Ｑ＋ｓのエミッタの電圧が上昇してＱ）４の電流を低
下させてＱ＋ｓのベース電流を少なくし、出力電圧を低
くして一定になる様に制御する）。
第４図の回路は第３図の回路に比し、０２１のコレフタ
ー電流の安定性が高いので第３図の回路の特性より安定
性が高い。
ー電流の安定性が高いので第３図の回路の特性より安定
性が高い。
発明の効果
上述の如く、本発明によれば、比較的簡単な回路構成に
よりシリコンのエネルギーバンドギャップに相当する電
圧以下の零温度係数を有する安定な低電圧を取り出すこ
とができ、バッテリ駆動の電気製品の増加に伴って拡大
しつつある低電圧の基準電源に対する需要に応えること
でができ、更に容易に集積回路化が可能なことから信頼
性、緩流性の点で有利であるという特長を有する。
よりシリコンのエネルギーバンドギャップに相当する電
圧以下の零温度係数を有する安定な低電圧を取り出すこ
とができ、バッテリ駆動の電気製品の増加に伴って拡大
しつつある低電圧の基準電源に対する需要に応えること
でができ、更に容易に集積回路化が可能なことから信頼
性、緩流性の点で有利であるという特長を有する。
第１図は本発明の原理回路図、第２図は本発明の第１の
実施例の回路図、第３図は本発明の第２実施例の回路図
、第４図は本発明の第３実施例の回路図、第５図は従来
回路の原理回路図である。 １５・・・定電流回路、１６・・・定電圧基準電源回路
、１７・・・カレントミラー回路、Ｃ０Ｃ・・・低電流
回路、Ｒ＋ 〜Ｒｓ 、 Ｒｎ 、 Ｒ１２＝抵抗、Ｑ
Ｉ−Ｑ ｓ ＊Ｑ８〜ＱＩ８．ＯＮ・・・トランジス
タ。
実施例の回路図、第３図は本発明の第２実施例の回路図
、第４図は本発明の第３実施例の回路図、第５図は従来
回路の原理回路図である。 １５・・・定電流回路、１６・・・定電圧基準電源回路
、１７・・・カレントミラー回路、Ｃ０Ｃ・・・低電流
回路、Ｒ＋ 〜Ｒｓ 、 Ｒｎ 、 Ｒ１２＝抵抗、Ｑ
Ｉ−Ｑ ｓ ＊Ｑ８〜ＱＩ８．ＯＮ・・・トランジス
タ。
Claims (1)
- 【特許請求の範囲】 差動増幅回路と、 該差動増幅回路をバイアスするとともに第１の抵抗の両
端間電圧を該差動増幅回路の入力電圧とし該第１の抵抗
と直列に接続された第２の抵抗を有し、出力端子間に接
続された第１の直列回路と、直列に接続された第３の抵
抗及びＰＮ接合素子からなり、該第１の直列回路と並列
に接続された第２の直列回路と、 該第１の直列回路中該第１及び第２の抵抗の間の点と、
該第２の直列回路中該ＰＮ接合素子のＰ側及び該第３の
抵抗の接続点との間を結ぶよう設けられた第４の抵抗と
からなり、該差動増幅回路の出力によって、該出力端子
間に発生する出力電圧が該ＰＮ接合素子を構成する半導
体のバンドギャップに相当する電圧以下の一定電圧とな
るよう制御する低電圧基準電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20759588A JP2745553B2 (ja) | 1988-08-22 | 1988-08-22 | 低電圧基準電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20759588A JP2745553B2 (ja) | 1988-08-22 | 1988-08-22 | 低電圧基準電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256010A true JPH0256010A (ja) | 1990-02-26 |
| JP2745553B2 JP2745553B2 (ja) | 1998-04-28 |
Family
ID=16542375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20759588A Expired - Lifetime JP2745553B2 (ja) | 1988-08-22 | 1988-08-22 | 低電圧基準電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745553B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285408A (ja) * | 1989-03-30 | 1990-11-22 | Texas Instr Inc <Ti> | 基準電圧を発生する回路 |
| WO2010058858A1 (ja) | 2008-11-21 | 2010-05-27 | ラクオリア創薬株式会社 | ５－ｈｔ２ｂ受容体拮抗活性を有する新規ピラゾール－３－カルボキサミド誘導体 |
-
1988
- 1988-08-22 JP JP20759588A patent/JP2745553B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285408A (ja) * | 1989-03-30 | 1990-11-22 | Texas Instr Inc <Ti> | 基準電圧を発生する回路 |
| WO2010058858A1 (ja) | 2008-11-21 | 2010-05-27 | ラクオリア創薬株式会社 | ５－ｈｔ２ｂ受容体拮抗活性を有する新規ピラゾール－３－カルボキサミド誘導体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2745553B2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| JP3606876B2 (ja) | オフセットをプログラム可能な集積回路温度センサ | |
| US5619163A (en) | Bandgap voltage reference and method for providing same | |
| US8421433B2 (en) | Low noise bandgap references | |
| US7619401B2 (en) | Bandgap reference circuit | |
| US5229711A (en) | Reference voltage generating circuit | |
| CN100476681C (zh) | 恒定电压产生器及使用它的电子设备 | |
| JPS5913052B2 (ja) | 基準電圧源回路 | |
| JPS603644B2 (ja) | 基準電圧発生装置 | |
| US8816756B1 (en) | Bandgap reference circuit | |
| US5479092A (en) | Curvature correction circuit for a voltage reference | |
| US7944272B2 (en) | Constant current circuit | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JP2008271503A (ja) | 参照電流回路 | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| KR950010131B1 (ko) | 열 전류 공급원 및 집적 전압 조절기 | |
| JPS604611B2 (ja) | バイアス電流供給回路 | |
| JPH0256010A (ja) | 低電圧基準電源回路 | |
| US7183794B2 (en) | Correction for circuit self-heating | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| CN120743031B (zh) | 一种带隙基准电路 | |
| JP2745610B2 (ja) | 低電圧基準電源回路 | |
| US5355078A (en) | Semiconductor integrated circuit for a stabilized power supply circuit | |
| JPS6051126B2 (ja) | 定電圧回路 | |
| JPH053763B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |