JPH0257016A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0257016A JPH0257016A JP20721288A JP20721288A JPH0257016A JP H0257016 A JPH0257016 A JP H0257016A JP 20721288 A JP20721288 A JP 20721288A JP 20721288 A JP20721288 A JP 20721288A JP H0257016 A JPH0257016 A JP H0257016A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- analog
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分１！ｉ’］
本発明は、アナログ人力信号レベルか変化した場合にお
いても出力として取り出す信号か一定のレベルになるＪ
：うに自動的に利害調整を行なう自動利得制御（八ＧＣ
）回路にＩＪＪＩするものである。
いても出力として取り出す信号か一定のレベルになるＪ
：うに自動的に利害調整を行なう自動利得制御（八ＧＣ
）回路にＩＪＪＩするものである。
［往来の技術］
従来の自動利得制御（八［ｉＣ）回路としては、例えは
第３図に示すような演算増幅器、整流平均化回路、電圧
制御可変抵抗（ＶＣＲ） ’Ｊを用いたものか知られて
いる。このへＧＣ回路の動作原理を説明すると、ＶＣＲ
は制御電圧か高くなると抵抗値は小さくなるよう動作し
、反対に制御マＩ上圧か低くノよると抵抗値は大きくな
るよう動作する。第３図の回路で入力端子か小さい時に
は整流平均化回路の出力は小さく ｌｘり従って制御電
圧か低くなりＶＣＲの抵抗値は大きくなる。ン寅算増幅
器への入力は固定抵抗ＲとＶＣＨの分圧値となっている
ので、人力値か大きくなり利得を高める形となる。一方
入力端子か犬きい時にはＶＣＲｆ７）抵抗（ｉｉｌｉは
小さくなり演鉾増幅器へへの入力値か小さくなり利得を
低める形と）、ｆる。
第３図に示すような演算増幅器、整流平均化回路、電圧
制御可変抵抗（ＶＣＲ） ’Ｊを用いたものか知られて
いる。このへＧＣ回路の動作原理を説明すると、ＶＣＲ
は制御電圧か高くなると抵抗値は小さくなるよう動作し
、反対に制御マＩ上圧か低くノよると抵抗値は大きくな
るよう動作する。第３図の回路で入力端子か小さい時に
は整流平均化回路の出力は小さく ｌｘり従って制御電
圧か低くなりＶＣＲの抵抗値は大きくなる。ン寅算増幅
器への入力は固定抵抗ＲとＶＣＨの分圧値となっている
ので、人力値か大きくなり利得を高める形となる。一方
入力端子か犬きい時にはＶＣＲｆ７）抵抗（ｉｉｌｉは
小さくなり演鉾増幅器へへの入力値か小さくなり利得を
低める形と）、ｆる。
この回路で出力レベルを一定に保つには、Ｖ ＣＩｔは
なるへく小さ２を制御電圧で抵抗値か大きく変化する必
要かある。
なるへく小さ２を制御電圧で抵抗値か大きく変化する必
要かある。
般に、ＶＣＲにはトランジスタや電界効果Ｉ−ランシス
タ（ＦＩＴ）か用いられ−Ｃいるか、かかる場合従来の
７１ Ｇ Ｃの人カレベル対出力しベル特刊は、第４図
に実線で示すように低人カレベルてはＶＣＲかオーブン
状態になることから出力レベルは人カレベルに対応じて
変化し、高大カレベルてはＶＣＲのオン（ｏｎ）抵抗か
一定になることからやはり出力レベルは人カレベルに対
応じて変化し、このことから従来の八ＧＣの利得制御か
可能なアナログ人カイ乙号のダイナミックレンジは制限
されたものであった。しかも、ｖＣＨに用いる１ヘラン
シスタやＦｌｉＴの抵抗値は、そのコレクタとエミッタ
間の電圧によっても変化するため、交流信号を加えた場
合歪か発生する欠点があった。
タ（ＦＩＴ）か用いられ−Ｃいるか、かかる場合従来の
７１ Ｇ Ｃの人カレベル対出力しベル特刊は、第４図
に実線で示すように低人カレベルてはＶＣＲかオーブン
状態になることから出力レベルは人カレベルに対応じて
変化し、高大カレベルてはＶＣＲのオン（ｏｎ）抵抗か
一定になることからやはり出力レベルは人カレベルに対
応じて変化し、このことから従来の八ＧＣの利得制御か
可能なアナログ人カイ乙号のダイナミックレンジは制限
されたものであった。しかも、ｖＣＨに用いる１ヘラン
シスタやＦｌｉＴの抵抗値は、そのコレクタとエミッタ
間の電圧によっても変化するため、交流信号を加えた場
合歪か発生する欠点があった。
［発明か解決しようとする課題］
そこで、本発明の目的は、アナログ入力信号のダイナミ
ックレンジを大きくとることかでき、回路構成を高精度
のものとする必要か’−＜ ＜、ノイズの影紫を受けに
くく、しかもＭＯＳ−ＬＳＩ化に好適な自動的に利マイ
制御を行なうへＧＣ回路を提供することにある。
ックレンジを大きくとることかでき、回路構成を高精度
のものとする必要か’−＜ ＜、ノイズの影紫を受けに
くく、しかもＭＯＳ−ＬＳＩ化に好適な自動的に利マイ
制御を行なうへＧＣ回路を提供することにある。
［課題を解決するための手段」
このＪ：うな目的を達成するために、本発明は、アナロ
グ信号を、アナログ（８号の周波数の１０倍以上の周波
数ｆｓてサンブリンクして１ヒッｌ−のディジタル信号
を形成するΔΣΔＤコンバータ手段と、アナログ信号を
ΔΣＡＤコンバータ手段への入力から分岐し、整流平均
化したのちに、１ヒツトのディジタル信号に応じて正位
相と逆位相との間で切換えて、△ΣＡＤコンバータ手段
の帰還ループに基準電圧として供給する信号混合手段と
、ΔΣＡＤコンバータ手段らの出力をＤＡ変換したのち
高周波成分を除去し、アナログ信号レベルの変動にもか
かわらず一定のレベルになるよう利得調整された４３号
を取り出すフィルタ手段とを具えたことを４、ν徴とす
る。
グ信号を、アナログ（８号の周波数の１０倍以上の周波
数ｆｓてサンブリンクして１ヒッｌ−のディジタル信号
を形成するΔΣΔＤコンバータ手段と、アナログ信号を
ΔΣＡＤコンバータ手段への入力から分岐し、整流平均
化したのちに、１ヒツトのディジタル信号に応じて正位
相と逆位相との間で切換えて、△ΣＡＤコンバータ手段
の帰還ループに基準電圧として供給する信号混合手段と
、ΔΣＡＤコンバータ手段らの出力をＤＡ変換したのち
高周波成分を除去し、アナログ信号レベルの変動にもか
かわらず一定のレベルになるよう利得調整された４３号
を取り出すフィルタ手段とを具えたことを４、ν徴とす
る。
ここて、−Ｊ二連した周波数ｆ８は］′ナログ人力信号
の周波数の１０イ＠以上、好ましくは数十イｆ４以十に
好ましくは数百倍以上に設定する。
の周波数の１０イ＠以上、好ましくは数十イｆ４以十に
好ましくは数百倍以上に設定する。
［作 用］
本発明によれは、ΔΣＡＤコンバータ用いることによっ
て、アナログ人力信号のダイナミックレンジを大粗く広
げることかできると共に、ノイズの影響を受りにくく、
しかも回路構成を高精度のものとする必要なく、回路全
体をＭ ＯＳ −Ｌ Ｓ Ｉ化するのにもり子連である
。さらに、ΔΣ型八へコンバータはクロックに完全に同
期した出力であるから、高周波成分を除去したＡ［ｉＣ
出力を得るためのフィル。
て、アナログ人力信号のダイナミックレンジを大粗く広
げることかできると共に、ノイズの影響を受りにくく、
しかも回路構成を高精度のものとする必要なく、回路全
体をＭ ＯＳ −Ｌ Ｓ Ｉ化するのにもり子連である
。さらに、ΔΣ型八へコンバータはクロックに完全に同
期した出力であるから、高周波成分を除去したＡ［ｉＣ
出力を得るためのフィル。
夕手段をスイッヂト・キャパシタ・フィルタで構成する
のにも好適である。
のにも好適である。
［実施例コ
以下に、図面を参照して本発明の実施例を詳細に説明す
る。
る。
本発明の一実施例を第１図に示し、その各部の信号波形
の一例を第２図（Ａ）〜（Ｄ）に示す。
の一例を第２図（Ａ）〜（Ｄ）に示す。
第１図において、・ｌＯはΔΣ型八へコンバータである
。このＡＤコンバータ１０自体は公知の構成であり、こ
こでは２次のΔΣ型ＡＤコンバータの例を示している。
。このＡＤコンバータ１０自体は公知の構成であり、こ
こでは２次のΔΣ型ＡＤコンバータの例を示している。
ここで、１１および１２は演算増幅器、１３および１４
は加算器、１５および１６は各演算増幅器１１および１
２の帰還用コンデンサ、１７はコンパレータ、１８はＤ
型フリップフロップである。
は加算器、１５および１６は各演算増幅器１１および１
２の帰還用コンデンサ、１７はコンパレータ、１８はＤ
型フリップフロップである。
ここて、第１図への入力ａ点にアナログ入力信号（八）
が人力されると、ＡＤコンバータ１０の加算器１３に供
給されると共に、整流平均化回路２１を経て、混合回路
２０にも供給され、混合回路２０において、インバータ
２２を介して、および直接に、すなわち、互いに逆の位
相てスイッチ２３の内入力端子に供給される。
が人力されると、ＡＤコンバータ１０の加算器１３に供
給されると共に、整流平均化回路２１を経て、混合回路
２０にも供給され、混合回路２０において、インバータ
２２を介して、および直接に、すなわち、互いに逆の位
相てスイッチ２３の内入力端子に供給される。
スイッチ２３は、第２図（Ｂ） に示すへ〇コンバー
タｌＯの出力であるディジタル信号（Ｂ）のデータ内容
、すなわちそのデータが°′１°°であるか０°゛であ
るかに応じてスイッチングされるスイッチであって、そ
の動作により、例えは、アナログ人力信号（Ａ）か第２
図（八）に示すピーク値Ｘの振幅を有する信号である場
合には第２図（Ｃ）に示す基準電圧αの振幅を有するパ
ルス信号か、さらに、同しくアナログ入力信号（八）が
ピーク値Ｙを有する信号である場合には、基準電圧βの
振幅を有するパルス信号が、スイッチ２３．０点および
ＡＤコンバタ１０の帰還ループを介し加算器１３および
加算器１４に供給される。
タｌＯの出力であるディジタル信号（Ｂ）のデータ内容
、すなわちそのデータが°′１°°であるか０°゛であ
るかに応じてスイッチングされるスイッチであって、そ
の動作により、例えは、アナログ人力信号（Ａ）か第２
図（八）に示すピーク値Ｘの振幅を有する信号である場
合には第２図（Ｃ）に示す基準電圧αの振幅を有するパ
ルス信号か、さらに、同しくアナログ入力信号（八）が
ピーク値Ｙを有する信号である場合には、基準電圧βの
振幅を有するパルス信号が、スイッチ２３．０点および
ＡＤコンバタ１０の帰還ループを介し加算器１３および
加算器１４に供給される。
以上のように、ＡＤコンバータｌＯの加算器１３にはア
ナログ人力信号（Ａ） と、アナログ人力信号（Δ）
を整流平均化回路２１、混合回路２０、スイッチ２３を
通して基準電圧とするものが、帰還ループを介して供給
され、その加算出力が演算増幅器１１の負側入力端子に
供給される。加算器１４には演算増幅器１１の出力とさ
ぎほとの帰還ループを介した基準電圧とが供給され、そ
の加算出力が演算増幅器１２の負側入力端子に供給され
る。演算増幅器１１および１２の各正側入力端子はアナ
ログ大地電位に接続され、コンパレータ１７では演算増
幅器１２からの出力かアナログ大地電圧と比較され、そ
の出力か大地電圧より大きいときには’！”、その他の
ときには“０°°か出力される。フリップフロップ１８
のブタ入力端子にはコンパレータ１７からの２値出力°
“０°°または１°′が供給され、同しくタロツク入力
端子にはアナログ人力信号（八）の周波数の１０倍以上
の周波数をもつクロックパルスｆ、が供給され、そのク
ロックパルスに同期してコンパレータ１７からのデータ
パ０“′または１°゛が取り込まれる。フリップフロッ
プ１８の出力は１ピッｌ−ＤＡコンバータ３０およびロ
ーパスフィルタ３１を介して本発明の八ＧＣの出力（Ｄ
）として取り出されると共に、スイッチ２３の動作を制
御する。ずなわち、ここて、アナログ人力信号（Ａ）を
整流平均化回路２１、混合回路２０およびスイッチ２３
を介して得られる電圧を基！１８電圧とするとき、フリ
ップフロップ１Ｂの出力か′１“であるときには−（基
準電圧）が、また“０゛であるときには＋（基準電圧）
が帰還ループを介して加算器１３．１４に加えられ、演
算増幅器１１．１２ にそれぞれ差分としてフィードバ
ックされる。かくして、新たに入来するアナログ入力信
号に対して、その直前のディジタルデータに対応するア
ナログ量たり差をとってから、積分か行なわれる。
ナログ人力信号（Ａ） と、アナログ人力信号（Δ）
を整流平均化回路２１、混合回路２０、スイッチ２３を
通して基準電圧とするものが、帰還ループを介して供給
され、その加算出力が演算増幅器１１の負側入力端子に
供給される。加算器１４には演算増幅器１１の出力とさ
ぎほとの帰還ループを介した基準電圧とが供給され、そ
の加算出力が演算増幅器１２の負側入力端子に供給され
る。演算増幅器１１および１２の各正側入力端子はアナ
ログ大地電位に接続され、コンパレータ１７では演算増
幅器１２からの出力かアナログ大地電圧と比較され、そ
の出力か大地電圧より大きいときには’！”、その他の
ときには“０°°か出力される。フリップフロップ１８
のブタ入力端子にはコンパレータ１７からの２値出力°
“０°°または１°′が供給され、同しくタロツク入力
端子にはアナログ人力信号（八）の周波数の１０倍以上
の周波数をもつクロックパルスｆ、が供給され、そのク
ロックパルスに同期してコンパレータ１７からのデータ
パ０“′または１°゛が取り込まれる。フリップフロッ
プ１８の出力は１ピッｌ−ＤＡコンバータ３０およびロ
ーパスフィルタ３１を介して本発明の八ＧＣの出力（Ｄ
）として取り出されると共に、スイッチ２３の動作を制
御する。ずなわち、ここて、アナログ人力信号（Ａ）を
整流平均化回路２１、混合回路２０およびスイッチ２３
を介して得られる電圧を基！１８電圧とするとき、フリ
ップフロップ１Ｂの出力か′１“であるときには−（基
準電圧）が、また“０゛であるときには＋（基準電圧）
が帰還ループを介して加算器１３．１４に加えられ、演
算増幅器１１．１２ にそれぞれ差分としてフィードバ
ックされる。かくして、新たに入来するアナログ入力信
号に対して、その直前のディジタルデータに対応するア
ナログ量たり差をとってから、積分か行なわれる。
このにうにして、アナログ人力信号（八）はクロックパ
ルスｆｓて高速サンプリングされて、第２図（Ｂ）
に示すＪ：うに、１ピツ１〜のディジタル出力（Ｂ）
に変換されて取り出される。
ルスｆｓて高速サンプリングされて、第２図（Ｂ）
に示すＪ：うに、１ピツ１〜のディジタル出力（Ｂ）
に変換されて取り出される。
このディジタル信号（Ｂ）は、アナログ人力信号（八）
がＸであるときは×／αに比例したデユーティ・レシオ
のパルス列となり、同じくＹであるときはＹ／βに比例
したデユーティ・レシオのパルス列となる。ただし、フ
リップフロップ１８がクロックパルスｆｇで動作するの
で、かかるディジタル出力のパルス幅はｌ／ｆＳ（秒）
の整数倍の値をとるのみてあって、ディジタル的に離散
的な量となる。なお、デユーティ・レシオはΔΣ型八Ｄ
コンバータ１０１ζ供給されるアナログ信号の振幅およ
び極性に応じて変化し、振幅零あるいは無イム号のとき
は５０％であり、正で振幅か大きくなるほど°′ビの区
間か多くなり、負゛てその振幅か大きくなるほと０°′
の区間か多くなる。
がＸであるときは×／αに比例したデユーティ・レシオ
のパルス列となり、同じくＹであるときはＹ／βに比例
したデユーティ・レシオのパルス列となる。ただし、フ
リップフロップ１８がクロックパルスｆｇで動作するの
で、かかるディジタル出力のパルス幅はｌ／ｆＳ（秒）
の整数倍の値をとるのみてあって、ディジタル的に離散
的な量となる。なお、デユーティ・レシオはΔΣ型八Ｄ
コンバータ１０１ζ供給されるアナログ信号の振幅およ
び極性に応じて変化し、振幅零あるいは無イム号のとき
は５０％であり、正で振幅か大きくなるほど°′ビの区
間か多くなり、負゛てその振幅か大きくなるほと０°′
の区間か多くなる。
以上の説明をヘースに、未発明のＡＧＣ回路の動作を述
へる。ず／ｌわち、ΔΣ型八へコンバータｌＯへの入力
ａ点にピーク値Ｘを有するアナログノ、力信号か人力さ
れ、それに対応する４＋ｉ） 侃ループの基準電圧かα
になっているとすると、ＡＤコンバータ１ｏの出力す点
におりる信号は、第２図（Ｂ） に示すようｔｉｃ
ｌヒラ１〜のディシタルイ冨−号と１．１′る。このデ
ィジタル信号はＸ／αに比例したデユーデイ・レシオを
有スるパルス伝信てあり、この信号をＤＡコンバタ３０
およびローパスフィルタ３１を通過さゼて高域成分を除
去することにより第２図（Ｄ）に示すようなピーク値Ｘ
を有する出力信号か得られる。この信号の振幅Ｘは、先
はとの１ビットのディジタル信号のデユーティ・レシオ
に比例したものとなる。
へる。ず／ｌわち、ΔΣ型八へコンバータｌＯへの入力
ａ点にピーク値Ｘを有するアナログノ、力信号か人力さ
れ、それに対応する４＋ｉ） 侃ループの基準電圧かα
になっているとすると、ＡＤコンバータ１ｏの出力す点
におりる信号は、第２図（Ｂ） に示すようｔｉｃ
ｌヒラ１〜のディシタルイ冨−号と１．１′る。このデ
ィジタル信号はＸ／αに比例したデユーデイ・レシオを
有スるパルス伝信てあり、この信号をＤＡコンバタ３０
およびローパスフィルタ３１を通過さゼて高域成分を除
去することにより第２図（Ｄ）に示すようなピーク値Ｘ
を有する出力信号か得られる。この信号の振幅Ｘは、先
はとの１ビットのディジタル信号のデユーティ・レシオ
に比例したものとなる。
次に、ΔΣ型八へコンバータ１０への入力ａ点にヒフ（
ｉａ Ｙを有するアナログ人力化”）か人力され、それ
に対応する帰還ループの基準電圧かβになっているとす
ると、ＡＤコンバータ１０の出力す点におりる１ヒツト
のディジタル信号はＹ／βに比例したデユーティ・レシ
オを有し、ＤＡコンバータ３ｏおよびローパスフィルタ
３１を通過さセることにより第２図（Ｄ） に示すよう
なピーク値ｙを有する出カイ５号か得られる。
ｉａ Ｙを有するアナログ人力化”）か人力され、それ
に対応する帰還ループの基準電圧かβになっているとす
ると、ＡＤコンバータ１０の出力す点におりる１ヒツト
のディジタル信号はＹ／βに比例したデユーティ・レシ
オを有し、ＤＡコンバータ３ｏおよびローパスフィルタ
３１を通過さセることにより第２図（Ｄ） に示すよう
なピーク値ｙを有する出カイ５号か得られる。
ところで、スイッチ２３から帰還ループへのル１−士の
０点での信号（Ｃ）は人力ａ点に人力される人力アリー
ログ信−号を整流平均化したものであるから、信号（Ｃ
）の振幅は人力ａ、巾に人力されるアナログ信号の振幅
に比例したものとなる。このことからＸ／α−Ｙ／βと
なり人力ａ点に人力アナログ信号Ｘを加えたと籾も、人
力アナログ信号Ｙを加えたときもＡＤコンバータ１０の
出力す点に現われるディジタル信号（Ｂ）のデユーティ
・レシオは同しとｔ２る。これらをＤＡコンバータ３ｏ
およびローパスフィルタ３１を通過させた後に得られる
信号の振幅はディジタル信号（［１）のデユーデイ レ
シオに比例することから出カイ８号の振幅Ｘとｙとは等
しくなる。
０点での信号（Ｃ）は人力ａ点に人力される人力アリー
ログ信−号を整流平均化したものであるから、信号（Ｃ
）の振幅は人力ａ、巾に人力されるアナログ信号の振幅
に比例したものとなる。このことからＸ／α−Ｙ／βと
なり人力ａ点に人力アナログ信号Ｘを加えたと籾も、人
力アナログ信号Ｙを加えたときもＡＤコンバータ１０の
出力す点に現われるディジタル信号（Ｂ）のデユーティ
・レシオは同しとｔ２る。これらをＤＡコンバータ３ｏ
およびローパスフィルタ３１を通過させた後に得られる
信号の振幅はディジタル信号（［１）のデユーデイ レ
シオに比例することから出カイ８号の振幅Ｘとｙとは等
しくなる。
ずなわら、本発明の回路構成にｊ二り、アナログ人力信
号の人カレベルか変化しＣも出力ｄ点において一定しベ
ルの振幅の出力信−号を得ることかでき、自動的に利得
調整を行うＡＧＣ回路か実現てきる。
号の人カレベルか変化しＣも出力ｄ点において一定しベ
ルの振幅の出力信−号を得ることかでき、自動的に利得
調整を行うＡＧＣ回路か実現てきる。
先に述へたことく本発明によるＡＧＣの出力はへ〇コン
バータ１０の出力なりへコンバータ３０および高域成分
を除去するローパスフィルタ３１を通過させて出力ｄ点
から取り出されるか、そへの入力レベル対出力レベル特
性は第４図に点線で示されるようにほぼ全レベルにおい
てほとんど一定であり、アナログ人力信号のタイナミッ
クレンシを大きく広げることかてぎる。また、ＶＣＲに
１−ランシスタやＦＥＴを用いる従来の八ＧＣでは、ト
ランジスタやＦＥＴの抵抗値は、そのコレクタとエミッ
タ間の電圧によっても変化するため、交流信号を加えた
場合歪か発生する欠点かあったか本発明においては、そ
のような問題は発生しない。
バータ１０の出力なりへコンバータ３０および高域成分
を除去するローパスフィルタ３１を通過させて出力ｄ点
から取り出されるか、そへの入力レベル対出力レベル特
性は第４図に点線で示されるようにほぼ全レベルにおい
てほとんど一定であり、アナログ人力信号のタイナミッ
クレンシを大きく広げることかてぎる。また、ＶＣＲに
１−ランシスタやＦＥＴを用いる従来の八ＧＣでは、ト
ランジスタやＦＥＴの抵抗値は、そのコレクタとエミッ
タ間の電圧によっても変化するため、交流信号を加えた
場合歪か発生する欠点かあったか本発明においては、そ
のような問題は発生しない。
ローパスフィルタ３１を、ＣＲによるパッシブフィルタ
またはＣＲと演算増幅器を用いたアクティブフィルタて
構成することもてきる。
またはＣＲと演算増幅器を用いたアクティブフィルタて
構成することもてきる。
さらに、本発明の特徴として、このローパスフィルタを
、折り返し防止フィルタを挿入することなく、直接スイ
ッヂト・キャパシタ・フィルタで構成することかてきる
。この場合には、へ〇コンバタｌＯのサンプリングクロ
ックの周波数ｆｓとスイッヂト・キャパシタ・フィルタ
のジンプリングクロックｆ ＣＬ Ｋとを等しく定め、
かつその周波数を通過帯域に対して十分に高く定める。
、折り返し防止フィルタを挿入することなく、直接スイ
ッヂト・キャパシタ・フィルタで構成することかてきる
。この場合には、へ〇コンバタｌＯのサンプリングクロ
ックの周波数ｆｓとスイッヂト・キャパシタ・フィルタ
のジンプリングクロックｆ ＣＬ Ｋとを等しく定め、
かつその周波数を通過帯域に対して十分に高く定める。
へＤコンバータｌＯの出力（ｎ）の周波数スペクトルは
、周波数ｆＳ、すなわちｆｃＬｙ、の整数倍付近におい
てエネルギをもたないので、本発明では、折り返しフィ
ルタを前置する必要かない。
、周波数ｆＳ、すなわちｆｃＬｙ、の整数倍付近におい
てエネルギをもたないので、本発明では、折り返しフィ
ルタを前置する必要かない。
なお、ΔΣＡＤコンバータは、高域側て量子化ノイズか
急増するのて、量子化ノイズの周波数特性を良好なもの
とするためには、例えは、第１図示の回路構成のように
、演算増幅器を用いた積分器を多段群Ｍ、接続したり、
あるいはＤＡコンバータ３０を１ヒツトでなく２ピツｌ
〜などのように多値化する。
急増するのて、量子化ノイズの周波数特性を良好なもの
とするためには、例えは、第１図示の回路構成のように
、演算増幅器を用いた積分器を多段群Ｍ、接続したり、
あるいはＤＡコンバータ３０を１ヒツトでなく２ピツｌ
〜などのように多値化する。
第３図は従来例のブロック図、
第４図は本発明と従来例の人カレベル対出力しベル特性
図である。
図である。
［発明の効果］
し上から明らかなように、ΔΣＡＤコンバータ用いるこ
とによって、ｌ−ランシスタやＦＥＴを用いたＲＣＶを
使用する場合に比へてアナログ人力信号のタイナミック
レンシを大きく広げることかできると共に、ノイズの影
響を受けにくく、しかも回路構成を高精度のものとする
必要なく、回路全体なＭ［１Ｓ−ＬＳＩ化するのにも好
適である。さらに、ΔΣ型八へコンバータはクロックに
完全に同期した出力であるから、高周波成分を除去した
へＧＣ出力を得るためのフィルタ手段をスイッチト・キ
ャパシタ・フィルタで構成するのにも好適である。
とによって、ｌ−ランシスタやＦＥＴを用いたＲＣＶを
使用する場合に比へてアナログ人力信号のタイナミック
レンシを大きく広げることかできると共に、ノイズの影
響を受けにくく、しかも回路構成を高精度のものとする
必要なく、回路全体なＭ［１Ｓ−ＬＳＩ化するのにも好
適である。さらに、ΔΣ型八へコンバータはクロックに
完全に同期した出力であるから、高周波成分を除去した
へＧＣ出力を得るためのフィルタ手段をスイッチト・キ
ャパシタ・フィルタで構成するのにも好適である。
１０・・・ΔΣ型八へコンバータ、
１１、１２・・・演算増幅器、
１３、１４・・・加算器、
１５、 ｌｌｉ・・・コンデンサ、
１７・・・コンパレータ、
１８・・・Ｄ形フリップフロップ、
２０・・・混合回路、
２１・・・整流平均化回路、
２２・・・インバータ、
２３・・・スイッチ、
３０・・・ＤＡコンバータ、
３１・・・ローパスフィルタ。
Claims (1)
- 【特許請求の範囲】 １）アナログ信号を、当該アナログ信号の周波数の１０
倍以上の周波数ｆ＿ｓでサンプリングして１ビットのデ
ィジタル信号を形成するΔΣＡＤコンバータ手段と、 当該アナログ信号を前記ΔΣＡＤコンバータ手段への入
力から分岐し、整流平均化したのちに、前記１ビットの
ディジタル信号に応じて正位相と逆位相との間で切換え
て、前記ΔΣＡＤコンバータ手段の帰還ループに基準電
圧として供給する信号混合手段と、 前記ΔΣＡＤコンバータ手段からの出力をＤＡ変換した
のち高周波成分を除去し、当該アナログ信号レベルの変
動にもかかわらず一定のレベルになるよう利得調整され
た信号を取り出すフィルタ手段を具えたことを特徴とす
る自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721288A JPH0257016A (ja) | 1988-08-23 | 1988-08-23 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721288A JPH0257016A (ja) | 1988-08-23 | 1988-08-23 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0257016A true JPH0257016A (ja) | 1990-02-26 |
Family
ID=16536096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20721288A Pending JPH0257016A (ja) | 1988-08-23 | 1988-08-23 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0257016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144577A (ja) * | 1990-10-04 | 1992-05-19 | Ace Denken:Kk | パチンコ玉検出装置 |
-
1988
- 1988-08-23 JP JP20721288A patent/JPH0257016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144577A (ja) * | 1990-10-04 | 1992-05-19 | Ace Denken:Kk | パチンコ玉検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083727B1 (en) | Amplitude modulator | |
| US5021753A (en) | Splatter controlled amplifier | |
| US6002352A (en) | Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder | |
| US5892473A (en) | Switched capacitor digital-analog converter with a decreased harmonic distortion | |
| EP1150422B1 (en) | Adaptive compensation for carrier signal phase distortion | |
| JPH0542032B2 (ja) | ||
| US5293407A (en) | Digital modulator with digital power control circuit | |
| US5347279A (en) | Analog/digital converter of the over-sampling type with feedback correction to offset sampling error | |
| US20030122605A1 (en) | Current limiting circuit | |
| EP0580269A2 (en) | Signal filter | |
| JP3369448B2 (ja) | ディジタルスイッチングアンプ | |
| US4802236A (en) | Instantaneous deviation limiter with pre-emphasis and zero average value | |
| US7043206B2 (en) | Fully integrated offset compensation feedback circuit | |
| US7224216B2 (en) | Segmented chopping amplifier | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPS5917710A (ja) | 電力増幅器 | |
| JPH0257016A (ja) | 自動利得制御回路 | |
| EP1442525A2 (en) | Pipeline ad converter | |
| EP0704978B1 (en) | Selection device for selecting electric cells and apparatus using the same | |
| Scott et al. | A CMOS slope adaptive delta modulator | |
| JP3108281B2 (ja) | デルタシグマ型ａｄ変換回路 | |
| JP3917190B2 (ja) | 同期シグマ―デルタ変調器 | |
| JP3438593B2 (ja) | 振幅調整装置、振幅圧縮装置および振幅伸長装置 | |
| Comer et al. | Theoretical analysis of the loop-gain modulator | |
| RU2106740C1 (ru) | Многокаскадный усилитель |