JPH0257325B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、埋設電極の少なくとも１つが浮動し
かつ共通の平面内にある２つの主埋設電極と重な
るような埋設電極を有する一体型セラミツクコン
デンサに関する。

従来技術 安定で正確な値の低容量の一体型セラミツクコ
ンデンサが必要とされてから久しい。低誘電率(K)
のセラミツク材料は、通常必要とされる安定性を
提供する。このような材料は、約200未満のＫを
有する。必要とされる小さい静電容量値、例えば
約200pf未満、は有利なチツプ形状（正平行六面
体）及び小さい寸法、例えば0.20〜0.040インチ
（５〜１mm）の範囲内の最大寸法を有する安い一
体型セラミツクコンデンサの場合に簡単に得られ
る。これまで、このようなコンデンサを約±20％
よりも狭い静電容量許容差に製造すること、すな
わち静電容量値の分布が公称静電容量値の約±20
％で2σポイントを有することは、不可能であつ
た。特に低い静電容量値±２％又はさらに±１％
を保証する一体型セラミツクコンデンサに対する
要求の声は多い。この限界に適合させるために試
験することによつて見い出される先行技術のコン
デンサは、このような購売規格に供給することが
できるにすぎない。

少ない例外の中、一体型チツプコンデンサは、
電気的接触のために１つのボデイ面に拡がる相互
に平行な埋設電極の第１群及び第１群と相互嵌入
した、他のボデイ面に拡がる相互に平行な埋設電
極の第２群を有する。最も多いこのようなコンデ
ンサの場合、隣接せる電極は、同じ寸法を有し、
かつ他方の直ぐ上で位置合せされるように定めら
れる。この隣接せる電極の製造の際の幾らかの位
置のずれにより、完成コンデンサの公称容量値か
らの釣り合つた偏差が惹起される。すなわち、通
常許容される場合よりも実質的に多い５％の電極
の位置のずれは、５％の容量の変化を導く。従つ
て、容量値を所望の値に調整するために隣接せる
電極パターン間の位置合せを意図的にずらすこと
ができるであろうが、この容量値は、位置合せを
維持することができる率が隣接せる電極の重なり
領域と反比例するので、小さい容量値のコンデン
サに対して小さい実際値を有するであろう。

この正確な減少率は、1975年７月22日に発行さ
れた米国特許第3896354号明細書に記載されてい
るようにフロート電極を使用しかつ隣接せる電極
の相対的形状寸法を調整することによつて除去す
ることができる。１例として、１つの平面内のフ
ロート電極は、対向ボデイ面に拡がる隣接せる平
面で２つの他の電極とそれぞれ固定された重なり
を有する。２つの平面内のそれぞれの電極パター
ン間での相対運動は、電極パターン間での容量の
影響を全く生ぜしめない。しかし、この方法は、
予め定められた公称容量値に近い許容差のコンデ
ンサを如何に製造するかの問題を解決しない。

このことは、過去にコンデンサを焼成工程及び
端子工程に通した後に容量値を調整することによ
つて達成された。１つの場合、著しく小さい電極
ストリツプのパターンは、ボデイの第１端子面に
拡がる少なくとも１対の隣接せる主電極間に置か
れた。小さい挿入されたストリツプは、第３の面
に拡がり、かつ必要な場合には容量値を上昇させ
るように調整するために第２の面に拡がる主電極
に結合される。他の場合、完成された容量ボデイ
は、ボデイの中心部分にキヤビテイを設けるため
に研摩され、減少するように容量の調整を行なう
ために少なくとも最も外側の埋設電極の一部を除
去する。この方法は、1969年７月15日に発行され
た米国特許第3456170号明細書にハツチ（Hatch）
によつて記載されている。しかし、この方法によ
れば、著しく小さいチツプの容量を調整すること
は、全く実用的でなく、大きいチツプの容量を調
整する場合であつても、コンデンサを第１の場所
で所望の公称容量値にしかつこのような方法に含
まれる容量調整の余分の工程及び費用をなくすこ
とが有利であろう。

作 用 本発明の１つの特徴は、狭い静電容量許容差に
製造することができる一体型セラミツクコンデン
サを得ることである。他の特徴は、このようなコ
ンデンサを製造することができる方法を得ること
である。

本発明によれば、セラミツクボデイ中の１対の
電極は、１対の電極の１つと、１対の電極の他方
よりも多く重なるフロート電極によつてブリツジ
されている間隙によつて分離されている。

実施例 次に、本発明の実施態様を図面につき詳説す
る。

本発明による一体型セラミツクコンデンサは、
電気的接触のための対向ボデイ面にそれぞれ拡が
る１対の同一平面の埋設電極と、電気的接触がな
く、したがつて１対の電極の平面からの距離をも
つがこの平面と平行な平面内で浮動する第３の埋
設電極とを有する正平行六面体の形状のセラミツ
クボデイを有する。フロート電極は、１対の第１
電極と重なる領域が１対の第２電極と重なる領域
よりも大きいような程度に１対の電極全部と重な
る。

重なりの同じ領域は、可能な最大静電容量値を
生じるであろう。本発明による構造の場合には、
完成コンデンサの静電容量を所望の値に調整する
ために１対の電極に対するフロート電極の位置合
せを簡単に調整することができる。この方法は、
位置合せの大きい変化により静電容量値の小さい
変化を生じるという著しく重要な利点を有する。
従つて、静電容量値を調整することができる精度
は、電極の位置合せを確定することができる精度
よりもかなり高いものである。

第１図、第２図及び第３図に示した、本発明に
よる一体型セラミツクコンデンサは、正平行六面
体の形状を有する誘電セラミツクボデイ１０を有
する。３対の主電極１２及び１４は、ボデイ１０
中に埋設されておりかつ左手及び右手のボデイ面
に拡がつている。隣接せる１対の全主電極１２と
１４の間に挾まれているのは、フロート電極１６
である。幾つかのフロート電極１６は、主電極１
２及び１４によつて確定された対称面１８に対し
て右へずれている。端子２０及び２２は、前記の
左手及び右手のボデイ面に結合し、かつそれぞれ
主電極１２及び１４に接触する。

本発明方法を実施する場合、セラミツクスラリ
ーは、ハーレー（Hurley）他が1973年２月20日
に発行された米国特許第3717487号明細書で詳細
に記載しているように、生の誘電セラミツク粉末
をキシレン、ブチルメタクリレート結合剤及びア
ミルアセテートの混合物中に分散させることはよ
つて製造された。このセラミツク粉末は、メイハ
ー（Maher）が1975年５月27日に発行された米
国特許第3885941号明細書でＡ−３として記載し
ているガラスと混合したチタン酸バリウム粉末の
１つである。粉末は、粉末粒径が2μ未満である
ような程度に微粉砕されている。

多孔性紙被覆層を有する平らな基板は、セラミ
ツクスラリーの連続的に落下する膜に通される。
このスラリーは、約1000cP.の粘度を有する。基
板は、４〜６ミル（0.1mm〜0.15mm）の付着層が
得られるまで落下膜に再び通される。次に、この
付着層は、乾燥され、キシレン及びアミルアセテ
ート溶剤が除去される。

銀／パラジウム合金の微粉末及び有機ビヒクル
よりなる電極インキは、インキ被膜パツチのマト
リツクスパターンの形で生のセラミツク付着層の
表面上に選択的にスクリーン印刷される。次に、
この基板は、落下セラミツクスラリー膜に再び通
され、乾燥され、かつ下にある第１パターンと位
置を合せたインキパツチの他のパターンを用いて
スクリーン印刷される。この過程は、“活性誘電
層”の所望の数Ｎ及び電極パターンＮ＋１を有す
る積層が生じるまで繰り返される。更に、落下膜
の下での数回の通過は、全く付加的な電極インキ
を用いることなしに積層を完全にするためにさら
に行なわれる。

そのつど連続的にセラミツク層を適用する間、
この堆積物は、約55℃〜80℃の温度に維持され、
全層からのセラミツク中の溶剤ならびにインキ中
の溶剤の除去を簡単なものにする。

完成された積層を有する基板は、直交するＸ−
Ｙ方向に水平に可動するテーブル上に取付けられ
る。その後に、このケーキ（堆積物）は、正平行
六面体の形状をそれぞれ有する多数の生のセラミ
ツクコンデンサボデイに直方体に裁断される。こ
の直方体に裁断することは、その後にナイフをケ
ーキ中に押込みかつテーブルをまずＸ−方向に割
送り、次にＹ−方向に割送ることによつて達成さ
れる。

基板中の割送り孔又は他の種類の刻印は、前記
した連続的インキパターン相互の位置合せならび
に直方体に裁断する際のナイフの切れ目と埋設し
た電極インキパターンとの位置合せを可能にす
る。このような位置合せは、大いに注意を払つて
１ミル（0.025mm）の許容差にまで行なうことが
できる。

第４図は、それぞれインキパターン３０及び３
２を有する２つの生のセラミツクシート２５及び
２７を示す。それぞれこれら２つのシートの一部
は、如何にして２つのインキパターン３０及び３
２が位置合せされ、第１図及び第２図のコンデン
サが形成されるかを示すために分解部品配列図で
示した。生のケーキを完成するために必要とされ
る他の生のシートは、この構造を完全に理解する
ためには、くどく不必要であるので省略してあ
る。点線３４及び３６は、主電極１２及び１４を
有するシート２５の上方右手角の断片を単離す
る、直方体に裁断する位置を示す。同様に点線３
８及び４０は、フロート電極１６を有するシート
２７の上方右手角の断片を単離する、同じ直方体
に裁断する切れ目のそれぞれの相当する位置を示
す。

次に、電極の形状寸法について考察すれば、電
極幅は、第１図で認められるように垂直又はＹ−
方向に走り、電極の長さは、水平又はＸ−方向に
走る。

フロート電極１６の幅は、主電極１２及び１４
の幅よりも短い（第１図）のでそれぞれ隣接せる
シート２５及び２７のインキパターン３０と３２
の間でのＹ−方向への位置のずれ（第４図）によ
り、電極領域での重なりの変化は全く生じず（第
１図）、したがつて端子２０での電極１２と、端
子２２での電極１４との間で測定されるような容
量の変化は全く生じない（第３図）。この実施態
様は、前記米国特許第3896354号明細書で開発さ
れた原理に従う。

フロート電極１６は、対称面１８からＸ−方向
に（第１図）意図的にずらしてあるので、フロー
ト電極１６と主電極１４の間の重なり領域は、フ
ロート電極１６と主電極１２の間の重なり領域よ
りも大きい。端子２０と２２の間で測定されるよ
うな静電容量は、フロート電極１６が対称面１８
に対して対称的に位置し、それによつて主電極１
２及び１４での重なり領域が等しくなる場合の静
電容量よりも小さい。

先行技術のコンデンサの場合のフロート電極
は、電圧応力を最小にし、容量値を最適にし、か
つさらに一般的に有利な大きい数値、すなわちコ
ンデンサによつて占められる単位容量当りの最適
なボルト−マイクロフアラドの積を達成するため
に一緒に動作する主電極を用いて等しい重なり領
域を有するように設計されている。

一体型セラミツクコンデンサの場合にフロート
電極の位置のずれを制御可能に調整することによ
つて到る処の容量の微調整は、達成することがで
き、さらにこの調整は、まさに多数のフロート電
極を有する“多層”コンデンサの場合と同様に効
果的に実際的に１つのフロート電極のみを有する
コンデンサにおいて行なうことができる。また、
本発明によるコンデンサの場合、多数のフロート
電極の中の１つだけの位置のずれを調整すること
もできる。電極の位置のずれの異なる程度によつ
て生じる到る処の容量の変化は、意外なことに小
さい。例えば、第１図の形状寸法を使用し、主電
極間の間隙４２が30ミル（0.76mm）であり、フロ
ート電極の長さが90ミル（2.29mm）であり、幅が
60ミル（1.52mm）であり、かつ半円領域が30ミル
（0.76mm）の半径を有すると仮定すれば、Ｘ−方
向へのフロート電極の３ミル（0.076mm）の変位
（位置のずれ）は、主電極１４での容量（１つの
重なり領域に相当）を13％増加させ、かつ主電極
１２での容量（他の重なり領域に相当）を13％減
少させる。しかし、同時に到る処の容量は、1.75
％だけ低く調整される。

第５図に示した矩形のフロート電極３５を第１
図のフロート電極１６に置き換え、その際長さ及
び幅がそれぞれなお90ミル（2.29mm）及び60ミル
（1.52mm）であると仮定すれば、電極３５の３ミ
ル（0.076mm）の変位は、ほぼ同様の結果を生じ
る。

しかし、フロート電極の形状を他に変えること
又は主電極の形状を変えることにより、電極変位
の程度と容量の変化との間の関係を変えることが
できる。例えば、第６図は、第１図のフロート電
極１６に対して置き換えられたフロート電極３９
を示す。フロート電極３９は、同じ最大長さ及び
最大幅を有するが、容量の変化を変位の１つの機
能としてなおいつそう減少させる形状を有し、す
なわち３ミル（0.076mm）の変位で容量は1.3％変
化し、かつ６ミル（0.15mm）の変位で容量は1.7
％変化する。

【図面の簡単な説明】

第１図は、第２図の平面１−１でのコンデンサ
を示す縦断面図、第２図は、第１図の平面２−２
でのコンデンサを示す横断面図、第３図は、第１
図及び第２図のコンデンサを示す斜視図、第４図
は、第１図ないし第３図に示した、多数のコンデ
ンサを製造するためにシートが堆積される、電極
インキ被膜のパターンを有する２つの生のセラミ
ツクを示す分解部品配列図、第５図は、矩形のフ
ロート電極を有することによつて変性された、第
１図のコンデンサを示す部分的詳細図、かつ第６
図は、他の形状のフロート電極を有することによ
つて変性された、第１図のコンデンサを示す部分
的詳細図である。 １０……ボデイ、１２……第１埋設電極、１４
……第２埋設電極、１６……フロート埋設電極、
２５，２７……生のセラミツク層、３０……電極
インキ第１被膜、３２……電極インキ第２被膜。

Claims (1)

1. 【特許請求の範囲】 １ 一体型セラミツクコンデンサにおいて、セラ
   ミツクボデイが実質的に正平行六面体の形状を有
   し、第１埋設電極及び第２埋設電極がボデイ内の
   １つの平面にありかつボデイのほぼ中心の間隙に
   よつて互いに分離されており、その際第１電極及
   び第２電極の全部がボデイの対向面との電気的接
   触のためにボデイーの対向面に外に向つて拡が
   り、フロート埋設電極がボデイの１つの面に拡が
   らずに１つの平面からの距離をもつ、その平面と
   平行な平面にあり、その際フロート電極と第１電
   極との間の重なり領域がフロート電極と第２電極
   との間の重なり領域よりも大きいことを特徴とす
   る、一体型セラミツクコンデンサ。 ２ 間隙に対してほぼ直角をなすフロート電極の
   幅が第１電極及び第２電極の幅よりも少なく、そ
   の際第１電極及び第２電極がフロート電極を越え
   て幅の方向に拡がるようにフロート電極と位置合
   せされている、特許請求の範囲第１項記載のコン
   デンサ。 ３ フロート電極の領域の幅が間隙から離れる長
   さ方向に減少する、特許請求の範囲第１項記載の
   コンデンサ。 ４ フロート電極の領域の幅が間隙から離れる長
   さ方向に増大する、特許請求の範囲第１項記載の
   コンデンサ。 ５ 第１電極及び第２電極に対してフロート電極
   の長さ方向に２％よりも多い変位が２つの重なり
   領域を等しくするために必要とされる、特許請求
   の範囲第１項記載のコンデンサ。 ６ 平行六面体の形状を有する生のセラミツクボ
   デイよりなる一体型セラミツクコンデンサを製造
   する方法において、電極インキの第１被膜及び第
   ２被膜を生のセラミツク層の矩形部分に第１被膜
   と第２被膜との間の間隙をもつて付着させ、生の
   セラミツクの薄膜を層ならびに第１被膜及び第２
   被膜に付着させ、電極インキの第３被膜を薄膜上
   に、セラミツクコンデンサの所望の静電容量を生
   じることが予想される第１被膜及び第２被膜との
   等しくない重なり領域を生じる位置で付着させ、
   インキ付けした膜を生のセラミツクの他の層で被
   覆し、セラミツクボデイを焼成し、熟成させるこ
   とを特徴とする、一体型セラミツクコンデンサの
   製造法。 ７ 第３インキ被膜を付着させた後の被覆は生の
   セラミツクの多数の付加的な薄膜を付着させるこ
   と及び付加的な膜の連続的なものの上に選択的に
   第１インキ被覆及び第２インキ被膜と同一で該被
   膜の直ぐ上で位置合せされた１対のインキ被膜な
   らびに第３インキ被膜と同一でこの第３インキ被
   膜の直ぐ上で位置合せされた単独のインキ被膜を
   付着させることを包含する、特許請求の範囲第６
   項記載の方法。 ８ 第３インキ被膜を付着させた後の被覆は生の
   セラミツク材料の多数の付加的な薄膜を付着させ
   ること及び付加的な膜の連続的なものの上に選択
   的に第１インキ被膜及び第２インキ被膜と同一で
   該被膜の直ぐ上で位置合せされた１対のインキ被
   膜ならびに第１インキ被膜及び第２インキ被膜と
   同一で該被膜の上で位置合せされた単独のインキ
   被膜を該被膜と実質的に等しい重なり領域を得る
   ために付着させることを包含する、特許請求の範
   囲第６項記載の方法。 ９ 公称値に対して静電容量値の狭い分布を有す
   る多数の一体型セラミツクコンデンサを製造する
   方法において、 (a) 生のセラミツク材料の層に１対の電極インキ
   被膜のマトリツクスを付着させ； (b) 生のセラミツク材料の薄膜をインキ付けした
   層に適用し； (c) 電極インキパツチのマトリツクスを１対の被
   膜の１つの上で全パツチと位置合せした薄膜に
   付着させ、１対の被膜の１つの被膜との重なり
   領域を形成し、この重なり領域が１対の被膜の
   他の被膜で形成される重なり領域よりも大き
   く； (d) 生のセラミツクの他の層をインキ付けした膜
   の上で付着させ； (e) 生のセラミツク膜及び層の堆積物を正平行六
   面体の形状を有する多数のボデイに裁断し、そ
   の際裁断は１対の電極インキ被膜と位置合せさ
   れ、１対の全電極インキ被膜の１つを１つのボ
   デイ面に拡大させ、１対の全電極インキ被膜の
   他方を対向ボデイ面に拡大させ、パツチをボデ
   イ面に拡大させないでボデイ面内に全部留めさ
   せ； (f) ボデイを焼成し、電極インキ被膜を導電性被
   膜電極に変換し、セラミツクを熟成することを
   特徴とする、一体型セラミツクコンデンサの製
   造法。 １０ 端子を１つのボデイ面の全部及び対向ボデ
   イ面の全部に適用し、それぞれ１つの面及び他の
   面に拡がる１対の電極を接触させかつ一緒に電気
   的に結合する、特許請求の範囲第９項記載の方
   法。 １１ パツチのマトリツクスを付着させた後、工
   程(a)、(b)及び(c)を数回繰り返す、特許請求の範囲
   第９項記載の方法。 １２ １対の電極の位置合せは電極相互の直ぐ上
   で工程(c)を繰り返すことから生じる、特許請求の
   範囲第１１項記載の方法。 １３ 焼成したコンデンサボデイの少なくとも１
   つの静電容量を１つの電極と他の電極との間で測
   定し、全パツチの位置合せにより全部の連続的に
   製造されるコンデンサの静電容量値を規定値に調
   整する、特許請求の範囲第１１項記載の方法。 １４ 層を付着させかつ生のセラミツク材料の膜
   を適用することは基板を生のセラミツク粉末のス
   ラリーの落下膜に繰り返し通すことによつて達成
   される、特許請求の範囲第９項記載の方法。