JPS60182713A - 一体型セラミツクコンデンサ及びその製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、埋設電極の少なくとも１つか浮動しかつ共通
の平面内にある２つの主埋設電極と重なるような埋設電
極を有する一体型セラミックコンデンサに関する。

従来技術 安定で正確な値の低容量の一体型セラミックコンデンサ
か必要とされてから久しい。低誘電率（Ｋ　）のセラミ
ック材料は、通常必要とされる安定性を提供する。この
ような材料は、約２００未満のＫを有する。必要とされ
ろ小さい静電容量値、例えば約２　Ｄ　Ｏｐｆ未満、は
有利なチップ形状（正平行六面体）及び小さい寸法、例
えば０．２０〜０．０４０インチ（５〜１　ａｍ　）の
範囲内の最大寸法を有する安い一体型セラミックコンデ
ンザの場合に簡単に得られる。これまで、このようなコ
ンデンサを約±２０％よりも狭い静電容重許容差に製造
すること、すなわち静電容量値の分布が公称静電容量値
の約±２０％で２σポイントを有することは、不可能で
あつた。特に低い静電容量値±２％又はさらに±１％を
保証する一体型セラミックコンデンサに対する背水の声
は多い。この限界に適合させるために試験することによ
って見い出される先行技術のコンデンサは、このような
講究規格に供給することができるにすぎない。

少ない例外の中、一体型チップコンデンサは、電気的接
触のために１つのボディ面に拡がる相互に平行な埋設電
極の第１詳及び第１群と相互吹入した、他のボディ面に
拡がる相互に平行な埋設電極の第２群を有する。最も多
いこのようなコンデンサの場合、隣接せる電極は、同じ
寸法な有し、かつ他方の直ぐ上で位置合せされるように
定められる。この隣接せる電極の製造の際の幾らかの位
置のずれにより、完成コンデンサの公称容量値からの釣
り合った偏差が惹起される。すなわち、通常許容される
場合よりも実質的に多い５％の電極の位置のずれは、５
％の容量の変化を導く。従って、容量値を所望の値に調
整するために隣接せる電極パターン間の位置合せを意図
的にずらすことができるであろうが、この容量値は、位
置合せを維持することができる率が隣接せる電極の爪な
り領域と反比例するので、小さい容量値のコンデンサに
対して小さい実際値を有するであろう。

この正イＩ酢な減少率は、１９７５年７月２２日に発行
された米国特許第３８９６３５４号明細占に記載されて
いるようにフロート電極を使用しかつ隣接せる電極の相
対的形状寸法を調整することによって除去することがで
きる。１例として、１つの平面内のフロート′電極は、
対向ボディ面に拡がる隣接せる平面で２つの他の′電極
とそれぞれ固定された重なりを有ずろ。２つの平面内の
それぞれの′電極パターン間での相対連動は、電極パタ
ーン間での容量の影響を全く生ぜしめな（・。しかし、
この方法は、予め定められた公称容量値に近い許容差・
つコンデンサを如何に製造ずろかの問題な解決しない。

このことは、過去にコンデンサを焼成工程及び端子工程
に通した後に容量値を調整することによって達成された
。１つの場合、著しく小さい電極ストリップのパターン
は、ボディの第１端子面に拡がる少なくとも１対の隣接
せる主電極間に慣かれた。小さい挿入されたストリップ
は、第６の面に拡がり、かつ必要な場合には容量値を、
に昇させるように調整するために第２の面に拡がる主電
極に結合される。他の場合、完成された谷ｊｎ　＋ＪＦ
ディは、ボディの中心部分にキャビティを設けるために
研摩され、減少するように容πの調整を行なうために少
なくとも最もダト側の埋設’Ｉｌｕ極の一部を除去する
。この方法は、１９６９年７月１５日に発行された米国
ｑ寺許第３４５６１７０号明ａｉｌｌｌ　？Ｊ　Ｋ　”
ソチ（Ｈａｔｃｈ　）によって記載されている。しかし
、この方法によれば、著しく小さいチップの容置を調整
することは、全く実用的でなく、大きいチップの容赦を
調整するｊ烏合であっても、コンデンサを第１の場所で
所望の公称容量値にしかつこのような方法に含まれる容
量調整の余分の工程及び費用をなくすことが有利であろ
う。

作用 本発明の１つの特徴は、狭い静電容量許容差に製造する
ことができる一体型セラミックコンデンサを得ることで
ある。他の特徴は、このようなコンデンサを製造するこ
とができる方法を得ることである。

本発明によれば、セラミックボディ中の１対の電極は、
１対の電極の１つと、１対の電極の他方よりも多く瓜な
るフロート電極によってブリッジされている間隙によっ
て分離されている。

実施例 次に、本発明の実施態様を図面につき詳説する。

本発明による一体型セラミックコンデンサは、電気的接
触のための対向ボディ面にそれぞれ拡がる１対の同一平
面の埋設電極と、電気的接触がなく、シたがって１対の
電極の平面から距離をもつがこの平面と平行な平面内で
浮動する第６の埋設電極とを有する正平行六面体の形状
のセラミックボディを有する。フロート電極は、１対の
第１電極と重なる領域が１対の第２電極と重なる領域よ
りも大きいような程度に１対の電極全部と重なる。

重なりの同じ領域は、可能な】゛υ大静電容１ｉ、値を
生じるであろう。本発明による構造の場合には、完成コ
ンデンサの静電容量を所望の値に調整するために１対の
電極に対するフロート電極の位置合せ＆　ｆｍ　７１　
Ｋ調整することかできる。この方法は、位１ｉ４１′合
せの大きい変化により静電容ｔ、７ｉ値の小さい変化を
生じるという著しく重要な利点を有する。従って、静電
容世値を調整することができる精度は、電極の位置合せ
を確定することができる精度よりもかなり高いものであ
る。

第１図、第２図及び第３図に示した、本発明による一体
型セラミックコンデンサは、正平行六面体の形状を有す
る誘電セラミックボディ１０を有する。６対の主電極１
２及び１４は、ボディ１０中に埋設されておりかつ左手
及び右手のボディ面に拡がっている。隣接せる１対の金
主電極１２と１４の間に挾まれているのは、フロート電
極１６である。幾、つかのフロート７［極１６は、主電
極１２及び１４によって確定された対称面１８に対して
右へずれている。端子２０及び２２は、前記の左手及び
右手のボディ面に結合し、かつそれぞれ主電極１２及び
１４に接触する。

本発明方法を実施する場合、セラミックスラリーハ、バ
ー　Ｌ／　−（Ｈｕｒｌｅｙ　）池が１９７３年２月２
０日に発行された米国特許第３７１７４８７号明細書で
詳細に記載しているように、生の誘゛市セラミック粉末
をキシレン、ブチルメタクリレート結合剤及びアミルア
セテートの混合物中に分１）りさせることはよって製造
された。このセラミック粉末ハ、メイハ−（Ｍａｈｅｒ
　）が１９７５年５月２７日に発行された米国特許第３
８８５９４１号明細書でＡ−６として記載しているガラ
スと混合したチタン酸バリウム粉末の１つである。

粉末は、粉末粒径が２μ未満であるような程度に微粉砕
されている。

多孔性紙被覆層を有する平らな基板は、セラミックスラ
リ−の連続的に落下する膜に通されろ。このスラリーは
、約１０ＤＯｃＰ、の粘度を有する。基板は、４〜６ミ
ル（０，１朋〜０．１５ｍｖｔ　）の付着層が得られる
まで落下膜に再び通される。次に、この付着層は、乾燥
され、キシレン及びアミルアセテート溶剤が除去される
。

銀／パラジウム合金の微粉末及び有機ビヒクルよりなる
電極インキは、インキ被膜パッチのマトリックスパター
ンの形で生のセラミック付着層の表面上に選択的にスク
リーン印刷される。

次に、この基板は、落下セラミックスラリ−膜に再び通
され、乾燥され、かつ下にある第１パターンと位ｉｉ；
、を合せたインキパッチの他のパターンを用いてスクリ
ーン印刷される。この過程は、°゛活性誘電層″の所望
の数Ｎ及び電極パターンＮ＋１を有する積層が生じるま
で繰り返される。更に、落下膜の下での数回の通過は、
全く付加的な電極インキを用いることなしに積層を完全
にするためにさらに行なわれる。

そのつど連続的にセラミック層を適用する間、この堆積
物は、約５５°Ｃ〜８０℃の温度に維持され、全層から
のセラミック中の溶剤ならびにインキ中の溶剤の除去を
簡単なものにする。

完成された積層を有する基板は、直交するＸ−Ｙ方向に
水平に可動するテーブル上に取付けられる。その後に、
このケーキ（堆積物）は、正平行六面体の形状なそれぞ
れ有する多数の生のセラミックコンデンサボディに直方
体に裁断される。この直方体に裁断することは、その後
にナイフをケーキ中に押込みかつテーブルをまずＸ一方
向に割送り、次にＹ一方向に割送ることによって達成さ
れる。

裁板中の割送り孔又は他の種類の刻印は、前記した連続
的インキパターン相互の位置合せならびに直方体に裁断
する際のナイフの切れ目と埋設した電極インキパターン
との位置合せを可能にする。このような位置合せは、大
いに注意を払って１ミル（０，０２５ｍｍ）の許容差に
まで行なうことができる。

第４図は、それぞれインキパターン３０及び３２を有す
る２つの生のセラミックシート２５及び２７を示す。そ
れぞれこれら２つのシートの一部は、如何にして２つの
インキパターン３０及び３２か位置合せされ、第１図及
び第２図のコンデンサが形成されるかな示すために分解
部品配列図で示した。生のケーキを完成するために必要
とされる他の生のシートは、この構造を完全に理解する
ためには、くどく不必要であるので省略しである。点線
３４及び３６は、主電極１２及び１４を有するシート２
５の上方右手角の１１９ｆ片を単離する、直方体に裁断
する位１６を示す。同様圀点線３８及び４０ば、フロー
ト電極１６な有するシート２７の上方右手角の断片を単
離する、同じ直方体に裁断する切れ目のそれぞｈの相当
する位置を示す。

次に、電極の形状寸法について考察すれば、電極幅は、
第１図で認められるように垂直又はＹ一方向に走り、電
極の長さは、水平又はＸ一方向に走る。

フロート電極１６の幅は、主電極１２及び１４の幅より
も短い（第１図）のでそれぞれ隣接せろシート２５及び
２７のインキパターン３０と３２の間でのＹ一方向への
位置のずれ（第４図）により、電ネｖ（領域での重なり
の変化は全く生じず（第１図）、シたがって端子２０で
の電極１２と、端Ｐ２２での電画１４との間で測定され
るような容；ｊシの変化は全く生じない（第６図）。

この実施態様は、前記米国特許第６Ｂ９６６５４号明細
書で開発された原理に従う。

フロート電極１６は、対称面１８からＸ一方向ＶＣ（第
１図）届、図的にずらしであるので、フロート電極１６
と主電極１４０間の重なり領域は、フロート電極１６と
主電極１２０間の重なり領域よりも大きい。端子２０と
２２の間で測定されるような静電容量は、フロート電極
１６が対称面１８に対して対称的に位置し、それによっ
て主電極１２及び１４での重なり領域が等しくなる場合
の静電容量よりも小さい。

／４−グー４ｄ：　タに／ｒＸ−＋　−、≦ｊ−，Ｊｌ
−ｙｚ　＋且　Δ　ｎ）７ｒ＋　ｋ　引ｅ　ｆＸｔｓは
、電圧応力を最小にし、容量値な最適にし、かつさらに
一般的に右利な大きい数値、すなわちコンデンサによっ
て占められる単位容量当りの最適なボルドーマイクロフ
ァラドの積を達成するために一緒に動作する主電極を用
いて等しい重なり領域を有するように設計されている。

一体型セラミックコンデンサのＪ場合にフロート′市Ｊ
ｊｉｌｊの位置のずれを制御可能に調整することによっ
て到る処の容置の微調整は、達成することができ、さら
にこの調整は、まさに多数のフロート電極を有する゛多
層′°コンデンサの場合と同様に効果的に実１際的に１
つのフロート電極のみを有するコンデンサにおいて行な
うことができる。また、本発明によるコンデンサの場合
、多数のフロート電極の中の１つだけの位置のずれを調
整することもできる。電極の位置のずれの異なる程度に
よって生じる到る処の容量の変化は、意外なことに小さ
い。例えば、第１文の形状寸法を使用し、主電極間の間
隙４２が６０ミル（０，７６ｍｍ）であり、フロート電
極の搭さが９０ミル（２，２９ｍｍ）であり、幅が６０
ミル（１，５２ｍｍ　）であり、かつ半円領域が３０ミ
ル（［］、７７６ｍｍの半径を有すると仮定すれば、Ｘ
一方向へのフロート電極の６ミル（０，０７６ｍｍ）の
変位（位置のずれ）は、主電極１４での容量（１つの重
なり領域に相当）を１３％増加させ、かつ主ＴＬ極１２
での容量（他の重なり領域に相当）を１３％減少させる
。しかし、同時に到る処の容量は、１．７５％たけ低く
調整される。

第５図に示した矩形のフロート電極３５を第１図のフロ
ート電極１６に置き換え、その際長さ及び幅がそれぞれ
なお９０ミル（２，２９ｍｍ　）及び６０ミル（１，５
２ｍｍ）であると仮定ずれば、電極３５の６ミル（０，
０７６ｍｍ　）の変位は、はぼ同様の結果を生じる。

しかし、フロート電極の形状を他に変えること又は主電
極の形状を変えることにより、電極変位の程度と容量の
変化との間の関係を変えることができる。例えば、第６
図は、第１図のフロート電極１６ｖｃ対して置き換えら
れたフロート電極３９を示す。フロート電極３９は、同
じ最大長さ及び最大幅を有するが、容量の変化を変位の
１つの機１１ヒとしてなおいっそう減少させる形状を有
し、すなわち３ミル（０，０７６ｍｍ　）の変位で容）
ｄは１．６％変化し、かつ６ミル（０，１５ｍｍ、　）
の変位で容Ｑｆｆｉ、は１．７％変化する。

【図面の簡単な説明】

第１図は、第２図の平面１−１でのコンデンサを示す縦
［（う１而は１、第２図は、第１図の平面２−２でのコ
ンデンサを示す横断面図、第′５図は、第１図及び第２
図のコンデンサを示す斜視図、第４図は、第１図ないし
第６図に示した、多数のコンデンサを製造するため（（
シートが堆積される、電極インキ被膜のパターンを有す
る２つの生のセラミックを示す分解部品配列図、第５図
、は、矩形のフロート電極な有することによって変性さ
れた、第１図のコンデンサを示す部分的詳細図、かつ第
６図は、他の形状のフロート電極を有することによって
変性された、第１図のコンデンサを示す部分的詳細図で
ある。

Claims (1)

1. 【特許請求の範囲】 １、一体型セラミックコンデンサにおいて、セラミック
   ボディが実質的に正平行六面体の形状を有し、第１埋設
   電極及び第２埋設電極がボディ内の１つの平面にありか
   つボディのほぼ中心の間隙によって互いに分離されてお
   り、その際第１電極及び第２電極の全部がボディの対向
   面との７ＩＬ気的接触のためにボディの対向面に外に向
   って拡がり、フロート埋設電極がボディの１つの面に拡
   がらずに１つの平面からの距離をもつ、その平面と平行
   な平面にあり、その際フロート電極と第１′電極との間
   の重なり領域がフロート電極と第２電極との間の重なり
   領域よりも大きいことを特徴とする、一体型セラミック
   コンデンサ。 ２、間隙に対してほぼ直角をなすフロート電極の幅が第
   １電極及び第２電極の幅よりも少なく、その際第１電極
   及び第２電極がフロート電極を越えて幅の方向に拡がる
   ようにフロート電極と位置合せされている、特許請求の
   範囲第１項記載のコンデンサ。 ６、　フロート電極の領域の幅か間隙から離れる長さ方
   向に減少する、特許請求の範囲第１項記載のコンデンサ
   。 ４、　フロート電極の領域の幅が間隙から離れる長さ方
   向に増大する、特許請求の範囲第１項記載のコンデンサ
   。 ５、　第１電極及び第２電極に対して７０−ト電極の長
   さ方向に２％よりも多い変位か２つの重なり領域を等し
   くするために必要とされる、特許請求の範囲第１項記載
   のコンデンサ。 ６、　平行六面体の形状を有する生のセラミックボディ
   よりなる一体型セラミックコンデンサを製造する方法に
   おいて、電極インキの第１、被膜笈び第２被膜を生のセ
   ラミック層の矩形部分に第１被膜と第２被膜との間の間
   隙をもって付着させ、生のセラミックの薄膜を層ならび
   に第１被膜及び第２被膜に付着させ、電極インキの第ろ
   破膜を薄膜」二に、セラミ・ンクコンデンサの所望の静
   電容量を生しることか予想される第１被膜及び第２被膜
   との等しくない重なり領域を生じる位置で付着させ、イ
   ンギ伺けした膜を生のセラミックの他の層で被覆し、セ
   ラミックボディを焼成し、熟成させることを特徴とする
   、一体型セラミックコンデンサの製造法。 ７８　第６インギ被膜を何着させた後の被膜は生のセラ
   ミックの多数の伺加的な薄膜を付着させること及び付加
   的な膜の連続的なものの上に選択的ｔ／Ｃ第１インキ被
   膜及び第２インキ被膜と同一で該被膜の直ぐ上で位置合
   せされた１対のインキ被膜ならびに第６インキ被膜と同
   一でこの第６インキ被膜の直ぐ上で位置合せされた単独
   のインキ被膜を付着させることを特徴する特許請求の範
   囲第６項記載の方法。 ８、　第６インキ被膜を付着させた後の被＆は生のセラ
   ミック材料の多数の伺加的な薄膜を付着させること及び
   付加的な膜の連続的なものの上に選択的に第１インキ被
   膜及び第２インキ被膜と同一で該被膜の直ぐ上で位、置
   合せされた１対のインキ被膜ならびに第１インキ被膜及
   び第２インキ被膜と同一で該被膜の上で位置合せされた
   単独のインキ被膜を該被膜と（１）質的に等しい重なり
   領域な得るために付着させることを特徴する特許請求の
   範囲第６項記載の方法。 ９　公称値に対して静電容量値の狭い分布を有する多数
   の一体型セラミックコンデンサを製造する方法にお（・
   て、 （ａ）生のセラミック材料の層ＶＣ１対の電極インキ被
   膜のマトリックスを何着させ： （ｂ）生のセラミック材料の薄膜をインキ付けした層に
   適用し； （Ｃ）電極インキパッチのマトリックスを１対の被膜の
   １つの上で全パッチと位置合せした薄膜に何着させ、１
   対の被膜の１つの被膜との重なり領域を形成し、この重
   なり領域が１対の被膜の他の被膜で形成される重なり領
   域よりも大きく； （ｄ）生のセラミックの他の層をインキ付けした１模の
   上で何着させ； （ｅ）生のセラミック膜及び層の堆積物を正平行六面体
   の形状を有する多数のボディに裁断し、その際裁断は１
   対の電極インキ被膜と位置合せされ、１対の全電極イン
   キ被膜の１つを１つのボディ面に拡大させ、１対の全電
   極インキ被膜の他方を対向ボディ面に拡大させ、パッチ
   をボディ面に拡大させないでボディ面内に全都留めさせ
   ； （ｆ）ボディを焼成し、電極インキ被膜を導電性被膜電
   極ｖｃ変換し、セラミックを熟成することを特徴とする
   、一体型セラミックロンヂンサの製造法。 １０、端子を１つのボディ面の全部及び対向ボディ面の
   全部に適用し、それぞれ１つの而及び他の面に拡かろ１
   対の電極を接触させかつ一緒に電気的に結合する、特許
   請求の範囲第９項記載の方法。 １１、パッチのマトリックスを４１着させた後、工程（
   ａ）、（ｂ）及び（ｃ）を数回繰り返す、特許請求の範
   囲第９項記載の方法。 １２１対の電極の位置合せは電極相互の直ぐ上で工程（
   Ｃ）を繰り返ずことがら生じる、特許請求の範囲第１１
   項記載の方法。 １６　焼成したコンデンサボディの少なくとも１つの静
   ′１ｄ容１１４な１つの電極と他の電極との間で測定し
   、全パッチの位ｉ６合せにより全部の連ね・的に製造さ
   れるコンデンサの静電容量値な規定値に調整ずろ、’ｔ
   ｌｊ−許請求の範囲第１１項記載の方法。 １４、層をイ」石させかつ生のセラミック材料の膜を適
   用することは基板を生のセラミック粉末のスラリーの落
   下膜に繰り返し通ずことによって達成される、特許請求
   の範囲第９項記載の方法。