JPH0257337B2 - - Google Patents

Info

Publication number
JPH0257337B2
JPH0257337B2 JP56065904A JP6590481A JPH0257337B2 JP H0257337 B2 JPH0257337 B2 JP H0257337B2 JP 56065904 A JP56065904 A JP 56065904A JP 6590481 A JP6590481 A JP 6590481A JP H0257337 B2 JPH0257337 B2 JP H0257337B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
silicon
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56065904A
Other languages
English (en)
Other versions
JPS57180117A (en
Inventor
Kikuo Yamabe
Kenji Taniguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56065904A priority Critical patent/JPS57180117A/ja
Publication of JPS57180117A publication Critical patent/JPS57180117A/ja
Publication of JPH0257337B2 publication Critical patent/JPH0257337B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は、絶縁性基板例えばシリコン酸化膜等
でおおわれたシリコン基板上に単結晶性半導体膜
を形成してこれを用いて所望の素子を形成する方
法に関する。
高密度MOS集積回路では、最近、シリコン酸
化膜等の絶縁膜を介してMOS素子を２層、３層
と重ねた３次元集積回路装置が提案されている。
この場合、絶縁膜上に形成されたMOSトランジ
スタの性能を高めるには、絶縁膜上に結晶性のよ
いシリコン膜を形成することが望まれるが、従来
の絶縁膜上の多結晶シリコン膜では、結晶粒界に
おいて不純物が高濃度に偏析するためチヤンネル
長数μm以下の高性能MOSトランジスタを形成す
る事は困難であつた。
ところで、非晶質半導体膜を再結晶化する技術
として、例えば表面に凹凸パターンを形成した溶
融石英基板上に非晶質シリコン膜を形成し、これ
をレーザによりアニールして単結晶化するグラフ
オ・エピタキシアル成長法が知られている。この
技術を応用すれば、３次元集積回路の製造が原理
的は可能である。しかしこの場合、エピタキシア
ル成長後のシリコン結晶粒径は数10μm程度であ
り、このシリコンエピタキシアル層をパターニン
グして集積回路を製造しようとすると、素子の内
部に結晶粒界が入る可能性が大きいという不都合
がある。また前記エピタキシアル成長に不可欠な
凹凸パターンを素子間分離領域とのマスク合わせ
が必要であり、さもなければ素子形成領域中でエ
ピタキシアル層に段差を生じ、良好な素子特性を
得ることができないという欠点があつた。
本発明は、上記の点に鑑みてなされたもので、
絶縁性基板上に所定パターンで良質の単結晶性半
導体膜を形成し、この半導体膜を用いて所望の素
子を形成する方法を提供するものである。
本発明の方法はまず、所望の絶縁性基板上に所
望パターンの非単結晶性半導体膜を形成すると共
に、この半導体膜の少くとも周縁全域で接触する
熱良導体膜を形成する。次に、予めパターニング
された上記非単結晶性半導体膜をエネルギービー
ム走査により溶融させて再結晶化する。例えば、
熱良導体膜として金属シリサイドを用い、エネル
ギービームとしてレーザビームを用いると、金属
シリサイド膜表面は、半導体膜表面より光の反射
率が大きい為、金属シリサイド膜はほとんど温度
が上らず、光の吸収率の大きい半導体膜のみが高
温となり溶融する。そして半導体膜が溶融した
後、レーザビーム照射を停止すると、金属シリサ
イド膜は熱伝導率が半導体膜に比べて十分高いた
め、半導体膜は金属シリサイド膜が接触した周縁
部分から再結晶化が始まる。こうして良質の単結
晶性半導体膜が得られるから、この半導体膜を用
いて所望の素子を形成する。
本発明を利用することにより、従来技術では得
られなかつた大面積の単結晶半導体膜を得ること
が可能となる。また結晶性の良好な半導体膜を所
望の絶縁性基板上に、所望のパターンをもつて形
成することができる。従つてこの半導体膜を用い
て、例えば少数キヤリアの寿命の長いMOSキヤ
パシタを形成することができ、また高性能MOS
トランジスタ等を３次元に集積することが可能と
なり、著しく密度の高い、高性能MOS集積回路
を実現できる。また、熱良導体膜として電気良導
体を用いれば、再結晶工程後この熱良導体膜をパ
ターニングしてあるいはそのままの状態で酸線と
して利用できる。
以下、本発明の実施例を図面を用いながら説明
する。
まず、第１図ａに示すように、絶縁性基板とし
て単結晶シリコン１に1μmのシリコン酸化膜２を
形成したものを用い、この上に約3000Åの多結晶
シリコン膜３をつけ、約５×1012cm-2のボロン、
イオン注入によりＰ型化した後、その上に所望の
形状のレジスト膜４を形成し、フイールド領域の
多結晶シリコンを反応性イオンエツチングで除去
する。続いて同図ｂに示すように、熱良導体膜と
してMOSi2膜５を500Å蒸着する。そしてレジス
ト膜４をエツチング除去することにより、レジス
ト膜４上のMOSi2膜５を同時に除去し、同図ｃ
に示すようにフイールド領域にのみMOSi2膜５
を残す。続いて、6Wないし7Wのレーザパワーの
CWアルゴンレーザ・ビームを走査してアニール
を行ない、シリコン膜３を再結晶させる。この
際、MOSi2膜５の表面はシリコン膜３表面より
反射率が大きいためシリコン膜３のみが温度上昇
し溶融する。レーザビームが通過後は、MOSi2
膜５は温度上昇が少ない上熱伝導率が大きい為シ
リコン膜３はMOSi2膜５と接触する周縁部分か
ら再結晶化が始まり、同図ｄに示すように単結晶
シリコン膜３′となる。続いて、酸化工程を行な
つてMOSi2膜５を酸化膜５′に変換した後、同図
ｅに示すように、パターニングされた単結晶シリ
コン膜５′にMOSトランジスタを形成する。即
ち、ゲート酸化膜６を介して多結晶シリコンゲー
ト電極７を形成し、不純物を拡散してソース、ド
レインとなるn+層８1，８2を形成し、全体を
CVDシリコン酸化膜９でおおつた後、コンタク
トホールをあけて取出し電極１０1，１０2を配設
する。
この実施例によれば、所望の素子パターンに予
め形成された多結晶シリコン膜を、レーザアニー
ルしたときにその周縁に接触させた熱良導体によ
り周縁から再結晶化させて良質の単結晶シリコン
膜とすることができ、これに所望の素子を形成す
ることができる。またこの場合、シリコン基板１
に予め２次元的に素子が形成されていれば、３次
元集積回路が実現する。またこの実施例によれ
ば、MOSi2膜５をそのまま酸化した酸化膜５′と
して残すことにより、平坦度の高い集積回路が得
られる。
上記実施例では、多結晶シリコン膜を被着しパ
ターニングした後に、その周縁に接触する熱良導
体膜としてMOSi2膜を形成したが、この工程を
逆にして、MOSi2膜を下地としてその上に多結
晶シリコン膜を形成してもよい。そのようにした
実施例を第２図を用いて次に説明する。まずａに
示すように、単結晶シリコン基板１１をシリコン
酸化膜１２でおおい、この上にMOSi2膜１３を
蒸着し、この上に多結晶シリコン膜１４を堆積し
てパターニングする。この後、レーザアニールを
行うと、先の実施例と同様、溶融した多結晶シリ
コン膜１４はMOSi2膜１３の存在によりその周
縁から冷却されて再結晶化が進み、ｂに示すよう
に単結晶シリコン膜１４′となる。この後、ｃに
示すようにMOSi2膜１３はパターニングして配
線として残し、フイールド領域をCVDシリコン
酸化膜１５でおおつた後、単結晶シリコン膜１
４′に通常のプロセスに従いゲート酸化膜１６を
介して多結晶シリコンゲート電極１７を形成し、
ソース，ドレインとなるn+層１８1，１８2を形成
し、再度全面をCVDシリコン酸化膜１９でおお
つてコンタクトホールをあけ、取出し電極２０1，
２０2を配線して完成する。
この実施例によれば、熱良導体膜である
MOSi2膜をそのままMOSトランジスタの基板バ
イアス用電極配線として用いることができるだけ
でなく、そのMOSi膜がMOSトランジスタから
発生する熱を外部に放出する放熱板として働くと
いう効果も得られる。
なお、以上の実施例では単結晶シリコンを得る
材料として、多結晶シリコンを用いたが非晶質シ
リコン膜でもよく、云わゆる非単結晶性シリコン
膜であればよい。また、半導体結晶材料はシリコ
ンに留まらず、ゲルマニウムをはじめ、砒化ガリ
ウム等―族化合物半導体、テルル化カドニウ
ム等―族化合物半導体等から成る非単結晶性
薄膜材料でもよい。
さらに、単結晶半導体膜の下地となる絶縁膜は
シリコン酸化膜に限らず、シリコン窒化膜等他の
絶縁膜であつてもよく、或いは単結晶半導体膜の
下地としてサフアイア基板等の絶縁材料であつて
もよい。
また、溶融・再結晶時の熱放散のための材料は
MOSi2膜を用いたが、各種金属シリサイド膜あ
るいは高融点金属、Al等の金属でもよく、云わ
ゆる熱伝導性のよい膜であればよい膜であれよ
い。ただし、金属シリサイドでない場合は再結晶
工程後エツチング除去する必要がある。
さらに、非単結晶性材料のパターニングの際の
エツチングは反応性イオンエツチングに留まらず
湿式エツチング又は、ケミカルドライエツチング
等の化学反応性エツチングでもよく、要はエツチ
ング後形成される熱伝導性薄膜と非単結晶性材料
が不地絶縁膜上で接触しており、非単結晶性材料
から熱伝導性薄膜への熱伝導が容易に行なわれれ
ばよい。
また、再結晶工程では、レーザを使用したが電
子ビーム等、他のエネルギービームでもよいこと
は言うまでもない。
その他、本発明はその趣旨を逸脱しない範囲で
種々の変形、応用可能である。
以上のように本発明によれば、絶縁性基板上に
所望パターンで形成した非単結晶半導体膜を、こ
れに接触させて設けた熱良導体膜の働きで良質の
単結晶半導体膜に変換して、この半導体膜の所望
の素子を形成することができる。
【図面の簡単な説明】
第１図ａ〜ｅは本発明の一実施例の製造工程
図、第２図ａ〜ｃは他の実施例の製造工程図であ
る。 １，１１…単結晶シリコン基板、２，１２…シ
リコン酸化膜、３，１４…多結晶シリコン膜、４
…レジスト、５，１３…MOSi2膜（熱良導体
膜）、３′，１４′…単結晶シリコン膜、５′…酸化
膜、１５…シリコン酸化膜、６，１６…ゲート酸
化膜、７，１７…多結晶シリコンゲート電極、８
１，８2，１８1，１８2…n+層、９，１９…シリコ
ン酸化膜、１０1，１０2，２０1，２０2…取出し
電極。

Claims (1)

  1. 【特許請求の範囲】 １ 絶縁性基板上に所定パターンの非単結晶性半
    導体膜を形成する工程と、前記基板上に前記非単
    結晶性半導体膜の少くとも周縁全域で接触する熱
    良導体膜を形成する工程と、前記非単結晶性半導
    体膜をエネルギービームの走査により溶融させて
    再結晶化する工程と、この工程により得られた単
    結晶性半導体膜を用いて所望の素子を形成する工
    程とを有することを特徴とする半導体装置の製造
    方法。 ２ 絶縁性基板上に堆積した非単結晶性半導体膜
    をレジストを用いてパターニングした後、上記レ
    ジストを残した状態で熱良導体膜を全面に被着形
    成し、上記レジストを除去することにより、非単
    結晶性半導体膜の周縁全域で接触する熱良導体膜
    を形成するようにした特許請求の範囲第１項記載
    の半導体装置の製造方法。 ３ 絶縁性基板は単結晶性半導体基板の表面を絶
    縁膜でおおつたものである特許請求の範囲第１項
    記載の半導体装置の製造方法。
JP56065904A 1981-04-30 1981-04-30 Manufacture of semiconductor device Granted JPS57180117A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56065904A JPS57180117A (en) 1981-04-30 1981-04-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56065904A JPS57180117A (en) 1981-04-30 1981-04-30 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS57180117A JPS57180117A (en) 1982-11-06
JPH0257337B2 true JPH0257337B2 (ja) 1990-12-04

Family

ID=13300409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56065904A Granted JPS57180117A (en) 1981-04-30 1981-04-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS57180117A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775223B2 (ja) * 1987-12-19 1995-08-09 工業技術院長 半導体単結晶層の製造方法
JPH01264214A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
JP5094099B2 (ja) * 2006-12-04 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPS57180117A (en) 1982-11-06

Similar Documents

Publication Publication Date Title
US4448632A (en) Method of fabricating semiconductor devices
US4381201A (en) Method for production of semiconductor devices
US4933298A (en) Method of making high speed semiconductor device having a silicon-on-insulator structure
EP0015677B1 (en) Method of producing semiconductor devices
JP2923700B2 (ja) 半導体装置およびその作製方法
CA1197628A (en) Fabrication of stacked mos devices
US4661167A (en) Method for manufacturing a monocrystalline semiconductor device
JPS62160712A (ja) 半導体装置の製造方法
JPH0257337B2 (ja)
JPH0580159B2 (ja)
JPS6342417B2 (ja)
JPS6159820A (ja) 半導体装置の製造方法
JPH0376017B2 (ja)
JPS63265464A (ja) 半導体装置の製造方法
JP2526380B2 (ja) 多層半導体基板の製造方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JP2857480B2 (ja) 半導体膜の製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPS6032349B2 (ja) 半導体装置の製造方法
JPH0368532B2 (ja)
JPS5893219A (ja) 半導体装置の製造方法
JP3363130B2 (ja) 半導体装置の作製方法
JPH0243331B2 (ja)
JPS6091624A (ja) 半導体装置
JPH0779078B2 (ja) 半導体層の単結晶化方法