JPH0257737B2 - - Google Patents
Info
- Publication number
- JPH0257737B2 JPH0257737B2 JP58159311A JP15931183A JPH0257737B2 JP H0257737 B2 JPH0257737 B2 JP H0257737B2 JP 58159311 A JP58159311 A JP 58159311A JP 15931183 A JP15931183 A JP 15931183A JP H0257737 B2 JPH0257737 B2 JP H0257737B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- reference power
- transistor
- conductivity type
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、CMOS（相補型絶縁ゲート型半導体
装置）回路に係り、特に低電圧電源系回路と高電
圧電源系回路との間で信号電圧の変換を行なうた
めのCMOS電圧変換回路に関する。
装置）回路に係り、特に低電圧電源系回路と高電
圧電源系回路との間で信号電圧の変換を行なうた
めのCMOS電圧変換回路に関する。
この種の従来のCMOS電圧変換回路は、第１
図に示すように構成されていた。即ち、Viは低
電圧電源VCC（たとえば＋5V系の回路からの入力
電圧であつて、その変化範囲はOV〜＋5Vである。
１はＮチヤンネルMOS−FET（電果効果トラン
ジスタ、以下単にトランジスタと言う）であり、
そのゲートに前記入力電圧Viが入力し、ソース
は接地され、ドレインはＰチヤンネルMOSトラ
ンジスタ２のドレインに接地されると共に
CMOSインバータ３の入力端に接続される。上
記トランジスタT2のゲートは接地され、ソース
は電圧電源Vpp（たとえば＋20Vに接続されてい
る。また、前記CMOSインバータもVpp電源が加
えられている。
図に示すように構成されていた。即ち、Viは低
電圧電源VCC（たとえば＋5V系の回路からの入力
電圧であつて、その変化範囲はOV〜＋5Vである。
１はＮチヤンネルMOS−FET（電果効果トラン
ジスタ、以下単にトランジスタと言う）であり、
そのゲートに前記入力電圧Viが入力し、ソース
は接地され、ドレインはＰチヤンネルMOSトラ
ンジスタ２のドレインに接地されると共に
CMOSインバータ３の入力端に接続される。上
記トランジスタT2のゲートは接地され、ソース
は電圧電源Vpp（たとえば＋20Vに接続されてい
る。また、前記CMOSインバータもVpp電源が加
えられている。
而して、入力電圧Viが0Vのときには、駆動用
のトランジスタ１がオフであり、そのドレインに
は負荷用のトランジスタ２を通じてVpp電源電圧
が現われ、CMOSインバータ３の出力電圧Ｖ
はOVになる。これに対して、入力電圧Viが＋5V
のときには、駆動用のトランジスタ１はオンにな
り、そのドレインの電圧はOVになり、CMOSイ
ンバータの出力電圧はＶはVPP電源電圧にな
る。
のトランジスタ１がオフであり、そのドレインに
は負荷用のトランジスタ２を通じてVpp電源電圧
が現われ、CMOSインバータ３の出力電圧Ｖ
はOVになる。これに対して、入力電圧Viが＋5V
のときには、駆動用のトランジスタ１はオンにな
り、そのドレインの電圧はOVになり、CMOSイ
ンバータの出力電圧はＶはVPP電源電圧にな
る。
上記電圧変換回路においては、負荷素子（トラ
ンジスタ２）が必要であり、駆動用のトランジス
タ１はその負荷が大きければCMOSインバータ
３の入力をOVにするときに大きな駆動力を必要
とすると共に大電流が流れ、負荷を小さくすれば
駆動用トランジスタ１のドレイン電圧の立上りが
遅くなり、CMOSインバータ３の出力電圧Ｖ
の立下りが遅くなるという問題があつた。また、
入力電圧Viが＋5Vの間に、駆動用トランジスタ
１がオンになり、Vpp電源→負荷用トランジスタ
２→駆動用トランジスタ１→接地の経路を貫通す
る直流電流が流れるので、消費電流が大きくなる
欠点があつた。
ンジスタ２）が必要であり、駆動用のトランジス
タ１はその負荷が大きければCMOSインバータ
３の入力をOVにするときに大きな駆動力を必要
とすると共に大電流が流れ、負荷を小さくすれば
駆動用トランジスタ１のドレイン電圧の立上りが
遅くなり、CMOSインバータ３の出力電圧Ｖ
の立下りが遅くなるという問題があつた。また、
入力電圧Viが＋5Vの間に、駆動用トランジスタ
１がオンになり、Vpp電源→負荷用トランジスタ
２→駆動用トランジスタ１→接地の経路を貫通す
る直流電流が流れるので、消費電流が大きくなる
欠点があつた。
本発明は上記の事情に鑑みてなされたもので、
直流電流が流れず、消費電力が少なく、入力信号
を高速で伝達し得るCMOS電圧変換回路を提供
するものである。
直流電流が流れず、消費電力が少なく、入力信号
を高速で伝達し得るCMOS電圧変換回路を提供
するものである。
即ち、本発明のCMOS電圧変換回路は、ゲー
トが第１基準電源に接続された第１導電形の第１
のMOSトランジスタT1とゲートが第２基準電源
に接続された第２導電形の第２のMOSトランジ
スタT2の各一端間にコンデンサＣを接続し、各
他端相互を共通接続して高電圧電源系で動作する
CMOSインバータの入力端に接続し、第３基準
電源と前記第２のトランジスタT2の一端との間
にダイオードD1を接続してなり、前記第１のト
ランジスタT1の一端に低電圧電源系からの入力
信号を導き、前記CMOSインバータの出力端か
ら高電圧電源系に変換された信号を導き出すこと
を特徴とするものである。
トが第１基準電源に接続された第１導電形の第１
のMOSトランジスタT1とゲートが第２基準電源
に接続された第２導電形の第２のMOSトランジ
スタT2の各一端間にコンデンサＣを接続し、各
他端相互を共通接続して高電圧電源系で動作する
CMOSインバータの入力端に接続し、第３基準
電源と前記第２のトランジスタT2の一端との間
にダイオードD1を接続してなり、前記第１のト
ランジスタT1の一端に低電圧電源系からの入力
信号を導き、前記CMOSインバータの出力端か
ら高電圧電源系に変換された信号を導き出すこと
を特徴とするものである。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第２図はMOS集積回路に形成されたCMOS電
圧変換回路を示しており、Ａは入力ノードであつ
て低電圧系であるVCC電源回路から入力電圧Viが
導かれる。T1〜T4はそれぞれエンハンスメント
(E)型MOSトランジスタであり、T1およびT3はＮ
チヤンネル型、T2およびT4はＰチヤンネル型で
あり、T3およびT4はCMOSインバータＩを形成
している。上記トランジスタT1およびT2はソー
ス相互がコンデンサＣを介して接続され、ドレイ
ン相互が共通接続され、トランジスタT1のゲー
トは第１基準電源V1に接続され、トランジスタ
T2のゲートは第２基準電源V2に接続されている。
上記コンデンサＣとトランジスタT1との接続点
は前記入力ノードＡに接続されており、前記コン
デンサＣとトランジスタT2との接続点（ノード
Ｂ）は第１のダイオードD1を逆方向に介して第
３基準電源V3に接続されている。そして、前記
トランジスタT1，T2のドレイン相互接続点（ノ
ードＤ）は、CMOSインバータＩの入力端に接
続されると共に第２のダイオードD2を順方向に
介して第４基準電源V4に接続されている。なお、
CMOSインバータＩは、上記電源V4と接地端と
の間に接続されており、その出力ノードをＥで表
わしている。また、コンデンサＣはCMOSイン
バータＩの入力端よりも大きい容量値を有するよ
うに形成されている。
圧変換回路を示しており、Ａは入力ノードであつ
て低電圧系であるVCC電源回路から入力電圧Viが
導かれる。T1〜T4はそれぞれエンハンスメント
(E)型MOSトランジスタであり、T1およびT3はＮ
チヤンネル型、T2およびT4はＰチヤンネル型で
あり、T3およびT4はCMOSインバータＩを形成
している。上記トランジスタT1およびT2はソー
ス相互がコンデンサＣを介して接続され、ドレイ
ン相互が共通接続され、トランジスタT1のゲー
トは第１基準電源V1に接続され、トランジスタ
T2のゲートは第２基準電源V2に接続されている。
上記コンデンサＣとトランジスタT1との接続点
は前記入力ノードＡに接続されており、前記コン
デンサＣとトランジスタT2との接続点（ノード
Ｂ）は第１のダイオードD1を逆方向に介して第
３基準電源V3に接続されている。そして、前記
トランジスタT1，T2のドレイン相互接続点（ノ
ードＤ）は、CMOSインバータＩの入力端に接
続されると共に第２のダイオードD2を順方向に
介して第４基準電源V4に接続されている。なお、
CMOSインバータＩは、上記電源V4と接地端と
の間に接続されており、その出力ノードをＥで表
わしている。また、コンデンサＣはCMOSイン
バータＩの入力端よりも大きい容量値を有するよ
うに形成されている。
次に、上記CMO電圧変換回路の動作を第３図
を参照して説明する。ここで、トランジスタT1
〜T4のそれぞれの閾値電圧をVTN1，VTF2，VTN3，
VTP4、第１のダイオードD1の順方向電圧をVFで
表わすものとする。
を参照して説明する。ここで、トランジスタT1
〜T4のそれぞれの閾値電圧をVTN1，VTF2，VTN3，
VTP4、第１のダイオードD1の順方向電圧をVFで
表わすものとする。
Ａ 先ず入力電圧ViがOV→VCCに変化する場合、
(A1) OV≦Vi＜V1−VTN1の範囲ではトランジス
タT1はオンであり、トランジスタT2はオフ
であり、VD＝Viであり、トランジスタT3は
オフ、トランジスタT4はオンであり、出力
電圧ＶはＶ＝V4である。
タT1はオンであり、トランジスタT2はオフ
であり、VD＝Viであり、トランジスタT3は
オフ、トランジスタT4はオンであり、出力
電圧ＶはＶ＝V4である。
(A2) V1−VTN1≦ｉ≦｜VTF2｜＋VF＋V2−V3の
範囲ではトランジスタT1はオフになり、ト
ランジスタT2はオフのままであり、ノード
Ｄの電圧VDはVD＝V1−VTN1に接続され、Ｖ
ｏ＝V4のままである。
範囲ではトランジスタT1はオフになり、ト
ランジスタT2はオフのままであり、ノード
Ｄの電圧VDはVD＝V1−VTN1に接続され、Ｖ
ｏ＝V4のままである。
(A3) ｜VTF2｜＋VF＋V2−V3＜Vi＜VCCの範囲
ではトランジスタT1はオフのままであり、
トランジスタT2はオンになり、ノードＢの
電位VBによつてインバータＩの入力端のノ
ードＤが充電され、VD＝V3−VF＋Viにな
る。そして、インバータＩの入力閾値電圧
（反転電圧）をV4／２とし、 V1−VTN1＜V4／２＜｜VTP2｜＋V2 としておけば、 Vi＝｜VTP2｜＋VF＋V2−V3 のとき、したがつてノードＤの電圧VDが VD＝（V3−VF）＋（｜VTF2｜＋VF＋V2−
V3） ＝V2＋｜VTP2｜ まで上昇したとき、トランジスタT3がオフ、
トランジスタT4がオンになり、出力電圧Ｖ
ｏはVCC→OVに反転する。
ではトランジスタT1はオフのままであり、
トランジスタT2はオンになり、ノードＢの
電位VBによつてインバータＩの入力端のノ
ードＤが充電され、VD＝V3−VF＋Viにな
る。そして、インバータＩの入力閾値電圧
（反転電圧）をV4／２とし、 V1−VTN1＜V4／２＜｜VTP2｜＋V2 としておけば、 Vi＝｜VTP2｜＋VF＋V2−V3 のとき、したがつてノードＤの電圧VDが VD＝（V3−VF）＋（｜VTF2｜＋VF＋V2−
V3） ＝V2＋｜VTP2｜ まで上昇したとき、トランジスタT3がオフ、
トランジスタT4がオンになり、出力電圧Ｖ
ｏはVCC→OVに反転する。
Ｂ 次に入力電圧ViがVCC→OVに変化する場合、
(B1) ｜VTP2｜＋VF＋V2−V3＜Vi≦VCCの範囲
ではトランジスタT2はオンであり、トラン
ジスタT1はオフであり、VD＝V3−VF＋Viで
あり、トランジスタT3はオン、トランジス
タT4はオフであり、Ｖ＝OVである。
ではトランジスタT2はオンであり、トラン
ジスタT1はオフであり、VD＝V3−VF＋Viで
あり、トランジスタT3はオン、トランジス
タT4はオフであり、Ｖ＝OVである。
(B2) V1−VTN1≦Vi≦｜VTP2｜＋VF＋V2−V3の
範囲ではトランジスタT2はオフになり、ト
ランジスタT1はオフのままであり、VD＝｜
VTP2｜＋V2に保持され、Ｖ＝OVのままで
ある。
範囲ではトランジスタT2はオフになり、ト
ランジスタT1はオフのままであり、VD＝｜
VTP2｜＋V2に保持され、Ｖ＝OVのままで
ある。
(B3) OV≦Vi＜V1−VTN1の範囲ではトランジス
タT2はオフのままであり、トランジスタT1
はオンになり、VD＝Viである。そして、Vi
＝V1−VTN1のとき、トランジスタT1がオン
になり、ノードＤの電圧VDがVD＝V1−VTN1
になり、トランジスタT3がオフ、トランジ
スタT4がオンになり、出力電圧ＶはOV→
VCCに反転する。
タT2はオフのままであり、トランジスタT1
はオンになり、VD＝Viである。そして、Vi
＝V1−VTN1のとき、トランジスタT1がオン
になり、ノードＤの電圧VDがVD＝V1−VTN1
になり、トランジスタT3がオフ、トランジ
スタT4がオンになり、出力電圧ＶはOV→
VCCに反転する。
なおトランジスタT1がオンになつたとき、
ノードＤの電荷を入力ノードＡへ放電してノ
ードＤの電位VDをViに引き下げるのである
が、このときノードＤの電位VDが高過ぎる
と上記放電に時間がかかり過ぎるので、第２
のダイオードD2によつてノードＤの電位VD
の最大値をV4電源電位に抑えている。
ノードＤの電荷を入力ノードＡへ放電してノ
ードＤの電位VDをViに引き下げるのである
が、このときノードＤの電位VDが高過ぎる
と上記放電に時間がかかり過ぎるので、第２
のダイオードD2によつてノードＤの電位VD
の最大値をV4電源電位に抑えている。
上記したようなCMOS電圧変換回路によれば、
基準電源V4を高電圧系とすれば、低電圧系VCCか
ら高電圧系V4への信号電圧変換が可能である。
そして、トランジスタT1，T2のスイツチ動作の
組み合わせによつてノードＤの電位VDがヒステ
リシス特性を持つので、インバータＩの入力電位
はその閾値電圧V4／２の両側で変化し、出力電圧Ｖ ｏの立上り、立下りは急峻になり、信号電達が高
速に行なわれる。また、安定状態において電源・
接地端間を貫通する直流電流が流れることはな
く、消費電流は少ない。
基準電源V4を高電圧系とすれば、低電圧系VCCか
ら高電圧系V4への信号電圧変換が可能である。
そして、トランジスタT1，T2のスイツチ動作の
組み合わせによつてノードＤの電位VDがヒステ
リシス特性を持つので、インバータＩの入力電位
はその閾値電圧V4／２の両側で変化し、出力電圧Ｖ ｏの立上り、立下りは急峻になり、信号電達が高
速に行なわれる。また、安定状態において電源・
接地端間を貫通する直流電流が流れることはな
く、消費電流は少ない。
なお、前記第１のダイオードD1として、第４
図に示すようにドレイン・ゲート相互が接続され
たＮチヤンネルＥ型MOSトランジスタT5あるい
は第５図に示すようにドレイン・ゲート相互が接
続されたＰチヤンネルＥ型MOSトランジスタT6
を使用してもよい。即ち、第４図のＮチヤンネル
トランジスタT5は、ドレイン・ゲートが基準電
源V3に接続され、ソースがノードＢに接続され、
基板領域（Ｐ型）が最低電位端（接地端）に接続
されている。また、第５図のＰチヤンネルトラン
ジスタT5は、ドレイン・ゲートがノードＢに接
続され、ソースが基準電源V3に接続されている。
この場合、基準電源V1〜V3の電圧をたとえばVCC
にすれば、ノードＢの電圧VBの最大値は約2VCC
になるので、上記ノードＢにソースが接続される
トランジスタT5，T2（第２図参照）の基板領域
（Ｎ型）を最高電位端（たとえば2VCC電位端）に
接続しておくものとする。
図に示すようにドレイン・ゲート相互が接続され
たＮチヤンネルＥ型MOSトランジスタT5あるい
は第５図に示すようにドレイン・ゲート相互が接
続されたＰチヤンネルＥ型MOSトランジスタT6
を使用してもよい。即ち、第４図のＮチヤンネル
トランジスタT5は、ドレイン・ゲートが基準電
源V3に接続され、ソースがノードＢに接続され、
基板領域（Ｐ型）が最低電位端（接地端）に接続
されている。また、第５図のＰチヤンネルトラン
ジスタT5は、ドレイン・ゲートがノードＢに接
続され、ソースが基準電源V3に接続されている。
この場合、基準電源V1〜V3の電圧をたとえばVCC
にすれば、ノードＢの電圧VBの最大値は約2VCC
になるので、上記ノードＢにソースが接続される
トランジスタT5，T2（第２図参照）の基板領域
（Ｎ型）を最高電位端（たとえば2VCC電位端）に
接続しておくものとする。
また、上記第１のダイオードD1は１個に限ら
ず、複数個直列接続してもよい。
ず、複数個直列接続してもよい。
また、第２図のノードＤの電圧VDを安定に保
持する目的で、ノードＤのリーク電流を補償する
ために第６図に示すように負荷素子（たとえばＰ
チヤンネルMOSトランジスタT7）を追加しても
よい。このトランジスタT7は、ソースが第４基
準電源V4に接続され、ゲートが出力ノードＥに
接続され、ドレインがノードＤに接続され、基板
領域（Ｎ型）が基準電源V4に接続されたもので
あり、リーク電流補償用であるからデイメンジヨ
ンは非常に小さいものである。また、上記トラン
ジスタT7のドレイン・基板領域間に存在するPN
接合を第２のダイオードD2の代わりとして利用
することが可能である。
持する目的で、ノードＤのリーク電流を補償する
ために第６図に示すように負荷素子（たとえばＰ
チヤンネルMOSトランジスタT7）を追加しても
よい。このトランジスタT7は、ソースが第４基
準電源V4に接続され、ゲートが出力ノードＥに
接続され、ドレインがノードＤに接続され、基板
領域（Ｎ型）が基準電源V4に接続されたもので
あり、リーク電流補償用であるからデイメンジヨ
ンは非常に小さいものである。また、上記トラン
ジスタT7のドレイン・基板領域間に存在するPN
接合を第２のダイオードD2の代わりとして利用
することが可能である。
なお、上記各実施例において、第２のダイオー
ドD2は必らずしも使用しなくてもよく、省略し
てもよい。
ドD2は必らずしも使用しなくてもよく、省略し
てもよい。
また、第１〜第４基準電源（V1〜V4）、低電圧
系電源VCCとして、上記実施例では正電圧を用い
たが、負電圧を用いる場合には使用トランジスタ
のＰチヤンネルとＮチヤンネルとを逆にすればよ
い。
系電源VCCとして、上記実施例では正電圧を用い
たが、負電圧を用いる場合には使用トランジスタ
のＰチヤンネルとＮチヤンネルとを逆にすればよ
い。
上述したように本発明のCMOS電圧変換回路
によれば、直流電流が流れず、消費電力が少な
く、入力信号を高速で伝達することができる。
によれば、直流電流が流れず、消費電力が少な
く、入力信号を高速で伝達することができる。
第１図は従来のCMOS電圧変換回路を示す回
路図、第２図は本発明に係るCMOS電圧変換回
路の一実施例を示す回路図、第３図は第２図の動
作説明のために示す特性図、第４図および第５図
はそれぞれ第２図のダイオードD1の具体例を示
す回路図、第６図は本発明の他の実施例を示す回
路図である。 T1〜T7……MOSトランジスタ、Ｃ……コンデ
ンサ、D1……ダイオード、Ｉ……CMOSインバ
ータ、Ａ……入力ノード、Ｅ……出力ノード、
V1〜V4……電源。
路図、第２図は本発明に係るCMOS電圧変換回
路の一実施例を示す回路図、第３図は第２図の動
作説明のために示す特性図、第４図および第５図
はそれぞれ第２図のダイオードD1の具体例を示
す回路図、第６図は本発明の他の実施例を示す回
路図である。 T1〜T7……MOSトランジスタ、Ｃ……コンデ
ンサ、D1……ダイオード、Ｉ……CMOSインバ
ータ、Ａ……入力ノード、Ｅ……出力ノード、
V1〜V4……電源。
Claims (1)
- 【特許請求の範囲】 １ ゲートが第１基準電源に接続され一端が入力
ノードに接続された第１導電形のMOSトランジ
スタT1と、 ゲートが第２基準電源に接続された第２導電形
のMOSトランジスタT2と、 この第２導電形のMOSトランジスタT2の一端
と第３基準電源との間に接続されたダイオード
と、 上記MOSトランジスタT1，T2の各他端相互接
続点と出力ノードとの間に接続され第４基準電源
を動作電源とするCMOSインバータと、 前記MOSトランジスタT1，T2の各一端相互間
に接続され、前記CMOSインバータの入力端よ
りも大きい容量値を有するコンデンサと を具備することを特徴とするCMOS電圧変換回
路。 ２ 前記ダイオードは、ドレインおよびゲートが
前記第３基準電源に接続され、ソースが前記第２
導電形のMOSトランジスタT2の一端に接続され
た第１導電形のMOSトランジスタであることを
特徴とする前記特許請求の範囲第１項記載の
CMOS電圧変換回路。 ３ 前記ダイオードは、ソースが前記第３基準電
源に接続され、ドレインおよびゲートが前記第２
導電形のMOSトランジスタT2の一端に接続され
た第２導電形のMOSトランジスタであることを
特徴とする前記特許請求の範囲第１項記載の
CMOS電圧変換回路。 ４ ゲートが第１基準電源に接続され一端が入力
ノードに接続された第１導電形のMOSトランジ
スタT1と、 ゲートが第２基準電源に接続された第２導電形
のMOSトランジスタT2と、 この第２導電形のMOSトランジスタT2の一端
と第３基準電源との間に接続されたダイオード
と、 上記MOSトランジスタT1，T2の各他端相互接
続点と出力ノードとの間に接続され第４基準電源
を動作電源とするCMOSインバータと、 前記MOSトランジスタT1，T2の各一端相互間
に接続され、前記CMOSインバータの入力端よ
りも大きい容量値を有するコンデンサと、 前記CMOSインバータの入力端にドレインが
接続され、前記出力ノードにゲートが接続され、
前記第４基準電源にソースが接続された第２導電
形のMOSトランジスタT7と を具備することを特徴とするCMOS電圧変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159311A JPS6051324A (ja) | 1983-08-31 | 1983-08-31 | Ｃｍｏｓ電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159311A JPS6051324A (ja) | 1983-08-31 | 1983-08-31 | Ｃｍｏｓ電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051324A JPS6051324A (ja) | 1985-03-22 |
| JPH0257737B2 true JPH0257737B2 (ja) | 1990-12-05 |
Family
ID=15691023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159311A Granted JPS6051324A (ja) | 1983-08-31 | 1983-08-31 | Ｃｍｏｓ電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051324A (ja) |
-
1983
- 1983-08-31 JP JP58159311A patent/JPS6051324A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6051324A (ja) | 1985-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258930B2 (ja) | トランスミッション・ゲート | |
| US4663584A (en) | Intermediate potential generation circuit | |
| US6885234B2 (en) | Resistance load source follower circuit | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| KR100336236B1 (ko) | 반도체집적회로장치 | |
| EP0800212A2 (en) | Semiconductor integrated circuit device | |
| JP2888722B2 (ja) | インターフェース回路 | |
| US20030011418A1 (en) | Level shifting circuit | |
| WO2000052811A1 (en) | Current mode charge pumps | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| US5973544A (en) | Intermediate potential generation circuit | |
| US5977800A (en) | Differential MOS current-mode logic circuit having high gain and fast speed | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| JPH0257736B2 (ja) | ||
| US6008679A (en) | Semiconductor integrated circuit and semiconductor input system | |
| KR970001697B1 (ko) | 레벨 변환 회로 | |
| JP2788890B2 (ja) | レベルシフト回路 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPH0257737B2 (ja) | ||
| US5289061A (en) | Output gate for a semiconductor IC | |
| JPH024010A (ja) | 出力回路 | |
| JPH09326687A (ja) | 半導体集積回路 | |
| JPH11150449A (ja) | ヒステリシス入力回路 | |
| JPS6028415B2 (ja) | インバ−タ回路 | |
| JPH098642A (ja) | インバータ回路 |