JPH0258028A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式の液晶表示装置はマトリ
ックス状に複数の画素を配置している。

各画素は、水平方向に延在する複数の走査信号線（ゲー
ト信号線）とそれと交差する垂直方向に延在する複数の
映像信号線（ドレイン信号線）とで周囲を囲まれた領域
内に配置されている。

前記各画素は特開昭６０−２６１１７３号公報に記載さ
れるように縦型薄膜トランジスタ（ＴＰＴ）と画素電極
との直列回路で構成されている。

縦型薄膜トランジスタは、ドレイン電極上に半導体層、
ソース電極を順次積層し、前記半導体層の周囲を取り囲
むようにゲート絶縁膜を介してリング状のゲート電極が
設けられている。ドレイン電極は映像信号線に接続され
ている。ソース電極は画素電極に接続されている。ゲー
ト電極は走査信号線に接続されている。

この縦型薄膜トランジスタは、リング状のゲート電極に
沿ってチャネル領域が形成されるので、チャネル幅を増
加し、駆動能力を向上することができる。したがって、
縦型薄膜トランジスタは小型化することができるので、
液晶表示装置は開口率を向上できる特徴がある。

〔発明が解決しようとする課題〕

前記液晶表示装置の各画素の縦型薄膜トランジスタは、
チャネル長（ゲート長）を規定するゲート電極の膜厚や
半導体層の膜厚が製造プロセスによってばらつきを生じ
易い。このため、縦型薄膜トランジスタは均一なトラン
ジスタ特性を得ることができないという問題点があった
。

また、前述の液晶表示装置は、縦型薄膜トランジスタの
ドレイン電極−ゲート電極間或は映像信号線−走査信号
線間が短絡し易く、短絡した場合には線欠陥が生じるの
で１表示品質が低下するという問題点があった。さらに
、前記縦型薄膜トランジスタのドレイン電極−ゲート電
極間が短絡した場合、この画素を映像信号線から切断し
て線欠陥を回避することが可能であるが、点欠陥は回避
することができないので、やはり表示品質が低下すると
いう問題点があった。

本発明の目的は、液晶表示装置において、画素の薄膜ト
ランジスタのトランジスタ特性を均一化すると共に、薄
膜トランジスタを小型化して開口率を向上することが可
能な技術を提供することにある。

本発明の他の目的は、前記液晶表示装置において、前記
目的に加えて１点欠陥及び線欠陥を低減し１表示品質を
向上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

（１）液晶表示装置において、薄膜トランジスタを横型
で構成し、この横型薄膜トランジスタのドレイン電極（
又はソース電極）の周囲を取り囲むようにソース電極（
又はドレイン電極）を構成する。

（２）前記横型薄膜トランジスタの映像信号線に接続さ
れるドレイン電極を複数に分割する。

（３）前記横型薄膜トランジスタのドレイン電極、ソー
ス電極の夫々は走査信号線と映像信号線との間に設けら
れた導電層で形成し、かつ前記ドレイン電極は映像信号
線と電気的に接続する。

〔作　　用〕

上述した手段（１）によれば、前記薄膜トランジスタの
チャネル長はばらつきの小さいエツチング加工で規定さ
れるので、トランジスタ特性を均一化することができる
と共に、前記薄膜トランジスタのチャネル幅を大きくし
駆動能力を増加し。

薄膜トランジスタを小型化することができるので、画素
電極の平面サイズを増加し、開口率を向上する柔とがで
きる。

上述した手段（２）によれば、前記薄膜トランジスタの
複数のうちの１つのドレイン電極又はソース電極とゲー
ト電極との間が短絡した場合、その短絡個所のドレイン
電極又はソース電極と映像信号線との間を切断してもそ
の他の部分が正常に機能するので、液晶表示装置の線欠
陥及び点欠陥を低減し、表示品質を向上することができ
る。

上述した手段（３）によれば、前記走査信号線と映像信
号線との間に少なくとも２層の絶縁膜を介在させ、両者
の交差部分での短絡する確率を低減することができるの
で、液晶表示装置の線欠陥を低減し１表示品質を向上す
ることができる。また、走査信号線と映像信号線との間
に形成される静電容量を低減することができる。

以下１本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。

なお、実施例を説明するための全図において、同−機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔実施例〕

（実施例Ｉ） 本発明の実施例Ｉである液晶表示装置の液晶表示部の一
画素を第２図（要部平面図）で示し、第２図の１−１切
断線で切った断面を第１図で示す。

第１図及び第２図に示すように、液晶表示装置は、１．
１　［１ｍｍ１程度の厚さを有する下部透明ガラス基板
ＳＵＢ　１の内側（液晶側）の表面上に、横型薄膜トラ
ンジスタＴＰＴを有している。横型薄膜トランジスタＴ
ＰＴは、主に、ゲート電極ＧＴ、ゲート絶縁膜として使
用される絶縁膜（ＪＩ、チャネル形成領域として使用さ
れるｉ型半導体層ＡＳ、ソース電極（又はドレイン電１
）ＳＤＩ、ドレイン電極（又はソース電極）ＳＤ２で構
成されている。

前記グー１〜電極ＧＴは、例えばスパッタ法で堆積した
Ｃｒ膜ｇ１．を用い、約１０００［人］程度の膜厚で形
成されている。ゲート電極ＧＴは、走査信号線（ゲート
信号線又は水平信号線）ＧＬと同一製造工程（同一導電
層）で形成され、走査信号線ＧＬに一体化されている。

走査信号線ＧＬは前記ＣＰ膜ｇｌ上にＡ　Ｑ　（Ａ　ｎ
　−Ｓ　ｉ　）膜ｇ２を積層した複合膜で形成されてい
る。Ａｆｆ膜ｇ２は、スパッタ法で堆積し、約１０００
［人］程度の膜厚で形成する。このＡＩ２膜ｇ２は走査
信号線ＧＬの抵抗値を低減するように構成されている。

走査信号線ＧＬは、第１図に示すように水平方向に延在
しており１図示していないが垂直方向に複数本配置され
ている。

絶縁膜ＧＩはゲート電極ＧＴ及び走査信号線ＧＬの上層
に形成されている。絶縁膜ＧＩは、例えばプラズマＣＶ
Ｄ法で堆積させた窒化珪素膜を用い、約３０００［人］
程度の膜厚で形成されている。

ｉ型半導体層Ａｓはゲート絶縁膜Ｇ１の上層に鳥形状で
構成されている。ｉ型半導体層ＡＳは、ＣＶＤ法で堆積
させた非晶質珪素膜又は多結晶珪素膜で形成し、約２５
００［人コ程度の膜厚で形成されている。ｉ型半導体層
ＡＳは主に横型薄膜トランジスタＴＰＴのチャネル形成
領域として使用されている。

ソース電極ＳＤ１．　　ドレイン電極ＳＤ２の夫々はｉ
型半導体層Ａｓ上に夫々離隔して設けられている。ソー
ス電極ＳＤＩとドレイン電極ＳＤ２とは回路のバイアス
極性が変ると動作上ソースとドレインが入れ替わる。つ
まり、横型薄膜トランジスタＴＰＴは絶縁ゲート型電界
効果トランジスタＦＥＴと同様に双方向性で構成されて
いる。

ソース電極ＳＤ１．　　ドレイン電極ＳＤ２の夫々は、
同一製造工程で形成されており、例えばｉ型半導体層Ａ
Ｓに接触する下層側から、ｎ゛゛半導体層（図示しない
）、Ｃｒ膜を順次積層した複合膜で構成されている。ｎ
゛゛半導体層は、非晶質珪素膜又は多結晶珪素膜で形成
され、約５００［人］程度の膜厚で形成されている。ｎ
゛型型半体体層、ｉ型半導体層ＡＳとＣｒ膜との接触抵
抗値を低減するように構成されている。Ｃｒ膜は１例え
ばスパッタ法で堆積し、６００［人］程度の膜厚で形成
する。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は前述の
ようにｉ型半導体層Ａｓ上に平面的に配置され、映像信
号はｌ型半導体層ＡＳの表面を横方向（水平方向）に流
れるので、この薄膜トランジスタＴＰＴは横型で構成さ
れている。横型薄膜トランジスタＴＰＴはソース電極Ｓ
ＤＩ、ドレイン電極ＳＤ２の夫々をエツチング加工でパ
ターンニングしチャネル長（ゲート長）を高精度で規定
することができるので、この加工精度は縦型薄膜トラン
ジスタのそれに比べて高く、又製造上容易に得ることが
できる。つまり、横型薄膜トランジスタＴＰＴは、縦型
薄膜トランジスタに比べてトランジスタ特性を均一化す
ることができる。

前記ソース電極ＳＤＩは、第１図及び第２図に示すよう
に、ドレイン電極ＳＤ２の周囲を取り囲むように配置さ
れている。具体的には、ソース電極ＳＤＩは、平面形状
が方形状に形成されたドレイン電極ＳＤ２の周囲と所定
の寸法（チャネル長）を持って離隔し、ドレイン電極Ｓ
Ｄ２の周囲に沿って構成されている。このように構成さ
れる横型薄膜トランジスタＴＰＴは、ドレイン電極ＳＤ
２の周囲に沿った長さでチャネル幅を形成することがで
きるので、チャネル幅を長くすることができる。

また、前記ドレイン電極ＳＤ２は１つの画素内において
複数に分割され、分割された夫々のドレイン電極ＳＤ２
は夫々独立に同一の映像信号線ＤＬに接続されている。

映像信号線ＤＬはソース電極ＳＤＩ及びドレイン電極Ｓ
Ｄ２の上部に層間絶縁膜ＩＬを介在させて延在している
。映像信号線ＤＬはＭＯ膜ｄり上１ｃＡ１１！（Ａｎ−
Ｓｉ）膜ｄ２を積層した複合膜で形成されている。ＭＯ
膜膜上１、スパッタ法で堆積させ、約１０００［人コ程
度の膜厚で形成されている。Ａ４膜ｄ２は、スパッタ法
で堆積させ、３５００［入コ程度の膜厚で形成されてい
る。ＡＱ膜ｄ２は映像信号線ＤＬの抵抗値を低減するよ
うに構成されている。映像信号線ＤＬは第１図に示すよ
うに走査信号線ＧＬと交差する垂直方向に延在し、図示
していないが水平方向に複数本配置されている。前記ド
レイン電極ＳＤ２には、層間絶縁膜ＩＬに形成された接
続孔ＴＨを通して映像信号線ＤＬのＭＯ膜膜上１接続さ
れている。前記層間絶縁膜ＩＬは、例えばプラズマＣＶ
Ｄ法で堆積させた窒化珪素膜を用い、約１００ｏＯロ人
コ程度の膜厚で形成されている。

前記ソース電極ＳＤＩには、画素毎に設けられた透明電
極（画素電極）ＩｒＯ２が接続されている。

透明電極Ｉ’ＴＯＩは、液晶表示部の画素電極の一方を
構成する。透明電極ＩＴ○１は、絶縁膜ＧＩ上に設けら
れており、例えばスパッタ法で堆積され、１２００［人
］程度の膜厚で形成されている。

前記横型薄膜トランジスタＴＰＴ及び透明電極ＩＴＯＩ
上には保護膜ＰＳＶＩが設けられている。

保護膜ＰＳＶＩは、主に横型薄膜トランジスタＴＰＴを
湿気等から保護するために形成されており、透明性が高
くしかも耐湿性の良いものを使用する。

保護膜ＰＳＶＩは、例えばプラズマＣＶＤ法で堆積した
酸化珪素膜や窒化珪素膜で形成され、８０００［人］程
度の膜厚で形成されている。

薄膜トランジスタＴＦＴ上の保護膜ＰＳＶＩの上部には
、外部光がチャネル形成領域として使用されるｌ型半導
体層ＡＳに入射されないように、遮光膜ＬＳが設けられ
ている。遮光膜ＬＳは、光に対する遮光性が高くしかも
導電性を有するように例えばＡＱ膜（或はＡ　ｆｌ　−
Ｓ　ｉ　、　Ａ　Ｑ　−Ｃｕ　。

Ｃｒ膜等）で形成されており、スパッタ法で堆積し１０
００〜４０００［人］程度の膜厚で形成されている。

液晶ＬＣは、下部透明ガラス基板ＳＵＢ　１と上部透明
ガラス基板５ＵＢ２との間に形成された空間内に、液晶
分子の向きを設定する下部配向膜○ＲＩＩ及び上部配向
１１ｉＪＯＲＩ２に規定され、封入されている。

下部配向膜０ＲＩＩは下部透明ガラス基板５ＵＢｌ側の
保護膜ｐｓｖｉの上部に形成される。

上部透明ガラス基板５ＵＢ２の内側（液晶側）の表面に
は、カラーフィルタＦＩＬ、保護［ＰＳＶ２、共通透明
電極（共通画素電極）ＩｒＯ２及び前記上部配向膜○Ｒ
Ｉ２が順次積層して設けられている。

重訳共通透明電極ＩＴ○２は、下部透明ガラス基板ＳＵ
Ｂ　ｉ側に画素毎に設けられた透明電極ＩＴＯＩに対向
し、隣接する他の共通透明電極ＩＴ○２と一体に構成さ
れている。

カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。

保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている。保護膜ＰＳＶ２は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

この液晶表示装置は、下部透明ガラス基板５ＵＢｌ側、
上部透明ガラス基板５ＵＢ２側の夫々の層を別々に形成
し、その後、上下透明ガラス基板ＳＵＢ　１及び５ＵＢ
２を重ね合せ、両者間に液晶ＬＣを封入することによっ
て組み立てられる。

下部透明ガラス基板ＳＵＢ　１、上部透明ガラス基板５
ＵＢ２の夫々の外側の表面には偏光板Ｐ○Ｌが形成され
ている。

このように、液晶表示装置において、薄膜トランジスタ
ＴＰＴを横型で構成し、この横型薄膜トランジスタのド
レイン電極ＳＤ２の周囲を取り囲むようにソース電極Ｓ
ＤＩを構成することにより、前記横型薄膜トランジスタ
ＴＰＴのチャネル長はばらつきの小さいエツチング加工
で規定されるので、トランジスタ特性を均一化すること
ができると共に、前記横型薄膜トランジスタＴＰＴのチ
ャネル幅を大きくし駆動能力を増加し、横型薄膜トラン
ジスタを小型化することができるので、透明電極ＩＴ○
１の平面サイズを増加し、開口率を向上することができ
る。

また、前記横型薄膜トランジスタＴＰＴの映像信号線Ｄ
　Ｌに接続されるドレイン電極ＳＤ２を複数に分割（本
実施例では３つだがこれに限定されない）することによ
り、前記横型薄膜トランジスタＴＰＴの複数のうちの１
つのドレイン准極ＳＤ２とゲート電極ＧＴとの間が短絡
した場合、その短絡個所のドレイン電極ＳＤ２と映像信
号線ＤＬとの間を切断してもその他の部分が正常に機能
する（ＳＤ２−ＧＴが絶縁分離されている）ので、液晶
表示装置の線欠陥及び点欠陥を低減し、表示品質を向上
することができる。前記ドレイン電極ＳＤ２と映像信号
線ＤＬとの切断は、フォトリソグラフィ技術を用いたエ
ツチング、レーザビームを用いた溶断等によって行う。

また、前記横型薄膜トランジスタＴＰＴのドレイン電極
ＳＤ２、ソース電極ＳＤＩの夫々を走査信号線ＧＬと映
像信号線ＤＬとの間に設けられた導電層で形成し、かつ
前記ドレイン電極ＳＤ２を映像信号線ＤＬと電気的に接
続することにより、前記走査信号線ＯＬと映像信号線Ｄ
Ｌとの間に少なくとも２層の絶縁膜ＧＴ及びＩＬを介在
させ。

走査信号線ＧＬと映像信号線ＤＬとの交差部（クロスオ
ーバ部）での短絡する確率を低減することができるので
、液晶表示装置の線欠陥を低減し。

表示品質を向上することができる。また、走査信号線Ｇ
Ｌと映像信号線ＤＬとの間に形成される静電容量を低減
することができる。

（実施例■） 本実施例■は、前記液晶表示装置において、横型薄膜ト
ランジスタのソース電極、ドレイン電極の夫々と映像信
号線とを同一製造工程で形成した。

本発明の第２実施例である。

本発明の実施例Ｈである液晶表示装置の液晶表示部の一
画素を第３図（要部平面図）で示し、第３図のｒＶ−ｍ
Ｖ切断線で切った断面を第４図で示す。

本実施例Ｈの液晶表示装置は、各画素の横型薄膜トラン
ジスタＴＰＴのソース電極ＳＤＩ、ドレイン電極ＳＤ２
の夫々と映像信号線ＤＬとが同一製造工程で形成されて
いる。つまり、ソース電極ＳＤＩ、ドレイン電極ＳＤ２
の夫々はＭＯ膜ｄ１で形成されている。映像信号線ＤＬ
はＭＯ膜ｄ１及びその上部に積層されたＡＱ膜ｄ２から
なる複合膜で形成されている。したがって、横型薄膜ト
ランジスタＴＰＴのソース電極ＳＤＩは、ドレイン領域
ＳＤ２の周囲の一部を除きその大半を取り囲むように構
成されている。

このように構成される液晶表示装置は、前記実施例■と
同様の効果を奏することができると共に。

製造工程数を低減することができる効果を奏することが
できる。

（実施例■） 本実施例■は、前記液晶表示装置の横型薄膜１−ランジ
スタのソース電極、ドレイン電極の夫々を他の形状で構
成した１本発明の第３実施例である。

本発明の実施例■である液晶表示装置の各画素の簿膜ト
ランジスタのソース電極及びドレイン電極を第５図乃至
第７図（要部概略平面図）で示す。

第５図に示す横型薄膜トランジスタＴ　Ｐ　Ｔのソース
電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は平面形状を円
形状で構成している。

第６図に示す横型薄膜トランジスタＴＰＴのソース電極
ＳＤ１、ドレイン電極ＳＤ２の夫々は平面形状を海星形
状で構成している。

第７図に示す横型薄膜トランジスタＴＰＴのソース電極
ＳＤＩ、ドレイン電極ＳＤ２の夫々は平面形状を渦巻形
状で構成している。

いずれの場合においても横型薄膜トランジスタＴＰＴの
チャネル幅を増大することができるので、前記実施例■
と同様の効果を奏することができる。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

液晶表示装置において、画素の薄膜トランジスタのトラ
ンジスタ特性を均一化すると共に、薄膜トランジスタを
小型化して開口率を向上することができる。

また、前記液晶表示装置において、点欠陥及び線欠陥を
低減し、表示品質を向上することができる。

【図面の簡単な説明】

第１図は、本発明の実施例Ｉである液晶表示装置の液晶
表示部の一画素を示す要部断面図、第２図は、前記画素
の平面図、 第３図は、本発明の実施例■である液晶表示装置の液晶
表示部の一画素を示す要部平面図、第４図は、前記画素
の要部断面図、 第５図乃至第７図は、本発明の実施例■である液晶表示
装置の各画素の薄膜トランジスタのソース電極及びドレ
イン電極を示す要部概略平面図である。 図中、ＳＵＢ・・・透明ガラス基板、ＧＬ・・・走査信
号線、ＤＬ・・・映像信号線、ＧＩ・・・絶縁膜、ＧＴ
・・・ゲート電極、ＡＳ・・・ｉ型半導体層、ＳＤＩ・
・・ソース電極、ＳＤ２・・・ドレイン電極、ｐｓｖ・
・・保護膜、ＬＳ・・遮光膜、ＴＨ・・・接続孔、ＬＣ
・・・液晶、ＴＰＴ・・横型薄膜トランジスタである。 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １、走査信号線と映像信号線との交差部に、薄膜トラン
   ジスタと画素電極との直列回路で形成された画素を配置
   する液晶表示装置において、前記薄膜トランジスタを横
   型で構成し、該薄膜トランジスタのドレイン電極又はソ
   ース電極の周囲を取り囲むようにソース電極又はドレイ
   ン電極を構成したことを特徴とする液晶表示装置。 ２、前記薄膜トランジスタの映像信号線に接続されるド
   レイン電極又はソース電極は複数に分割されていること
   を特徴とする特許請求の範囲第１項に記載の液晶表示装
   置。 ３、前記薄膜トランジスタのドレイン電極、ソース電極
   の夫々は前記走査信号線と映像信号線との間に設けられ
   た導電層で形成され、かつ前記ドレイン電極又はソース
   電極は映像信号線と電気的に接続されていることを特徴
   とする特許請求の範囲第１項又は第２項に記載の液晶表
   示装置。