JPH09501509A - シリコン・ピクセル電極 - Google Patents

Abstract

(57)【要約】 各ピクセルが、シリコン・ピクセル電極（２３）を備える薄膜トランジスタ（３２）を有する、液晶ディスプレイ。シリコンのドーピングおよび再結晶化は、シリコンの導電性および光透過性をピクセル電極用に十分な程度に増大させるために行われる。

Description

【発明の詳細な説明】 シリコン・ピクセル電極 発明の背景 本発明は、アクティブ・マトリクス液晶ディスプレイ、特にディスプレイ・ピ クセルに関する。より詳細には、本発明は、ディスプレイのピクセル電極に関す る。 アクティブ・マトリクス液晶ディスプレイ（ＡＭＬＣＤ）は、陰極線管（ＣＲ Ｔ）に取って代わるものとして、かさばった寸法、過大な重量、および高い電力 消費量のためにＣＲＴの使用など思いもよらなかった、ラップトップ型やノート ブック型パーソナル・コンピュータ（ＰＣ）のような新たな用途はもとより、い くつかの選択的用途においても使用されるようになっている。しかし、ＡＭＬＣ Ｄの用途は、使用される複雑な製造工程および歩留りの低さのために、こうした ディスプレイの高価なコストによって制限されている。アモルフォス・シリコン （ａ−Ｓｉ）薄膜トランジスタ（ＴＦＴ）は、その低温処理特性および大面積容 量のために、ＡＭＬＣＤの製造用のアクティブ・マトリクス・アレイに最も広く 使用されている。 酸化インジウムスズ（ＩＴＯ）は、ＡＭＬＣＤの製造において透明ピクセル電 極として使用されている。ＩＴＯ素材は、優れた透過性および導電性を備えてい るが、アクティブ・マトリクス基板の加工が複雑である。ａ−Ｓｉ ＴＦＴの製 造に使用される薄膜には、処理温度および接着特性に関して、ＩＴＯピクセル電 極層に完全には適合しないものもある。このように適合性がないために、設計お よび製造上の妥協を余儀なくされ、その結果、工程の複雑さ、ディスプレイの性 能およびコスト面に影響を及ぼす。 第１ａ図および第１ｂ図は、ピクセル電極材として典型的なａ−Ｓｉ ＴＦＴ およびＩＴＯを有するピクセルの通常の設計を示している。第１ａ図は、断面図 を示し、第１ｂ図は、平面図を示している。使用される様々なプロセスは、細部 では様々な変形があるが、典型的なａ−Ｓｉ ＴＦＴアクティブ・マトリクス基 板の製造は、以下のステップを含んでいる。１）クロムなどのゲート金属層１１ をディスプレイ・ガラス基板１０上に堆積させ、パターン形成し、エッチングす る。２）窒化シリコン１２などのゲート誘電層を堆積させる。３）非ドープのａ −Ｓｉ層１３を堆積させ、パターン形成し、エッチングする。４）二酸化シリコ ンなどの誘電性マスク層１４を堆積させる。５）ＴＦＴチャネル長さを画定し、 ソースとドレインの接点形成用のマスクとしての役割を果たす層１４をパターン 形成し、エッチングする。６）薄く（約２００オングストローム）、高濃度のリ ンをドープしたａ−Ｓｉ（ｎ⁺ａ−Ｓｉ）層１５の堆積によって、ソースおよび ドレイン接点１５を形成する。７）アルミニウム層１６などのソース−ドレイン 金属を堆積させ、アルミニウム層１６およびｎ⁺ａ−Ｓｉ層１５をパターン形成 し、エッチングする。８）二酸化シリコンなどのパッシベーション層１７を堆積 させる。９）層１７内にピクセル・コンタクト・バイア９をパターン形成し、エ ッチングする。１０）ＩＴＯピクセル電極１８を堆積させ、パターン形成し、エ ッチングする。１１）ダーク・ポリイミド層１９を堆積させ、パターン形成し、 エッチングする。このダーク・ポリイミド層は、非導電性であり、ＴＦＴに対す る上部光シールド層として働く。ゲート金属層１１は、ＴＦＴに対する底部光シ ールド層としての役割を果たす。 上記の関連技術の方法は、複雑であり、またＩＴＯピクセル電極１８を使用し ているため、設計上および性能上の妥協を余儀なくされている。たとえば、ＩＴ Ｏ層１８が、コンタクト・バイア９を備える中間パッシベーション層１７なしで 、直接にアルミニウム・ソース−ドレイン金属１６上に堆積する場合、大きな薄 膜のストレスが生じ、その結果、アルミニウム／ＩＴＯ層１６および１８の剥離 が生じることになる。したがって、工程が複雑になろうとも、コンタクト・バイ ア９と共にパッシベーション層１７を使用することで、アルミニウム／ＩＴＯ層 １６および１８の接触面積を最小にでき、薄膜の応力を管理可能な程度に保つこ とができる。 発明の概要 本発明は、ピクセル電極にＩＴＯ層の使用を必要としない、新たな、簡略化さ れたアクティブ・マトリクスＴＦＴおよびピクセルの設計および製造方法である 。ピクセル電極は、特別に処理されたシリコンから製造される。 ＩＴＯをなくしてピクセル電極用にシリコンを取り入れることにより、本発明 の主な特徴は、第１図に示す従来の関連技術の処理に比べ、より高い歩留りと低 製造コストをもたらす、マスキングのより少ない簡略化されたプロセスである。 このピクセル素子の顕著な特徴は、ＴＦＴ用に非ドープのａ−Ｓｉを取り入れ、 関連するピクセル電極用にドープしたポリシリコンを取り入れることにある。本 発明の他の特徴は、ピクセル電極の平面構造にあり、このため回位を生じさせる 液晶アライメントの問題がなくなる。たとえば、通常のＩＴＯピクセルにおいて 、コンタクト・バイアが必要なために生成された非平面ピクセル表面は、液晶ア ライメント層の均一な摩擦を行う際に困難を生じ、その結果段の近傍で回位を形 成させてしまう。本発明の他の特徴は、ＩＴＯ層製造ステップの省略により、シ リコン集積回路加工に完全に適合するようになった、アクティブ・マトリクス基 板加工にある。 図面の簡単な説明 第１ａ図および第１ｂ図は、通常のＩＴＯピクセル電極をＴＦＴと共に示す図 である。 第２ａ図および第２ｂ図は、アクティブ・マトリクス基板製造の中間段階にお ける非ＩＴＯピクセル電極をＴＦＴと共に示す図である。 第３ａ図および第３ｂ図は、非ＩＴＯピクセル電極をＴＦＴと共に示す図であ る。 第４図は、非ＩＴＯピクセル電極を製造する方法を示す図である。 好適な実施例の説明 本発明は、第１図のピクセル電極に使用されたＩＴＯの代わりに、第２図およ び第３図におけるピクセル電極２３としてａ−Ｓｉ薄膜自体を使用する方法を記 述するものである。ＴＦＴ製造において使用される非ドープのａ−Ｓｉ薄膜は、 電磁放射スペクトルの可視領域において十分な透過性を有していず、あるいはピ クセル電極に要求される導電性を備えていない。しかし、ａ−Ｓｉ薄膜が、高濃 度にドープされ、大径粒子のポリシリコンに変換される場合、その導電性および 光透過性は、飛躍的に増加する。高濃度にドープされた、大径粒子ポリシリコン 薄膜の、このような光透過性および導電性特性は、ＡＭＬＣＤ内でピクセル電極 として使用するのに十分である。本発明は、ピクセル電極２３として使用するた めに、ａ−Ｓｉ層を選択的にドープし、再結晶させる方法を含んでいる。非ＩＴ Ｏピクセル電極を使用するこの方法では、ａ−Ｓｉ ＴＦＴアクティブ・マトリ クス・アレイを製造する工程が簡単になる。 ピクセル電極２３用ａ−Ｓｉは、フォスフェリン（ＰＨ₃）やアルシン（Ａｓ Ｈ₃）などのドーパント・ガスの導入によるプラズマ化学蒸着、もしくは蒸着後 にＰ³¹やＡｓ⁷⁵などのリンまたはヒ素ドーパント種の薄膜中へのイオン注入によ って、ドープすることができる。このドーピングで得られる濃度は、１０¹⁹〜３ ×１０²⁰原子／ｃｍ³である。このドープしたａ−Ｓｉ薄膜を、再結晶化して大 径粒子ポリシリコンに変換させる場合、その導電性および光透過性が、ピクセル 電極として使用するのに十分なレベルまで増加する。ａ−Ｓｉシリコン電極を使 用すると、第１ａ図におけるパッシベーション層１７およびコンタクト・バイア ９が不要になる。 第２ａ図および第２ｂ図は、（レーザ再結晶化の前の）製造の中間段階におけ るａ−Ｓｉ ＴＦＴ３２およびピクセルを示す、断面図および平面図である。 第３ａ図および第３ｂ図は、再結晶化シリコン・ピクセル電極２３および関連 するａ−Ｓｉ ＴＦＴ３２を示している。第３ａ図は、ａ−Ｓｉ ＴＦＴ３２お よび再結晶化シリコン・ピクセル２３の断面図であり、第３ｂ図は、その平面図 である。 第４図には、シリコン・ピクセル２３を有する本発明のアクティブ・マトリク ス基板の製造ステップの順序を概略的に示す。 シリコン・ピクセル電極を有する素子の製造ステップの順序は、以下の通りで ある。１）厚さ約１２００オングストローム（任意選択の厚さは、１０００〜２ ０００オングストローム）のクロム（またはニクロム、アルミニウム、チタン、 タンタルもしくはタンタル合金）などのゲート金属層２１を、通常は低温ガラス であるが、高温ガラスでもよいディスプレイ・ガラス基板２０上に堆積させ、パ ターン形成し、エッチングする。（この高温ガラスは、６００℃以上のひずみ点 を有し、低温ガラスは、６００℃未満のひずみ点を有する。低温ガラスの例には 、７０５９型およびＨＯＹＡ型ＮＡ４０ガラスなどのＣＯＲＮＩＮＧガラスが含 まれる。） ２）厚さ約２５００オングストローム（または１５００〜３０００ オングストロームの他の厚さ）の、窒化シリコン（または五酸化タンタルもしく は二酸化シリコン）などのゲート誘電層２２を、ゲート層２１およびガラス基板 ２０上に堆積させる。 ３）厚さ約１０００オングストローム（５００〜２５０ ０オングストロームの間の他の厚さでもよい）の非ドーピングａ−Ｓｉ層３０を ＴＦＴ３２およびピクセル電極のために堆積させる。 ４）厚さ約５０００オン グストローム（または４０００〜６０００オングストロームの間の他の厚さ）の 、二酸化シリコン（窒化シリコンで代用可能）のような誘電マスク層２４を（層 ２４は、ソース−ドレイン・コンタクト２６のマスクとして働くことによって、 ＴＦＴチャネル長さを画定する）層３０上に堆積させ、エッチングする。 ５） 約２５０オングストローム（または１５０〜５００オングストロームの他の厚さ ）の高濃度リンをドープしたａ−Ｓｉ（ｎ⁺ａ−Ｓｉ）層３１を堆積させ、ＴＦ Ｔチャネル領域３２およびピクセル領域３１をパターン形成し、エッチングして ピクセルを互いに分離する。 ６）約２５００オングストローム（または１５０ ０〜５０００オングストロームの他の厚さ）のアルミニウム反射層２９を、（ア ルミニウム反射層２９は、後続の再結晶ステップ８でレーザ・エネルギー用の反 射鏡として働く）ピクセル素子領域上に堆積させる。 ７）アルミニウム反射層 ２９を、パターン形成し、エッチングして、層２４に留まるよう被覆を制限する 。 ８）パルスＸｅＣｌエキシマ・レーザを使用して、ａ−Ｓｉ層３１および３ ０を再結晶させる。（ソース−ドレイン・コンタクト２６を含む露出領域３１お よびディスプレイ・ピクセル３０は、溶融し、再結晶化して、高濃度にドープさ れた大径粒子ポリシリコン層２３になり、アルミニウム反射層２９の下のＴＦＴ チャネル領域内の非ドープのａ−Ｓｉ層３０は、アルミニウムがＴＦＴチャネル 領域３２からレーザ・エネルギーを反射させてしまうため、影響を受けない。Ｘ ｅＣｌエキシマ・レーザは、３０８０オングストロームの波長を有し、ａ−Ｓｉ に よって効率的に吸収され、かつ本質的に断熱的な処理モードのもとで、ａ−Ｓｉ を溶融させ、再結晶化させてポリシリコンを生成させる。ＸｅＣｌレーザは、パ ルス間隔約５０ナノ秒、約３００ｍＪ／ｃｍ²のエネルギー密度パルス発振する 。こうしたレーザ再結晶パラメータは、低温ディスプレイ・ガラス基板２０に影 響を及さずに、ａ−Ｓｉ層３０および３１を溶融し、再結晶化してポリシリコン 層２３を形成するようになっている。レーザ溶融は、非ドープのａ−Ｓｉ層３０ 中への層３１のリン・ドーピングを均質化し、これにより均一に高密度にリンで ドープした再結晶ポリシリコン層２３が生成される。レーザ溶融に使用されるレ ーザ・ビームは、均一なエネルギー分布の、典型的な約１ｃｍ×１ｃｍの断面寸 法を有するものである。典型的なレーザ・パルス繰返し率は、約５０Ｈｚである が、レーザ・ビームでカバーされ、ピクセル電極領域の結晶化には、１つのパル スが必要なだけである。このビームは、アクティブ・マトリクス基板領域全体に わたって走査され、基板全体のすべてのピクセルを再結晶化させる。） ９）約 ６０００オングストロームの厚さ（または４０００〜８０００オングストローム の他の厚さ）のアルミニウムまたはモリブデンなどのソース金属層２６を堆積さ せ、アルミニウムおよびａ−Ｓｉ層をパターン形成し、エッチングする。（この エッチング・プロセスにより、ディスプレイ用のアルミニウムまたはモリブデン ・ソース・コンタクト２６およびソース・バス２６が形成され、またソース金属 ２６の真下にないアルミニウム反射層２９の部分が除去される。ａ−Ｓｉエッチ ングでは、誘電マスク層２４上のｎ⁺ａ−Ｓｉ層３１が完全に除去され、ピクセ ル領域内の再結晶層２３が部分的に除去される。このシリコン・エッチング・ス テップを使用して、シリコン・ピクセル層２３の厚さを所望の値に制御すること ができる。） １０）ピクセル素子上にダーク・ポリイミド層２８を堆積させ、 パターン形成およびエッチングを行って層２８がＴＦＴ３２領域上にだけ残るよ うにする。（このダーク層２８の素材は、不透明にするために、濃色染料または すすでドープすることができる。層２８は非導電性であり、ＴＦＴ３２の上部光 シールド層として働く。ゲート金属層２１は、ＴＦＴ３２の底部光シールド層と して働く。） 上記のステップに従って製造されたアクティブ・マトリクス基板は、通常の液 晶ディスプレイ製造技法を使用する、カラー・バージョンを含む、ＡＭＬＣＤの 組立てに使用される。 上記の方法には、多くの変形例が可能である。たとえば、ａ−Ｓｉ薄膜は、Ｘ ｅＣｌエキシマ・レーザの代わりにタングステン・ハロゲン・ランプ列などの放 射熱ランプを使用する急速熱アニーリング技法を使用することによって、固相ポ リシリコンに再結晶化させることができる。また、ガス浸漬レーザ・ドーピング （ＧＩＬＤ）をエキシマ・レーザ・パルスと共に使用して、シリコン・ピクセル 電極のドーピングおよび再結晶を同時に行うこともできる。ＧＩＬＤプロセスは 、チャンバ内の再結晶雰囲気中で溶融シリコン薄膜層３０上にＰＨ₃やＡｓＨ₃な どのドーパント・ガスを導入して、薄膜をリンでドープするステップも含む。

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年７月１０日 【補正内容】 補正明細書 上記の関連技術の方法は、複雑であり、またＩＴＯピクセル電極１８を使用し ているため、設計上および性能上の妥協を余儀なくされている。たとえば、ＩＴ Ｏ層１８が、コンタクト・バイア９を備える中間パッシベーション層１７なしで 、直接にアルミニウム・ソース−ドレイン金属１６上に堆積する場合、大きな薄 膜のストレスが生じ、その結果、アルミニウム／ＩＴＯ層１６および１８の剥離 が生じることになる。したがって、工程が複雑になろうとも、コンタクト・バイ ア９と共にパッシベーション層１７を使用することで、アルミニウム／ＩＴＯ層 １６および１８の接触面積を最小にでき、薄膜の応力を管理可能な程度に保つこ とができる。 １９８７年９月１６日公告の、東芝の欧州特許Ａ−２３６６２９号には、電気 抵抗を減少させるためにゲート電極／ゲート・バス材料としてＭｏ−Ｔａ合金を 使用する、通常のａ−Ｓｉ ＴＦＴアクティブ・マトリクス液晶ディスプレイが 記載されている。この発明の目的は、本質的には、電気抵抗のより小さな合金（ Ｍｏ−Ｔａ）を含む電気的相互接続素材をもたらす（第３段、３０−３３行）こ とであると思われる。１９８９年１２月２７日公告の、松下の欧州特許Ａ−３４ ８２０９号、および１９８９年９月２６日公告の、ソニーの日本国特許第１２４ １８６２号の要約書では、ポリシリコンＴＦＴスイッチと組み合わせたポリシリ コン・ピクセル電極が開示されている。 発明の概要 本発明は、ピクセル電極にＩＴＯ層の使用を必要としない、新たな、簡略化さ れたアクティブ・マトリクスＴＦＴおよびピクセルの設計および製造方法である 。ピクセル電極は、特別に処理されたシリコンから製造される。 ＩＴＯをなくしてピクセル電極用にシリコンを取り入れることにより、本発明 の主な特徴は、第１図に示す従来の関連技術の処理に比べ、より高い歩留りと低 製造コストをもたらす、マスキングのより少ない簡略化されたプロセスである。 このピクセル素子の顕著な特徴は、ＴＦＴ用に非ドープのａ−Ｓｉを取り入れ、 関連するピクセル電極用にドープしたポリシリコンを取り入れることにある。本 発明の他の特徴は、ピクセル電極の平面構造にあり、このため回位を生じさせる 液晶アライメントの問題がなくなる。たとえば、通常のＩＴＯピクセルにおいて 、コンタクト・バイアが必要なために生成された非平面ピクセル表面は、液晶ア ライメント層の均一な摩擦を行う際に困難を生じ、その結果段の近傍で回位を形 成させてしまう。本発明の他の特徴は、ＩＴＯ層製造ステップの省略により、シ リコン集積回路加工に完全に適合するようになった、アクティブ・マトリクス基 板加工にある。 補正請求の範囲 １．ガラス基板と、 前記ガラス基板の第１の部分上に形成された金属ゲート層と、 前記金属ゲート層上および前記ガラス基板の第２の部分上に形成されたゲート 誘電層とを含み、 前記ゲート誘電層の第１の部分上に、前記金属ゲート層に近接する位置に形成 されアモルファス・シリコン・チャネル層と、 前記アモルファス・シリコン・チャネル層に隣接して形成されたポリシリコン ・ソース層と、 前記アモルファス・シリコン・チャネル層に隣接して形成されたポリシリコン ・ドレイン層と、 前記ゲート誘電層の第２の部分上に形成されたポリシリコン・ピクセル電極層 とを特徴とする液晶ディスプレイ・ピクセル。 ２．ディスプレイ・ガラス基板上にゲート金属層を堆積させ、エッチングするス テップと、 ゲート金属層およびガラス基板上にゲート誘電層を堆積させるステップと、 ゲート誘電層上に、シリコン・ピクセル電極用の非ドープのａ−Ｓｉ層とＴＦ Ｔを堆積させるステップと、 非ドープのａ−Ｓｉ層上に誘電マスク層を堆積させ、エッチングするステップ と、 非ドープのａ−Ｓｉ層および誘電マスク層上にドープしたａ−Ｓｉ層を堆積さ せるステップと、 ドープ済みおよび非ドープのａ−Ｓｉ層をエッチングして、ＴＦＴ領域および ピクセル領域を画定するステップとを含み、 ドーピングａ−Ｓｉ層上に反射金属層を堆積するステップと、 誘電マスク層を覆う反射金属層をエッチングするステップと、 ドープ済みおよび非ドープのａ−Ｓｉ層の一部を、再結晶化してドープ済みポ リシリコン層にするステップと、 ドープ済みポリシリコン層の一部分上にソース金属層を堆積するステップと、 金属反射層の一部分をエッチングするステップと、 ソース金属層、誘電マスク層およびドープ済みポリシリコン層の上に、ダーク ・ポリイミド層を堆積させるステップと、 ピクセル領域内のポリシリコン層からダーク・ポリイミド層をエッチングによ って除去するステップとを特徴とする液晶ディスプレイ用シリコン・ピクセル電 極を製造する方法。 ３．ゲート金属層が、クロム、ニクロム、アルミニウム、チタン、タンタルおよ びタンタル合金から成る群から選択された素材であり、 ゲート誘電層が、窒化シリコン、五酸化タンタルおよび二酸化シリコンから成 る群から選択された素材であり、 誘電マスク層が、二酸化シリコンおよび窒化シリコンから成る群から選択され た素材であることを特徴とする請求項２に記載の方法。 ４．ドープ済みおよび非ドープのａ−Ｓｉ層のドーピング・ポリシリコン層への 再結晶化が、レーザによるａ−Ｓｉ層の溶融によって行われることを特徴とする 請求項３に記載の方法。 ５．ドープ済みおよび非ドープの層のドーピング・ポリシリコン層への再結晶化 が、放射熱ランプによるａ−Ｓｉ層の加熱によって行われることを特徴とする請 求項３に記載の方法。 ６．ガラス基板が、低温ガラスであることを特徴とする請求項３に記載の方法。 ７．ゲート金属層が、１０００〜２０００オングストロームの厚さを有し、 ゲート誘電層が、１５００〜３０００オングストロームの厚さを有し、 非ドープのａ−Ｓｉ層が、５００〜２５００オングストロームの厚さを有し、 誘電マスク層が、４０００〜６０００オングストロームの厚さを有し、 ドープ済みａ−Ｓｉ層が、１５０〜５００オングストロームの厚さを有し、 反射金属層が、１５００〜３０００オングストロームの厚さを有し、 ソース金属層が、４０００〜８０００オングストロームの厚さを有することを 特徴とする請求項６に記載の方法。 ８．各ピクセルが、 ガラス基板の第１の部分上に形成されたゲート金属層と、 ゲート金属層上とガラス基板の第２の部分上とに形成されたゲート誘電層と、 ゲート誘電層の第１の部分上およびゲート金属層付近に形成されたａ−Ｓｉ層 とを備え、 ゲート誘電層の第２の部分上に形成されたドープ済みポリシリコン・ピクセル 電極層と、 ａ−Ｓｉ層上に形成された誘電マスク層と、 ゲート誘電層の第３の部分上に形成されたポリシリコン非ピクセル電極層と、 ポリシリコン非ピクセル電極上に形成されたソース金属層と、 誘電マスク層上およびソース金属層上に形成されたダーク・ポリイミド層とを 特徴とする、ガラス基板上の複数のピクセルを含む液晶ディスプレイ。 ９．ガラス基板が、低温ガラスであり、 ゲート金属層が、１０００〜２０００オングストロームの厚さを有し、 ゲート誘電層が、１５００〜３０００オングストロームの厚さを有し、 ａ−Ｓｉ層が、５００〜２５００オングストロームの間の厚さを有し、 ポリシリコン・ピクセル電極層が、６５０〜３０００オングストロームの厚さ を有し、 誘電マスク層が、４０００〜６０００オングストロームの厚さを有し、 ポリシリコン非ピクセル電極層が、６５０〜３０００オングストロームの厚さ を有し、 ソース金属層が、４０００〜８０００オングストロームの厚さを有することを 特徴とする請求項８に記載の液晶ディスプレイ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 9056−4Ｍ Ｈ０１Ｌ 29/78 ６１２Ｚ

Claims (1)

1. 【特許請求の範囲】 １．ガラス基板と、 前記ガラス基板の第１の部分上に形成された金属ゲート層と、 前記金属ゲート層上および前記ガラス基板の第２の部分上に形成されたゲート 誘電層と、 前記ゲート誘電層の第１の部分上に形成され、前記金属ゲート層に近接する位 置にあるアモルフォス・シリコン層と、 前記ゲート誘電層の第２の部分上に形成されたポリシリコン・ピクセル電極と を含む液晶ディスプレイ・ピクセル。 ２．ガラス基板の第１の部分上にゲート金属層を形成するステップと、 ゲート金属層上およびガラス基板の第２の部分上にゲート誘電層を形成するス テップと、 ゲート誘電層上に、ゲート金属層に近接した位置にアモルフォス・シリコン層 を形成するステップと、 ゲート誘電層の第２の部分上にポリシリコン・ピクセル電極層を形成するステ ップとを含む、液晶ディスプレイ用シリコン・ピクセル電極を製造する方法。 ３．ディスプレイ・ガラス基板上にゲート金属層を堆積しエッチングするステッ プと、 ゲート金属層およびガラス基板上にゲート誘電層を堆積するステップと、 ゲート誘電層上に、シリコン・ピクセル電極用の非ドープのａ−Ｓｉ層とＴＦ Ｔを堆積するステップと、 非ドープのａ−Ｓｉ層上に誘電マスク層を堆積しエッチングするステップと、 非ドープのａ−Ｓｉ層および誘電マスク層上にドープしたａ−Ｓｉ層を堆積す るステップと、 ドープ済みおよび非ドープのａ−Ｓｉ層をエッチングして、ＴＦＴ領域および ピクセル領域を画定するステップと、 ドーピングａ−Ｓｉ層上に反射金属層を堆積するステップと、 誘電マスク層を覆う反射金属層をエッチングするステップと、 ドープ済みおよび非ドープのａ−Ｓｉ層の一部を、再結晶化してドープ済みポ リシリコン層にするステップと、 ドープ済みポリシリコン層の一部分上にソース金属層を堆積するステップと、 金属反射層の一部分をエッチングするステップと、 ソース金属層、誘電マスク層およびドープ済みポリシリコン層の上に、ダーク ・ポリイミド層を堆積するステップと、 ピクセル領域内のポリシリコン層からダーク・ポリイミド層をエッチングによ って除去するステップとを含む、液晶ディスプレイ用シリコン・ピクセル電極を 製造する方法。 ４．ゲート金属層が、クロム、ニクロム、アルミニウム、チタン、タンタルおよ びタンタル合金から成る群から選択された素材であり、 ゲート誘電層が、窒化シリコン、五酸化タンタルおよび二酸化シリコンから成 る群から選択された素材であり、 誘電マスク層が、二酸化シリコンおよび窒化シリコンから成る群から選択され た素材であることを特徴とする、請求項３に記載の方法。 ５．ドープ済みおよび非ドープのａ−Ｓｉ層のドーピング・ポリシリコン層への 再結晶化が、レーザによるａ−Ｓｉ層の溶融によって行われることを特徴とする 、請求項４に記載の方法。 ６．ドープ済みおよび非ドープの層のドーピング・ポリシリコン層への再結晶化 が、放射熱ランプによるａ−Ｓｉ層の加熱によって行われることを特徴とする、 情求項４に記載の方法。 ７．ガラス基板が、低温ガラスであることを特徴とする、請求項４に記載の方法 。 ８．ゲート金属層が、１０００〜２０００オングストロームの厚さを有し、 ゲート誘電層が、１５００〜３０００オングストロームの厚さを有し、 非ドープのａ−Ｓｉ層が、５００〜２５００オングストロームの厚さを有し、 誘電マスク層が、４０００〜６０００オングストロームの厚さを有し、 ドープ済みａ−Ｓｉ層が、１５０〜５００オングストロームの厚さを有し、 反射金属層が、１５００〜３０００オングストロームの厚さを有し、 ソース金属層が、４０００〜８０００オングストロームの厚さを有することを 特徴とする、請求項７に記載の方法。 ９．ディスプレイ・ガラス基板上にゲート金属層を堆積しエッチングするステッ プと、 ゲート金属層およびガラス基板上にゲート誘電層を堆積するステップと、 ゲート誘電層上に、シリコン・ピクセル電極用の非ドープのａ−Ｓｉ層および ＴＦＴを堆積するステップと、 非ドープのａ−Ｓｉ層上に、ＴＦＴのチャネル領域を覆う誘電マスク層を堆積 しエッチングするステップと、 ＴＦＴのチャネル領域を保護するために誘電マスク層上に反射金属層を堆積し エッチングするステップと、 非ドープのａ−Ｓｉ層の一部分をほぼ同時にドープし再結晶化してドープ済み ポリシリコン層にするステップと、 ドープ済みポリシリコン層の一部分上にソース金属層を堆積するステップと、 反射金属層の一部分をエッチングによって除去するステップと、 ソース金属層、誘電マスク層およびドープ済みポリシリコン層上にダーク・ポ リイミドを堆積するステップと、 ピクセル領域内のポリシリコン層からダーク・ポリイミド層をエッチングによ って除去するステップとを含む、液晶ディスプレイ用ピクセル領域を有するシリ コン・ピクセル電極を製造する方法。 １０．ドーピングおよび再結晶化ステップが、 レーザ光線のパルスで、非ドープのａ−Ｓｉ層の一部分を加熱して溶融シリコ ンにするステップと、 溶融シリコンをドーパント・ガスにさらして溶融シリコンをドープするステッ プとを含むことを特徴とする、請求項９に記載のシリコン・ピクセル電極を製造 する方法。 １１．レーザ光線がエキシマ・レーザからのものであり、ドーパント・ガスが、 シリコンをリンまたはヒ素でドープするための、ＰＨ₃またはＡｓＨ₃であること を特徴とする、請求項１０に記載の、シリコン・ピクセル電極を製造する方法。 １２．非ドープのａ−Ｓｉ層のドーピングが、リンまたはヒ素ドーパント種の１ ０¹⁹〜３×１０²⁰原子ｃｍ³の密度での、ａ−Ｓｉ層へのイオン注入によって行 われることを特徴とする、請求項９に記載のシリコン・ピクセル電極を製造する 方法。 １３．各ピクセルが、 ガラス基板の第１の部分上に形成されたゲート金属層と、 ゲート金属層上およびガラス基板の第２の部分上に形成されたゲート誘電層と 、 ゲート誘電層の第１の部分上およびゲート金属層付近に形成されたａ−Ｓｉ層 と、 ゲート誘電層の第２の部分上に形成されたドープ済みポリシリコン・ピクセル 電極層と、 ａ−Ｓｉ層上に形成された誘電マスク層と、 ゲート誘電層の第３の部分上に形成されたポリシリコン非ピクセル電極層と、 ポリシリコン非ピクセル電極上に形成されたソース金属層と、 誘電マスク層上およびソース金属層上に形成されたダーク・ポリイミド層とを 含むことを特徴とする、ガラス基板上の複数のピクセルを含む液晶ディスプレイ 。 １４．ガラス基板が、低温ガラスであり、 ゲート金属層が、１０００〜２０００オングストロームの厚さを有し、 ゲート誘電層が、１５００〜３０００オングストロームの厚さを有し、 ａ−Ｓｉ層が、５００〜２５００オングストロームの間の厚さを有し、 ポリシリコン・ピクセル電極層が、６５０〜３０００オングストロームの厚さ を有し、 誘電マスク層が、４０００〜６０００オングストロームの厚さを有し、 ポリシリコン非ピクセル電極層が、６５０〜３０００オングストロームの厚さ を有し、 ソース金属層が、４０００〜８０００オングストロームの厚さを有することを 特徴とする、請求項１３に記載の液晶ディスプレイ。 １５．ガラス基板と、 前記ガラス基板の第１の部分上に形成された金属ゲート層と、 前記金属ゲート層上および前記ガラス基板の第２の部分上に形成されたゲート 誘電層と、 前記ゲート誘電層の第１の部分上に形成され、前記金属ゲート層に近接する位 置にあるアモルファス・シリコン層と、 前記ゲート誘電層の第２の部分上に形成されたドープ済みポリシリコン・ピク セル電極層とを含む、液晶ディスプレイ・ピクセル。 １６ ガラス基板の第１の部分上にゲート金属層を形成するステップと、 ゲート金属層上およびガラス基板の第２の部分上にゲート誘電層を形成するス テップと、 ゲート誘電層の第１の部分上に、ゲート金属層に近接する位置にアモルファス ・シリコン層を形成するステップと、 ゲート誘電層の第２の部分上にドープ済みポリシリコン・ピクセル電極層を形 成するステップとを含む、液晶ディスプレイ用シリコン・ピクセル電極を製造す る方法。