JPH0258364A - 回路基板とそれを用いた電子装置及び製法 - Google Patents
回路基板とそれを用いた電子装置及び製法Info
- Publication number
- JPH0258364A JPH0258364A JP63208393A JP20839388A JPH0258364A JP H0258364 A JPH0258364 A JP H0258364A JP 63208393 A JP63208393 A JP 63208393A JP 20839388 A JP20839388 A JP 20839388A JP H0258364 A JPH0258364 A JP H0258364A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor material
- silicon
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Combinations Of Printed Boards (AREA)
- Die Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明はパワー素子とそれを制御するための制御回路を
同一基板上に搭載することを可能にした回路基板、特に
厚膜製造プロセスとの整合性に優れるパワー素子搭載部
メタライズ領域を有する回路基板、同回路基板を用いた
混成集積回路装置、同混成集積回路装首を搭載した電子
装置、及びこれらの製法に関する。 〔従来の技術〕 酸化物系セラミックス例えばアルミナやベリリヤは、電
子装置用の絶縁部品、配線基板、外囲器部品等として広
範に使用されている。 一方、非酸化物系セラミックス、例えば窒化アルミニウ
ムや炭化シリコンは、近年の焼結技術やＮ製技術の向上
に伴って、＠子部品用基板材料として注目に値する好ま
しい物性が付与されるに至っている。 従来の窒化アルミニウム焼結体に対する金属化技術の一
例として（１）特開昭６０−１７８６８７号公報に、銀
、銀−白金、銀−パラジウム等を主体にした銀糸ペース
トを印刷、焼成する方法、（２）特開昭５９−１２１１
７５号公報に、モリブデンペーストを印刷。 焼成した後ニッケルめっきする方法、（３）特開昭６０
−２５３２９５号公報に、窒化アルミニウム粉末を主体
とするグリーンシート上にモリブデン、タングステン、
マンガン及び白金等の単体もしくはこれらの２種以上の
合金からなる導体ペーストを印刷した後、１５００〜２
０００℃で焼成する多層基板の製造方法が開示されてい
る。 また、（４）特公昭５ｇ−１１３９０号公報に、板状窒
化アルミニウム焼結体上にＳ ｉ ＣＱ４−ＨＣＱ −
ｆ−（２系ガスを作用させてシリコン層を設けた後、空
気中１２００℃で熱処理してシリコン居及び焼結体表面
を酸化させてＡＱ２０ａｓｉＯｚ層を設け、次いでモリ
ブデン−マンガン系ペーストを１３００℃の湿潤水素雰
囲気下で焼成してメタライズし、同メタライズ上にニッ
ケルめっきそして同ニッケル上に銀ろう付げにより銅板
を設けた熱伝導性基板の製造方法が開示されている。 従来の炭化シリコン焼結体に対する金属化技術の一例と
して（５）特開昭６０−１３７８８３号公報に、金糸ペ
ーストを印刷、焼成する方法が開示され。 （６）特開昭５５−１１３６８３号公報に、モリブデン
を主体にするペーストを印刷、焼成した後ニッケルまた
は鋼をめっきする方法が開示されている。（７）特開昭
６０−２４６２８６吐公報に２炭化珪−Ｍ質焼結体表面
にゲルマニウム中間被膜層を有し、その表面にＡｕ、Ａ
ｌ１．Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｆｅ。 Ｃｒ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｍｏ、Ｗ、Ｖ。 Ｎｂ、Ｔａを蒸着したゲルマニウム合金被膜形成炭化珪
素質焼結体が開示されている。（８）特開昭６０−２４
６２８５号公報に、炭化珪素質焼結体表面にシリコン中
間被膜層を有し、その表面に金、銀、パラジウムを蒸着
したメタルシリサイド被膜形成炭化珪素質焼結体が開示
されている。 また、（９）第１回マイクロ手レクトロニクスシンポジ
ウム予稿集、 １．６７−１７２頁、（１９８５年７月
）２におけるｒＡＱＩＪ板単一構成Ｖ ＨＦ５電力増幅
モジュールＪと題する論文にて、同一窒化アルミニウム
焼結体基板上にパワートランジスタとそれを制御するた
めの回路を形成したモジュールを開示しており、トラン
ジスタと制御回路との間を銀−パラジウム厚膜ぶ体で電
気的に連絡している。 〔発明が解決しようとする課題〕 パワートランジスタ素子と制御回路とを別々に分割され
たセラミックス基板上に搭載しているのは１次の理由に
よる。パワートランジスタ素子は発熱が著しくそれを搭
載するセラミックス基板、特にメタライズ層に繰返し過
大な熱応力ないし熱歪が作用するため接着強度が高くし
かも剥離等の故障を生じない信頼性の高いメタライズ基
板、例えば前述（２）、 （３）、 （４）及び（６）
に開示したような。 モリブデンやタングステンを焼成した基板が要求される
からである。即ち、前述（１）や（５）の如き厚膜によ
る導体層は、上記（２）、 （３）、 （’Ｉ）及び（
６）のような高温処理によるメタライズ層に比べ接着強
度が低く、熱応力ないし熱歪に対する信頼性を確保しに
くいことによる。上記において制御用回路領域をアルミ
ナ基板上に搭載し、パワーＦＥＴトランジスタ素子を搭
載したベリリヤ基板を上記アルミナ基板に隣接して配置
しているのは、パワーＦＥＴトランジスタ素子から生じ
る熱を効率よく放散するためばかりではなく、上述した
メタライズ層の熱溶ノＪないし熱歪、さらに拡散あるい
は反応に基づく信頼性の問題があることによる。 一般に、制御回路はパワ一部に比べ発熱は少ないが素子
Ｆ！６ａ密度が高く、これに適合する配線法被を得るた
め厚膜ペーストを印刷、焼成する方ｄミが採られる。制
御回路は、銀−パラジウム歴膜導体で配線され、同配線
−ヒあるいは配線間に受！ｆｌＩ素子チップ部品をはん
だ付けするかまたは厚膜受動素子を印刷、焼成して形成
されている。 しかし、更に高速性の要求される電子装置を実現するた
めには次に示す欠点を克服しなければならない。
同一基板上に搭載することを可能にした回路基板、特に
厚膜製造プロセスとの整合性に優れるパワー素子搭載部
メタライズ領域を有する回路基板、同回路基板を用いた
混成集積回路装置、同混成集積回路装首を搭載した電子
装置、及びこれらの製法に関する。 〔従来の技術〕 酸化物系セラミックス例えばアルミナやベリリヤは、電
子装置用の絶縁部品、配線基板、外囲器部品等として広
範に使用されている。 一方、非酸化物系セラミックス、例えば窒化アルミニウ
ムや炭化シリコンは、近年の焼結技術やＮ製技術の向上
に伴って、＠子部品用基板材料として注目に値する好ま
しい物性が付与されるに至っている。 従来の窒化アルミニウム焼結体に対する金属化技術の一
例として（１）特開昭６０−１７８６８７号公報に、銀
、銀−白金、銀−パラジウム等を主体にした銀糸ペース
トを印刷、焼成する方法、（２）特開昭５９−１２１１
７５号公報に、モリブデンペーストを印刷。 焼成した後ニッケルめっきする方法、（３）特開昭６０
−２５３２９５号公報に、窒化アルミニウム粉末を主体
とするグリーンシート上にモリブデン、タングステン、
マンガン及び白金等の単体もしくはこれらの２種以上の
合金からなる導体ペーストを印刷した後、１５００〜２
０００℃で焼成する多層基板の製造方法が開示されてい
る。 また、（４）特公昭５ｇ−１１３９０号公報に、板状窒
化アルミニウム焼結体上にＳ ｉ ＣＱ４−ＨＣＱ −
ｆ−（２系ガスを作用させてシリコン層を設けた後、空
気中１２００℃で熱処理してシリコン居及び焼結体表面
を酸化させてＡＱ２０ａｓｉＯｚ層を設け、次いでモリ
ブデン−マンガン系ペーストを１３００℃の湿潤水素雰
囲気下で焼成してメタライズし、同メタライズ上にニッ
ケルめっきそして同ニッケル上に銀ろう付げにより銅板
を設けた熱伝導性基板の製造方法が開示されている。 従来の炭化シリコン焼結体に対する金属化技術の一例と
して（５）特開昭６０−１３７８８３号公報に、金糸ペ
ーストを印刷、焼成する方法が開示され。 （６）特開昭５５−１１３６８３号公報に、モリブデン
を主体にするペーストを印刷、焼成した後ニッケルまた
は鋼をめっきする方法が開示されている。（７）特開昭
６０−２４６２８６吐公報に２炭化珪−Ｍ質焼結体表面
にゲルマニウム中間被膜層を有し、その表面にＡｕ、Ａ
ｌ１．Ｐｄ、Ｐｔ、Ｎｉ、Ｃｏ、Ｆｅ。 Ｃｒ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｍｏ、Ｗ、Ｖ。 Ｎｂ、Ｔａを蒸着したゲルマニウム合金被膜形成炭化珪
素質焼結体が開示されている。（８）特開昭６０−２４
６２８５号公報に、炭化珪素質焼結体表面にシリコン中
間被膜層を有し、その表面に金、銀、パラジウムを蒸着
したメタルシリサイド被膜形成炭化珪素質焼結体が開示
されている。 また、（９）第１回マイクロ手レクトロニクスシンポジ
ウム予稿集、 １．６７−１７２頁、（１９８５年７月
）２におけるｒＡＱＩＪ板単一構成Ｖ ＨＦ５電力増幅
モジュールＪと題する論文にて、同一窒化アルミニウム
焼結体基板上にパワートランジスタとそれを制御するた
めの回路を形成したモジュールを開示しており、トラン
ジスタと制御回路との間を銀−パラジウム厚膜ぶ体で電
気的に連絡している。 〔発明が解決しようとする課題〕 パワートランジスタ素子と制御回路とを別々に分割され
たセラミックス基板上に搭載しているのは１次の理由に
よる。パワートランジスタ素子は発熱が著しくそれを搭
載するセラミックス基板、特にメタライズ層に繰返し過
大な熱応力ないし熱歪が作用するため接着強度が高くし
かも剥離等の故障を生じない信頼性の高いメタライズ基
板、例えば前述（２）、 （３）、 （４）及び（６）
に開示したような。 モリブデンやタングステンを焼成した基板が要求される
からである。即ち、前述（１）や（５）の如き厚膜によ
る導体層は、上記（２）、 （３）、 （’Ｉ）及び（
６）のような高温処理によるメタライズ層に比べ接着強
度が低く、熱応力ないし熱歪に対する信頼性を確保しに
くいことによる。上記において制御用回路領域をアルミ
ナ基板上に搭載し、パワーＦＥＴトランジスタ素子を搭
載したベリリヤ基板を上記アルミナ基板に隣接して配置
しているのは、パワーＦＥＴトランジスタ素子から生じ
る熱を効率よく放散するためばかりではなく、上述した
メタライズ層の熱溶ノＪないし熱歪、さらに拡散あるい
は反応に基づく信頼性の問題があることによる。 一般に、制御回路はパワ一部に比べ発熱は少ないが素子
Ｆ！６ａ密度が高く、これに適合する配線法被を得るた
め厚膜ペーストを印刷、焼成する方ｄミが採られる。制
御回路は、銀−パラジウム歴膜導体で配線され、同配線
−ヒあるいは配線間に受！ｆｌＩ素子チップ部品をはん
だ付けするかまたは厚膜受動素子を印刷、焼成して形成
されている。 しかし、更に高速性の要求される電子装置を実現するた
めには次に示す欠点を克服しなければならない。
【ａ】
：パワ一部と制御回路とは金属細線のボンディングに
よって相互間の電気的連絡がなされるが、同一のセラミ
ックス基板上に厚膜配線した場合に比べ配線長が大きく
なることが避けられず、配線自体のインピーダンスを低
められない。
：パワ一部と制御回路とは金属細線のボンディングに
よって相互間の電気的連絡がなされるが、同一のセラミ
ックス基板上に厚膜配線した場合に比べ配線長が大きく
なることが避けられず、配線自体のインピーダンスを低
められない。
【ｂ】 二金、＠ＪＩＩｌ線ボンディング
用のパッド領域がパワ一部及び制御回路部とも必要であ
り、必ずしも混成集積回路装置全体の実装密度は上がら
ない。
用のパッド領域がパワ一部及び制御回路部とも必要であ
り、必ずしも混成集積回路装置全体の実装密度は上がら
ない。
【Ｃ１：パワ一部用基板と制御回路用基板とは別
々の部品として扱わねばならず、部品点数の削減による
経済効果はあまり期待できない。 上記（９）によれば、上記［ａｌ、（ｂｌ及び［ｃｌの
如き欠点を補うことが可能である。しかし、 ［ｄｌ
：パワ一部及び制御回路とも銀−パラジウム厚膜導
体によって直接メタライズされており、特にパワ一部の
熱応力ないし熱歪に対する信頼性を確保できない。 また、パワ一部及び制御回路とも（２） 、 （３）
、 （４）及び（６）の如きメタライズ層で構成した場
合は。 高周波信号を扱う際に不可欠な配線抵抗の低い導体層を
得ることが困難であり、逆にパワ一部及び制御回路とも
（１，）、 （５）及び（９）の如き導体層で構成した
場合は、上記【ｄ】の不都合を避けることが困難である
。しかしながら、（２）、 （３）、 （４）及び（６
）の如きメタライズ層と（１）、 （５）及び（９）の
如き導体層を同一基板上にそれぞれ設けた回路基板、即
ちパワー素子とそれを制御するための制御回路を同一基
板上に混在搭載した回路基板は形成することができなか
った。したがって、このような回路基板を用いた混成集
積回路装置、同混成集積回路装置を搭載した電子装置、
即ち将来増大する新たなニーズに応えられる混成集積回
路装置や電子装置は実現されておらず、またこれら回路
錫板、混成集積回路装置そして電子装置の１２法も確立
されていない。これらの主たる理由は次の通りである。 ［ｅ］： （２）、 （３）、 （４）及び（６）に基
づくメタライズ層は、通常空気の如き酸化性雰囲気のも
とで熱的に処理（約８５０℃）することを前提にする（
１）、 （５）及び（９）に基づく方法には適合しない
。即ち、メタライズ層としてのモリブデン。 タングステン及びマンガン等の単体もしくは白金をふく
むこれら単体からなる合金やこの上にめっきされる銅や
ニッケルは、−に記処理条件のもとでは酸化ないし昇華
を生じ、導体あるいは接着力を維持する担体としての役
割を果たし得ない。［Ｃ１： （１）、 （５）及び（
９）に基づく導体層は５通常１２００℃以−Ｅの高温焼
成を前提にする高信頼化メタライズのプロセスには適合
しない。即ち、銀、銀−白金、銀−パラジウム等の厚膜
導体は、上記プロセスのもとで溶融してしまい、高密度
実装に不可欠な高精度微細パターン配線を不可能にする
。 ［ｇ］：（７）では、炭化珪崇質焼結体表面にゲルマニ
ウム中間被膜層（１〜１０μｍ） をスパッタリングし
、その表面にＡｕ、ＡＱ、Ｐｄ、Ｐｔ。 Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｇ、Ｔｉ、Ｚｒ。 Ｈｆ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａを蒸着している。 しかし、この構成の場合は熱膨張係数の小さいセラミッ
クスとに、これより大きい中間被膜層を設けている。こ
の中間被膜層には常に引張応力が作用する。一般に、半
導体物質は金属と異なり圧縮応力には強固な性質を示す
が、引張応力に対しては弱く破壊しやすく、上記構成で
は優れた接着性を維持することができない、また、上記
金ｒＸ層の中でＡｕ、Ｐｄ及びＰＬ以外は酸化性雰囲気
の熱処理のもとでは酸化あるいは昇華を生じ、導電性の
維持が不可能である。Ａｕ、Ｐｄ及びｐｔであっても１
次の点で厚膜プロセスへの適合性ないし優れた導電性能
が得られない。即ち、Ａ ｕの場合はゲルマニウムとの
間で低融点の合金（３７０℃。 Ａｕ−６ｗｔ％Ｇｅ）を作りやすい。Ｐｄ及びｐｔの場
合は後述するように電気抵抗率が高い。 更に、これらの金属は高価であり、経済性の点でも劣る
。 ［ｈｌ：（８）では、中間被膜層（１μｍ）のスパッタ
リング及びその熱処理が、強固な接りを実現するための
必須事項となっている。セラミックス表面は微細な凹凸
が形成されているが、ｔｌ ′ＩＦ７なメタライズを実
現するためには中間被膜層は上記凹凸を完全に被覆する
ように形成されなければならない。しかし、スパッタリ
ング法は方向性を有し、被着物質の輸送方向に対して影
になる部分の上記凹凸を完全に被覆するように形成する
ことは極めて困難である。また、同スパッタリングは５
００〜６００℃で実施しているが、この温度では中間被
膜層とセラミックス構成原子との共有結合ボンドは形成
できない。更に、本先行技術は。 中間被膜層形成後に同層形成温度より高温で熱処理する
ことが必須である。半導体物質は圧縮応力には強固な性
質を示すが引張応力に対しては弱く破壊しやすい。即ち
、上記形成温度より高温の後続熱処理工程では上記中間
被膜層に引張応力が作用することとなり、強固な接合力
の維持を困難にする。 （ｉ ］ ： （１）、 （５）及び（９）の如きペ
ーストの印刷、焼成に基づく厚膜法では、更に高速の信
号伝達を必要とする電子装置には対応しにくい。これは
、ＪＩＸ膜法では５０μｍ前後と高精度な配線幅及び間
隔を得ることが困難なことによる。 本発明は、パワー素子及び制御回路用素子を同一のセラ
ミックス基板上に搭載することを可能にし、特に、消＊
電力が０ 、２ Ｗ ／ ｒｒｔｔ＋ ２以りのパワー
素子の発熱に基づく熱応力ないし熱歪に対する信頼性を
維持するとともに高密度実装に不可欠な高精度微細パタ
ーン配線を可能にした回路基板、この回路基板を用いた
混成集積回路装置、同混成集積回路装置を搭載した電子
装置、そしてこれらの製法を提供することを目的とする
６ 他方、厚膜製造プロセスとの整合性に優れる導体領域を
有する回路基板、同回路基板を用いた混成集積回路装置
、同混成集積回路装置を搭載した電子装置、そしてこれ
らの製法を提供することを目的とする。 他方、厚膜製造プロセスとの整合性に優れるパワー素子
搭載部メタライズ領域を有する回路基板。 同回路基板を用いた混成集積回路装置、同混成集積回路
装置を搭載した電子装置、そしてこれらの製法を提供す
ることを目的とする。 他方、高温かつ酸化性雰囲気における熱処理において変
質を生じない導体領域を有する回路基板、同回路基板を
用いた混成集積回路装置、同混成集積回路装置を搭載し
た電子装置、そしてこれらの製法を提供することを目的
とする。 他方、パワー素子搭載部の放熱性を高めかつ高周波信号
の伝達を可能ならしめ得る回路基板、同回路基板を用い
た混成集積回路装置、同混成集積回路装置を搭載した電
子装置、そしてこれらの製法を提供することを目的とす
る。 他方、電気的機能のみならず異種部材との強固な金属的
接合を可能ならしめる接合構造体部品、同部品を用いた
耐熱性接合構造体、そしてこれらの製法を提供すること
を目的とする。 〔課題を解決するための手段〕 本発明は、少なくとも焼結体セラミックス−Ｌに高濃度
に不純物がドーピングされ、セラミックス構成成分と共
有結合する半導体金属からなる中間層を設け、室温の比
抵抗を２ＸＩＯ”Ω・Ｇ以下にした回路基板にある。 また１本発明は、少なくとも焼結体セラミックス基板に
中間層として半導体金属を形成し、その所定部に高濃度
に不純物をドーピングし、該中間層上に金属層を設ける
工程、あるいは上記工程後人種部材をろう付けする工程
又は高温酸化性雰囲気下で熱処理する工程を有すること
を特徴とする回路基板の製法にある。 〔作用〕 本発明において、半導体物質層は焼結体セラミックスと
同層上に設けられる金属層との緻密かつ強固な接着に寄
与する。即ち、上記半導体物質はそれが形成される段階
で高い運動エネルギが与えられて、上記セラミックスと
の間で原子間隔オーダの緻密な係合をするにの係合はま
ずセラミックス上への半導体物質原子の析出及び表面移
動を経てセラミックスを構成する原子との共有結合ボン
ドを形成すること、そして析出界面における半導体物質
原子及びセラミックス構成原子の相互拡散を経てなされ
る。この際、セラミックスと半導体物質との間の格子間
隔のずれは′４Ｌ−４体物質中に導入される転位によっ
て整合され、これが格子間隔差に基づく界面残留応力の
低減に寄４する。 半導体物質層には高い導電性が与えられる。これは、（
１）半導体物質層が金属層とともに導体としての役割を
演する場合、（２）金属層を容易かつ均一にめっき形成
する場合、そして（３）深い不純物準位を形成する重金
属（金属層）が添加されても半導体物質層の導電性を損
なオ〕ないようにするため不可欠であることによる。導
電性の付ｔｊ、け、３族又は５族元素のドーピングによ
ってなされる。 この際、不純物の濃度は１０１７１０１１３以上（抵抗
率換算２ Ｘ １０−１Ω・（１））であることが重要
である。 半導体物質層の熱膨張係数は焼結体セラミックスと同等
もしくは小さい値が選択される。一般に、半導体物質は
金属と異なり圧縮応力には強固な性質を示すが、引張応
力に対しては弱く破壊しやすい。本発明において」二記
熱膨張係数が選択されるのは１回路基板、混成集積回路
装置、そして電子５Ａ置を製造または使用する段階で、
そして接合構造体部品及び耐熱性接合構造体を製造また
は使用する段階で５常に上記半導体物質層に圧縮応力が
作用するようにするためである。 上記半導体物質層に圧縮応力が作用するようにするため
、半導体物質層の形成は後続の１２造工程。 例えば厚膜製造工程やろう付は工程等よりも高温下でな
されることが望ましい。 セラミックスとの緻密かつ強固な接着を効果的に実現す
るには、半導体物質層はセラミックス表面の微細な凹凸
を完全に被覆する如くに析出されることが望ましく、こ
れには７００℃以ヒのＣｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ法が好ましい。 導体物質層と同層上に設けられる金属層との緻密かつ強
固な接着は、上記の半導体物質と金属との相互拡散１合
金化そして金属間化合物の形成等によってなされる。し
たがって、相互拡散１合金化そして金属間化合物の形成
等を積極的に促進するため、金属層を形成する段階また
はその後の工程において熱処理されることが望ましい。 一方、金属層は上記半導体物質層に対し電気伝導性、ろ
う材に対するぬれ性やワイヤボンディング性、高温にお
ける耐酸化性、金Ｒ質やガラス質に対する接着性等を付
与する役割を有する。 金属層は上述の役割を担うために、それ−自身電気抵抗
率が低く、高温かつ酸化性雰囲気下での熱処理において
酸化されない性質即ち自己還元性を有し、上記中間層と
の間で合金化層ないし拡散層を形成し、そしてガラス質
に対する融合性ないしぬれ性を有する材料であることが
望ましい。このような性質を兼備する金属としては銀ま
たは銀に白金、パラジウム、シリコン、ゲルマニウム、
金等の金属を添加した合金であることが望ましい。 ここで、金属層にガラス質に対する融合性ないしぬれ性
を付与する必要があるのは、厚膜製造工程において厚膜
抵抗体、誘電体（多層配線）の形成のため、これらの主
要構成物質であるガラスとの一体化が確実になされなけ
ればならないからである。また、白金、パラジウム、シ
リコン、ゲルマニウム、金等の添加金属は、銀の耐マイ
グレーション性を高めること、ろう材特に釦−錫系はん
だによる食われや金属間化合物の生成を抑制すること、
等の役割を担う。しかし、上記添加金属の抵抗率〔白金
（１０，６Ｘ １０−’（ｌａｎ） 、パラジウム（Ｌ
Ｏ，８Ｘ １０−１Ω’Ｑｌ）、シリコン（不純物濃
度１０２１ａｔｏｍｓ／ ａｄにおいてｌＸｌ０−１Ω
’ｃａｍ以上）、ゲルマニウム（不純物濃度１０ ”ａ
ｔｏｍｓ／ ｒｙ＆においてｌＸｌ０一番Ω・（至）以
上）、金（２，４Ｘ１０−６Ω・１）〕は銀（１，６２
Ｘ １０−８Ω−ａｌｌ）に比べて大きく、優れた導電
性を維持する観点ではこれらの大量の添加は好ましくな
い。更に、白金、パラジウム、金の大量の添加は経済性
の点でも好ましくない。 金属層は上述の役割をより確実に担うために高度の緻密
性を持つ必要があるが、この要求に適合させるための方
法として上記金属のベース１−を印刷、焼成する厚膜法
、めっき法、蒸着法、スパッタリング法、 Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法等または
これらの併用法を適用することが可能である。 金、＠層は用途に応じて高密度かつ微細なパターンに成
形される必要があるが、このためにはセラミックス上に
設けられた半導体物質層を選択的に除去した後金属層を
形成する手順を経る。即ち、半導体物質層を通常のホト
リソグラフィー法とＣｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ
法あるいはミリング法等を併用してパターンニングされ
た後、前述した各種方法にて金ＪｊＡ層を形成する６特
に、金属層を簡便に形成する目的では、厚膜法やめつき
法が１）７ましい。 −層微細な配線パターンを得るにはめつき法によるのが
良い。めっき法を適用する場合は、半導体物質層は電気
伝導性を帯びていることが好ましく、半導体物質層には
不純物を高濃度にドーピングしておくのが望ましい。 〔実施例〕 実施例１ 第１図はパワー素子とそれを制御するための制御回路を
同一基板上に搭載することを可能にした回路基板とその
製作手順を説明する要部俯轍図及び断面図である。第２
図はその回路基板を応用した電子装置、即ちイグナイタ
モジュール装置を説明する断面図である。第３図はその
電子装置を応用した配電器装置の性能を説明する図であ
る。 第１図（ａ）に示すように１回路基板（５５Ｘ２５０１
１）１０はパワー素子搭載部用金属Ｆ′！Ｊ（銀−白金
、厚さ１３μｍ）領域１０１とパワー素子制御回路形成
用の金属層（銀−白金、同１３μｍ）領域１１１を同一
基板（窒化アルミニウム焼結体基板）ｔｏｏ、、ｈに搭
載することを可能にしたものである。金属層領域１０１
と１１１は、厚さ約５μｍのシリコン層１０２と１１２
をそれぞれ介して、窒化アルミニウム焼結体基板１００
上に設けられている。これらの金ｒｉｌｃ層領域１０１
と１１１は、１０ｍΩ／口なる配線抵抗を有している。 領域１０１にはパワー素子としてのトランジスタチップ
（５Ｘ５ａｎ、５ｗ、１５Ａ）１０３がＰｂ−５ｗｔ％
５ｎ−１，５ｗｔ％Ａｇ はんだ１０４（図示省略）に
より６個並列に搭載され、領域１１１には抵抗体１１３
Ａ、オーバコートガラス１１３Ｂ （図示省略）が厚膜
ペース１−の印刷、焼成により設けられ、そしてチップ
コンデンサ１１３Ｃ及びミニモールドトランジスタ１１
３ＤがＰｂ−５ｗｔ％５ｎ−１，５ｗｔ％Ａｇ はんだ
１１４（図示省ｌｌｌ８）により設けられている。金属
層領域１０１と１１１との間及びトランジスタチップ１
０３と金属層領域１１１との間はアルミニウム細線（直
径３５０μｍ）１０５により接続されている。窒化アル
ミニウム焼結体基板１． ＯＯの素子が搭載されない面
のほぼ全面にも厚さ約５μｍのシリコン層１２２を介し
て金属層（銀−白金、厚さ１３μｍ）１２１が設けられ
、トランジスタチップ１０３が搭載される部分にほぼ対
応する領域を除く部分にガラス１２３（ガラス１１３Ｂ
と同質）が設けられている。 上記構成の回路基板１０は、次の手順にしたがって製作
した。第１図（ｂ）に示すように、微量のＹｚＯｚ粉末
を添加した高純度窒化アルミニウム粉末を１７００℃で
常圧焼結して得た焼結体基板（厚さ０．８ｍ、熱伝導率
１７０Ｗ／ｍ−Ｋ、抵抗率１０１３Ω・σ以上）１００
上の一方の面に厚さ約５μｍのシリコン層１１そして他
方の面に厚さ約５μｍのシリコン層１２をそれぞれ被着
した。 シリコン層の被着にあたっては、基板１００をキャリヤ
ガスとしての水素気流中で約１２５０℃に加熱し、シリ
コン源としてのトリクロルシラン（Ｓｉ）（ＣＱａ）を
導入して気相反応により水素還元されたシリコンを析出
させた。この際、トリクロルシランや水素の混合気流中
に微量のフォスフイン（ＰＨａ）を添加して反応させ、
シリコン層１１．１２にリンをドーピング（濃度１０ｚ
０／ｃｎ？。 抵抗率１０−３Ω・ａ＝）させた、このような技法はＣ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（
ＣＶ Ｄ ）法として知られる。シリコン源としては、
四塩化シリコン。 ジクロルシラン等を代替でき、温度も８００〜１４００
℃の範囲を選択できる。しかし、水素還元によらない場
合例えばシリコン源にモノシラン（Ｓ ｉ Ｈ４）の如
き熱分解反応によってシリコンを析出できる物質を用い
ることも可能である。熱分解反応による場合は、水素の
代替物質として窒素。 アルゴン、ヘリウム、キセノン、クリプトン、炭酸ガス
等の不活性ガスを用いることができる。なお、不均等化
反応法として知られる方法も適用できる。本発明の目的
に適合する好ましい接着状態を得るには、シリコン層を
被着すべき基板１００の表面を清浄にしておくことが重
要である。この観点から、基板１００をあらかじめ有機
溶媒による脱脂洗浄、超音波洗浄、または必要に応じて
酸等による洗浄が施されてもよい。更に好ましくは、シ
リコン層の被着に先だって塩化水素ガスや水素ガスによ
る気相エツチング（８００〜１４００℃）を施すのもよ
い。 好ましい接着状態を得るに重要な他の点は、被着したシ
リコン原子が析出面を表面拡散して安定な結合サイトを
選択するに十分な、運動エネルギを与えることである。 このことは、シリコン原子と窒化アルミニウム構成原子
との共有結合を促進する意味でも重要であり、そしてシ
リコン原子の窒化アルミニウム領域へ拡散を促進するた
めにも重要である。 次に、第１図（ｃ）に示すように、シリコン層１１は化
学エツチング法によりシリコン層１０２と１１２の領域
にパターン化された。このパターン化は、シリコン層１
１上に通常のフォトリソグラフィ法により有機レジスト
膜を選択形成後。 ＨＮ Ｏｘ −ＨＦ −ＣＨｓ ＣＯＯＨ系混酸ノエッ
チングにより実施した。このパターン化は、上記有機レ
ジスト膜をマスクにしたミリング法によってもよい。さ
らに、シリコン層１１の表面に熱酸化。 ＣＶＤ、スパッタリング法により酸化シリコンを設けた
後、同様のフォトリソグラフィ法と化学エツチング法と
を併用して酸化シリコンを選択除去し、残留酸化シリコ
ン膜をマスクにした選択気相エツチングを施してもよい
、尚、必要ならばシリコン層１２に対しても同様の処理
を施すことができる。 シリコン層１０２，１１２そして１２２（１２）には、
第１図（ｄ）に示すように銀−パラジウムからなる金属
層１０１，１１１そして１２１が厚膜ペースト（Ａ ｇ
−１０ｗ ｔ％Ｐｔ）の印刷、焼成により設けられた
。この際、ペースト印刷後１５０℃における乾燥処理を
経て、空気気流中で８５０℃の焼成を施した。金属層１
０１．１１そして１２１の形成は、電解めっき、無電解
めっき。 蒸着、スパッタリング等で代替可能であるが５生産性の
見地からはめつき法によるのが好ましい。 めっき法の場合はシリコン層１０２，１１２そして１２
２に導電性を与えておく必要があるが、シリコン層にリ
ンをドーピングするのはこの点で好末しいことである。 引き続き第１図（ｅ）に示すように、金属層領域１１１
に厚膜抵抗ペーストの印刷、焼成により抵抗体１１３Ａ
を設けた後、ガラスペーストの印刷、焼成によりオーバ
コートＷ１１３Ｂを設けた。 抵抗体１１３Ａはペースト印刷後１５０℃の乾燥処理を
経て、空気気流中、８５０℃の焼成そしてオーバコート
層１１３Ｂは同様の乾燥処理後、空気気流中、５９０℃
の焼成を施して得た。また、金属層１２１の金属層１０
１に相対する領域（１５ｘ７０ｏｎ＋）以外にも同質の
ガラス１２３を同様の処理により設けた。ガラス１２３
を設けた理由は１回路基板１０を金属パッケージに組込
み電子装置を得る際、熱放散性の要求される必要最小限
の領域にのみはんだ付けするためである。即ち、金属パ
ンケージと基板１００間の膨張係数差に基づく接着の信
頼性を損なわないようにするためである。ただし、この
信頼性が確保され得る限りでは、ガラス１２３の形成は
必須ではない。 第１図（ｆ）に示すように、金属層領域１０１にトラン
ジスタチップ１０３がそして金属層領域１１１にコンデ
ンサチップ１１３ｃ、ミニモールドトランジスタ１１３
ｄ （図示を省略）を、それぞれＰｂ−５ｗｔ％５ｎ
−１，５ｗｔ％Ａｇ はんだ１０４，１１４ （図示を
省略）により搭載するとともに、銅−ベリリウム合金か
らなる端子１０５゜１１５（図示を省１！！８）をはん
だ付けした。この際のはんだ付けは、所定部に印刷した
はんだペースト上に素子１０３，１１３ｃ、１１３ｄを
セットした後、３３０℃のベルト炉を通して実施した。 これらのはんだ付けは、ペーパーリフローあるいは還元
雰囲気又は不活性雰囲気中でのりフローによって代替し
てもよい。 回路一基板１ｏは、第１図（ｇ）に示すように。 トランジスタチップ１０３と金属層領域１１１との間を
アルミニウム細線１０５の超音波ボンディングにより接
続し、そして抵抗体１１３ハのレーザトリミングを施し
て完成した。 第２図（ａ）において、２００は電子３Ａ置としての自
動東エンジン制御用イグナイタモジュール装置であり、
回路基板１０はアルミニウムにニッケルめっきを施した
パッケージ２０１にはんだ（Ｐｂ−６０ｗｔ％５ｎ）２
０２を介して搭載されている。このはんだ付けはフラッ
クスとともに上記はんだのシートを介装して、２４０℃
のベルト炉を通して実施した。次いで、パンケージ２０
１内にシリコーン樹脂（図示を省Ｉ！８）を充填、硬化
せしめた後、キャンプ２０３を取付けて第２図（ｂ）の
回路構成を有するモジュール装置２００を完成させた。 同装置２００のトランジスタチップ１０３−パッケージ
２０１間の熱抵抗は０．９℃／Ｗと低い値が得られた。 低熱抵抗が得られたのは、基板そのものの熱伝導率が高
いこと以外に、チップ１０３直下の部品（例えばＭｏ板
や銅板等）を削減できたことにもよる。また、同装置２
００に一５５〜１５０℃の温度サイクルを２０００回そ
して間欠通電によって１〜ランジスタチツプ１０３に５
０〜１２５℃の温度サイクルを９００００回それぞれ印
加したが、上記熱抵抗の変化は見られなかった。 更に、パワー素子としての６個のトランジスタチップ１
０３とその制御回路が同一基板上に近接して設けられて
おり、この点に基づき、パワー素子部と制御回路が個別
の基板に設けられた従来の装置に比べ、約３１５と小型
化されたモジュール装置が得られた。なお、モジュール
装置２００は他の回路装置とともにハウジングに取付け
られ、第１表に示す仕様を保証できる配電器装置が完成
された。 第 １ 表 第３図（ａ）は同装置の出力電圧及び入力電流と配電器
回転数の関係を示す。本実施例で得た配電器装置（曲線
Ａ）は、パワー素子部と制御回路が個別の基板に設けら
れた従来のモジュール装置を組み込んだ配電器装置（曲
線Ｂ）に比べ、出力電圧は全回転数範囲でしかも小さい
入力電流のもとで高い値を得ている。また、アイドル回
転域では、従来の装置より小さい入力電流のもとで高い
出力電圧が得られている。これより１本実施例配電器装
置では、低速回転域では消費電力を抑制し高速回転域で
は十分なコイル遮断電流を得ることが可能なことを示し
ている。第３図（ｂ）は同装置の閉路率と配電器回転数
の関係を示す。この閉路率制御は、低速回転域では消費
電力を抑制し高速回転域では十分なコイル遮断電流を得
るのに重要な因子である６同図はバッテリ電圧をパラメ
ータとした場合であるが、電源電圧の変動に対しても閉
路率制御が最適になされていることを示している。なお
、配電器装置はその取付部温度が８０℃になるエンジン
ルーム内に搭載されたが、閉路率制御は良好になされた
。 実施例２ 第４図はパワー素子とその制御回路を同一基板上にｙｉ
載することを可能にした回路基板の製作手順を説明する
要部断面図である。第５回はその回路基板を応用した混
成集積回路装置、即ち高周波電圧増幅回路装置及びその
性能を説明する図である。 第４図（ａ）に示すように、回路基板（２７×４５ｎｎ
）１０はパワー素子搭載部用金属層（銀パラジウム、厚
さ１３μｍ）領域１０１とパワー素子制御回路形成用の
金属層（銀−パラジウム。 同１３μｍ）領域１１１を同一セラミックス基板（窒化
アルミニウム焼結体基板）１００上に搭載している。金
属層領域Ｌｏｔと１１１は、厚さ約７μｍのシリコン−
ゲルマニウム層１０２と１１２をそれぞれ介して、窒化
アルミニウム焼結体基板１００上に設けられている。こ
れらの金ｇＣＶ！Ｊ領域ｌｏｔと１１１は、ＩＥｚｎΩ
／口なる配線抵抗を有している。領域１０１にはパワー
素子としての電界効果型トランジスタチップ（２Ｘ２ｎ
ｙｉ、５ｗ。 １５Ａ）１０３がＰ ｂ −５ｗ ｔ％５ｎ−１，５ｗ
ｔ％Ａｇはんだ１０４（図示省略）により搭載され、領
域１１１には抵抗体１１３Ａ、オーハコ−１〜ガラス１
１３Ｂが厚膜ペーストの印刷、焼成により設けられ、そ
してチップコンデンサ１１３Ｃやダイオードチツブ１１
３ｄがＰｂ−５ｗｔ％５ｎ−１，５ｗｔ％Ａｇ はんだ
１１４（図示省略）により設けられている。金属層領域
１０１と１１１との間及びトランジスタチップ１０３と
金属層領域１１１との間は金細線（直径３５μｍ）１０
６により接続されている。窒化アルミニウム焼結体基板
】００の素子が搭載されない面のほぼ全面にも厚さ約７
μｍのシリコン−ゲルマニウム層１２２を介して金属層
（銀−パラジウム、厚さ１３μｍ）１２＋が設けられ、
トランジスタチップ１０３が搭載される部分にほぼ対応
する領域を除く部分にガラス１２：３（ガラス１１３Ｂ
と同質）が設けられている。 Ｌ記構底の回路基板１０は、次の手順にしたがって製作
した。第４図（ｂ）に示すように、高純度の窒化アルミ
ニウム粉末（粒径１μｍ以下）を窒素雰囲気中で加圧焼
結（２Ｘ １０’Ｐ ａ 、 ２０００℃）して得た焼
結体基板（厚さ０．８ａｙｏ、熱伝導率１．４０Ｗ／ｍ
−Ｋ、抵抗率１０１３Ω”０１１以上）１００上の一方
の面に厚さ約７μｍのシリコン−ゲルマニウムｆｆ１ｌ
（１０２，１１２）そして他方の面に厚さ約７μｍの
シリコン−ゲルマニウム層１２ （１２２）をそれぞれ
被着した。この際、焼結体基板１００の所定部には直径
０．５ｎａのスルーホール１００’が３７個設けられて
おり、スルーホール１００′にもシリコン−ゲルマニウ
ム層１３が形成されている。シリコン−ゲルマニウム層
の被着にあたっては、基板１００をキャリヤガスとして
水素気流中で約９００℃に加熱し、シリコン源としての
モノシラン（ＳｉＨ４）そしてゲルマニウム源としての
ゲルマン（ＧｅＨ＋）を導入して気相反応により水素還
元されたシリコンを析出させた。この際、モノシラン、
ゲルマンや水素の混合気流中に微量のジボラン（０２Ｈ
Ｏ）を添加して反応させ、シリコン−ゲルマニウム層１
１．１２．１３にボロン（濃度１０”／ｄ、抵抗率１〇
一番Ω・１）を析出させた。 本発明において、半導体物質層の熱膨張係数は焼結体セ
ラミックスと同等もしくは小さい値が選択されることを
基本とする１本実施例においては。 上記基本にしたがい、シリコン−ゲルマニウム層１．１
，１２．１３はゲルマニウム濃度が２０ｗｔ％（３，９
Ｘ １０−６／’Ｃ）となるように調節した。本実施例
のように基板が窒化アルミニウム焼結体の場合は、半導
体物質層の熱膨張係数は４．４×１．０−’／”Ｃ以下
が好ましいが、これを満足する点では４０ｗｔ％Ｇｅで
の添加が可能である。ゲルマニウム源としては例えば四
塩化ゲルマニウム（ＧｅＣＱａ）で代表されるハロゲン
化物で代替が可能である。また、半導体物質層は導体配
線の一部を担う物であって可及的に電気抵抗が低いこと
が望ましく、そしてめっき法を適用する場合でもは電気
伝導性を帯びていることが好ましい。上述のボロンはこ
の理由に基づいて添加されたものである。ボロンの代替
物としては、アルミニウム。 ガリウム、インジウムで代表されるＰ型不純物。 あるいはリチウム、リン、砒素、アンチモン、ビスマス
で代表されるＮ型不純物が挙げられるが。 これらの不純物は水素化物、ハロゲン化物、アルキル化
合物の状態にて供給することが可能である。 次に、第４図（ｃ）に示すように、シリコン−ゲルマニ
ウム層１１は実施例１と同様の化学エツチング法により
シリコン−ゲルマニウム層１０２と１１２の領域にパタ
ーン化された。 シリコン−ゲルマニウム１１０２，１１２そして１２２
（１２）には、第４図（ｄ）に示すように銀−パラジウ
ムからなる金属層１０１，１１１そして１２１を無電界
めっき法によりＡｇ−１０ｗｔ％Ｐｄなる組成になるよ
うに設けた。この際、スルーホールＺｏｏ’部のシリコ
ン−ゲルマニウム層１３上にも金属層１３ｏ〔第４図（
ｂ）参照〕が設けられ、これを通して金属Ｊ！１１１と
１２１間の所定部が短絡されるようにした。また、金属
Ｗｉ１１１の最小幅をそして間隔はともに５０μＩｎで
ある。 引き続き第４図（ｅ）に示すように、金属層領域１１に
厚膜抵抗ペーストの印刷、焼成により抵抗体１１３Ａを
設けた後、ガラスペースト印刷。 焼成によりオーバコート層１１３Ｂを設けた。これらは
実施例１と同様の厚膜ペーストの印刷、焼成により得た
。また、金属層１２１の金属層１０１に相対する領域以
外にも同質のガラス１２３を同様の処理により設けた。 第４図（ｆ）に示すように、金属層領域１０１にトラン
ジスタチップ１０３がそして金属層領域域１１１にコン
デンサチップ１１３Ｇ、ダイオードチップ１１３Ｄを、
それぞれＰｄ−５ｗｔ％５ｎ−４，５ｗｔ％Ａｇ はん
だ１０４，１１４（図示を省略）により搭載するととも
に、銅−ベリリウム合金からなる端子（図示を省略）を
はんだ付けした。この際のはんだ付けは、所定部に印刷
したはんだペースト」二に素子１０３，１１３Ｇ。 １１３Ｄをセットした後、３３０℃のベルト炉を通して
実施した。最終的に回路基板１０は、金属層領域１１１
と１０２間、トランジスタチップ１０３と金属層領域１
１１との間、ダイオードチップ１１３Ｄと金属層領域１
１１との間を金細線１０５の超音波ボンディングにより
接続し、そして抵抗体１１３Ａのレーザトリミングを施
して完成された。 以降、実施例１と同様に、回路基板１０をアルミニウム
にニッケルめっきを施したパッケージ２０１にはんだ（
Ｐｄ−６０ｗｔ％５ｎ）２０２を介して搭載した。この
はんだ付けはフラツクスとともに上記はんだのシートを
介装して、２４０℃のベルト炉を通して実施した。次い
で、パッケージ２０１内のシリコン樹脂を充填、硬化せ
しめた後、キャップ２０３を取付けて高周波電圧増幅回
路袋＠２００を完成させた。第５図は上記装置２００の
入力電圧波形及び出力電圧波形である。 これより明らかなように、出力電圧は３５Ｖと入力電圧
の０．７Ｖに対して５０倍の値が得られ。 そして出力電圧波形も立上り及び立下りとも０．２ｎｓ
以下の時定数を示している。即ち、」二記装置２００は
２５０ＭＨｚ帯の高周波電圧制御用として、十分実用可
能である。上記装置２００がこのような高速信号に追随
できる理由の第一に、トランジスタチップ１０３とその
周辺回路間及び制御回路配線の電気的連絡路を可及的に
短縮したことが挙げられる。特に後者においては、スル
ーホール１００′に設けられた金属層１３０がシリコン
−ゲルマニウム層１３を介して強固かつ低抵抗に形成さ
れていることによる。厚膜の印刷、焼成による方法では
金Ｊ［ｆｆ１３０を均一かつ厚く形成することが困難で
ある。しかし、本実施例ではめつきによる導体形成を可
能にしたため、均一かつ厚いスルーホール導体１３０が
得られ、この結果低抵抗化が実現されたものである。 なお、本実施例において、ボロンの添加量を調節して各
種のボロン濃度のシリコン−ゲルマニウム層１１，１２
．１３を得た。これらに上述と同様の無電解めっきを試
みた。第６図は得られたシリコン−ゲルマニウム層のボ
ロン濃度、抵抗率とめつき性能の関係を示す。同図（ａ
）及び（ｂ）は、それぞれボロン濃度とスルーホール部
金属層１３０の厚さ及び配線間もれ電流の関係である。 厚さは濃度１０１７／ｃｄ以上の領域で目標厚さの１０
±１μｍが得られるがこれより低濃度の領域では目標厚
さが得られない、これは、シリコン−ゲルマニウム層１
３が電気的絶縁状態に近く、金属イオンが析出しにくい
ことになる。一方、線間もれ電流は濃度１０Ｉ７／ａｌ
？以上では１０−”Ａ 台と極めて良い絶縁性を示して
いるのに対し、これより低濃度の領域ではもれ電流を増
している。これは、金属層の析出速度が低く、所定の厚
さを得のに長時間のめつき浴浸漬が必要であり、この間
に本来絶縁領域であるべき基板表面にも金属層が析出す
ること及び基板表面が変質して導電性を増すためである
。一方、同図（ｃ）及び（ｄ）は。 それぞれ抵抗率と金属層の厚さ及び配線間もれ電流の関
係である（対向長５−２間隔１００μｍ）。 金属層厚さは２ Ｘ １０”Ω・１以下の領域で１０±
１μｍの目標厚さが得られるが、これを越えると所定厚
さが得られない。また、抵抗率２Ｘ１０”Ω・１以下で
は１Ｏ−１２Ａ と良好な線間絶縁性を示すのに対し
、これを越えるともれ電流は増す。 これらの理由は、同図（ａ）及び（ｂ）の場合と全く同
じである。上述の傾向は、ボロン以外の不純物、アルミ
ニウム、ガリウム、インジウム、リチウム、リン、砒素
、アンチモンを添加した場合に全く同様に見られる。 実施例３ 実施例２と同様のプロセスを経て回路鎖板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、シリコン−ゲルマニウム層１１，１２．１３は
、気相成長温度を変えて厚さ１μｍとなるように作成し
た。第７図は、シリコン−ゲルマニウム層形成温度と導
体層１０１−基Ｆｉ１００間の接着強度（引張強度）の
関係である。引張強度は７００〜１４００’Ｃの間では
７．５ｋｇ ／ ｒｒｍ ２以上（基板破壊）と高い値
を示すのに対し、これより低温の領域では低下する。低
下の原因は被着したシリコン−ゲルマニウム層と基板と
の間の共有結合ペアが形成されにくくなるためである。 上記結果は、共有結合ペアの形成にシリコン又はゲルマ
ニウム原子の窒化アルミニウム格子への侵入又は直換を
促進させることが重要で、このためには７００℃以上の
高温で処理することが必要なことを示している１本実施
例において、７００℃以上で処理して得た回路基板１０
を適用した装置２００は、−５５〜１５０℃の温度サイ
クルを１０００回以上与えた場合でもチップ１０３−パ
ッケージ２０１間の熱抵抗増大は見られない。 実施例４ 実施例２と同様のプロセスを経て回路基板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、シリコン−ゲルマニウム層１１，１２．１３は
厚さ０．５μｍ となるように作成した後、同層の選択
エツチングを省略して直ちに銀−パラジウムを全面に形
成し１通常のフォトリソグラフィ法と稀硝酸によるエツ
チングを施して金属層１０１，１１１をパターンニング
した後１２００℃、空気中の熱処理を施した。このプロ
セスを経た後のシリコン−ゲルマニウム層１１の露出部
には、酸化により二酸化シリコンが形成された。 こうして得た回路基板１０を適用した装置２００は第２
実施例と同等の性能を示したが、特に最小間隔（５０μ
ｍ）の配線間リーク電流（ａｔ ２００Ｖ）は１０−１
２Ａ 台を示した。この結果は、配線間に二酸化シリコ
ンが存在しても絶縁特性は実用上問題ないことを示して
いる。またＸ線回折の結果、金属層１０１，１１１，１
３０，１２１には銀、パラジウムの他にシリコン、ゲル
マニウムも固溶していることが確認された。この金属層
はＰｂ−６０ｗｔ％Ｓｎはんだ中デイツプ（５秒×１０
回、２４０℃）を施しても、はんだ食われによるぬれ不
良は生じなかった。これはシリン、ゲルマニウムがはん
だ材、特に錫の侵入ないし拡散に対する障壁の役割を演
じていることを意味する。 この効果は、装置２００の稼働段階における熱ストレス
の印加による、金属層１０１，１１１゜１２１の変質な
いし劣化を防ぐのにも有効である。 なお、本実施例で得た回路基板１０の金ａ層１０１゜１
１１．１３０，１２１とシリコン−ゲルマニウム層１１
，１２．１３の間には、酸化物又はガラス質は認められ
ず、シリコン−ゲルマニウムの再結晶層が確認された。 この再結晶層にはシリコン−ゲルマニウム層と金属層と
の接着力を一層高めるのに有効である。 実施例５ 実施例２と同様のプロセスを経て回路基板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、焼結体基板１００として炭化シリコンセラミッ
クス及び酸化ベリリウムセラミックスを用い、シリコン
−ゲルマニウム層の代りにシリコンｉｌｌ、１２．１３
を設け、そして銀−パラジウム層の代わりに銀または銀
−金層または銀−白金層１０１，１１１，１３０，１２
１を設けた。ただし、シリコン層１１，１２．１３は実
施例１と同様のプロセスを経てリンをドーピングし、銀
−白金層１０１，１１１，１３０゜１２１は実施例１と
同様の厚膜プロセスを経て設けた。これらの場合も実施
例２と同様の性能及び効果が得られた。 実施例６ 実施例１と同様のプロセスを経て回路基板１０及びこれ
を用いたイグナイタモジュール装置２００を完成させた
。この際、銀−パラジウム層１０１゜１１１．１２１の
印刷、焼成に先だって、シリコン層１０２．ＬＬ２，１
２２を熱酸化（１１５０℃、水蒸気＋酸素雰囲気）して
厚さ約１μｍの酸化シリコン層を形成した。その後、ガ
ラス質フリットを含有した銀−パラジウムペーストを酸
化ジノコン層上に印刷した。したがって、銀−パラジウ
ム層１０１，１１１，１２１とシリコン層１０２゜１１
２．１２２の間にはガラス質が介在しているが、このガ
ラス質は両考間の接着力の向り及び熱ストレスに対する
接着力信頼性の向上に寄与する。 本実施例で得た回路基板１０及びこれを用いたイグナイ
タモジュール装置２００は、実施例１と同様の性能を示
した。 本発明において、金属層は自己還元性を持つ金属を主成
分とすることがより好ましいが、この点を必須とするも
のではない。以下、これについて説明する。 実施例７ 実施例２と同様のプロセスを経て回路基板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、銀−パラジウム層の代りに銅層１０１，１１１
，１３０、そして１２１を設けた。その後の厚膜プロセ
スによる抵抗体１１３Ａ及びオーバコートガラス１１３
丁３は、窒素雰囲気中焼成により形成した。 本実施例における装置２００は、第２実施例に比べて一
層優れた信号伝播特性、即ち出力電圧の立上り及び立下
り特性は１．７ｎｓ を示した。こレバ、金属層１０
１，１１１，１３０．そして１２１に抵抗率の小さい銅
を用い、配線のインピーダンスを低減したことによる。 また、この金属層ははんだによる食われに対しても極め
て良い耐力を示した。 銅に代わり得る材料は、ニッケル、アルミニウム、アン
チモン＋１！＋亜鉛、鉛、鉄、コバルト。 チタニウム等であり、これらの一種又は二種以上から構
成されても良い。更に、自己還元性金属、即ち銀、白金
、金、パラジウムの一種又は二種以上、あるいは自己還
元性金属と上記胴着しくは銅に代わり得る材料から構成
されても良い。 本発明において、回路基板１０はパワー素子とその制御
回路用素子とが同一基板上に搭載されるものにおいて最
大の効果をもたらす。しかし、本発明の効果はこれに限
定されないものにおいても享受できる。以下、この点に
ついて説明する。 実施例８ 第８図は、複数のパワー素子を搭載する回路基板とその
製作手順を説明する要部断面図である。 第９図は、その回路基板を応用した電子装置、即ちモー
タ制御インバータ用パワーモジュール装置を説明する要
部断面図である。 第８図（ａ）に示すように、回路基板（２８Ｘ４２ｎｙ
ｕ）１０は第１実施例と同様のセラミックス基板１００
の両面に銅（厚さ２００μｍ）領域１０１及び１２１が
設けられたものである。銅層１０１及び１２１は、厚さ
４μｍのシリコン層１０２．１２２をそれぞれ介して基
Ｆｉ１００上に設けられている。銅層１０１はパターン
ニングされている。 上記構成の回路基板１０は、次の手順によって製作した
、第８図（ｂ）に示すように、実施例１と同様にして、
窒化アルミニウム基板（厚さ０．６３ａ＋ｍ）１００の
一方の面にシリコンＦ！Ｊ１１そして他方の面にもシリ
コン層１２を被着した。次に、第８図（ｃ）に示すよう
に、シリコン層１１は実施例１と同様にしてパターン化
１０２，１２２された。シリコン層１０２，１２２には
、第８図（ｄ）に示すように、銅層ｌｏｔ、１２１が電
解めっき法により形成された。なお５図面には示さない
が、引き続き厚さ３μｍのニッケル層が電解めっきによ
り形成された。 上記構成の回路基板１０は、第９図（ａ）に示すように
、ＩＧＢＴ素子（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉ
ｐｏｌａｒＴｒａｎｓｉｓｔｏｒ、１０ Ｘ １０ ｒ
ｔｍ ｒ ３個）１０３Ａ及びダイオード素子（ｌＯＸ
１０＋ｍ＋、１個）１０３Ｂを銅ＷＪ１０１上にはんだ
（Ｐｂ−５ｗｔ％５ｎ）１０４（図示を省略）により固
着し、銅層１２１とニッケルめっき銅板（厚さ３ｎａ、
９３ Ｘ ８０＋ｍ）２０１をはんだ（Ｐｂ−６０ｗ
ｔ％Ｓｎ）付け２０１Ｌ（図示を省略）、素子１０３Ａ
、１０３Ｂにアルミニウムワイヤ（線径５００μｍ）１
０５による配線および入出力端子１０６を設け、そして
樹脂パッケージ２０２を取付けるとともに樹脂２０３を
充填して（いずれも図示省略）、第９図（ｂ）に示す回
路を有するパワーモジュール装に２００を完成した。 このパワーモジュール装置２００は、！＆終的にインバ
ータ装置に組み込まれた。このインバータ装置は、第２
表に示す性能を有している。この他。 同インバータ装置は、過負荷短絡下（７００Ｖ）でも素
子破壊することがなく、安全動作領域の広いことが確認
された。これは、素子そのものの性能向上と相まって、
実装構成の改善によりジュール装ｆｉ２００に優れた瞬
時放熱性を付与できたことによる。 第 ２ 表 更に、同インバータ装置によれば、５ｋＨｚ前後の高周
波スイッチングにてモータ回転数制御が可能となり、商
用電源周波数で駆動した場合とほぼ同等の騒音に低減で
きた。 実施例９ 実施例８と同様のプロセスを経て回路基板１０及びこれ
を用いた光結合装ｒ１１２００を完成させた。 この際回路基板（１，５Ｘ１＋ｗ） １０には第１０
図に示すように、銅層の代わりに金層１０１ 、１１１
、モして１２１を無電解めっき法（厚さ１０μｍ）によ
り設けた。また、第１１図に示すように５回路基板１０
の金層１０１上に化合物半導体レーザダイオード素子（
出力１００ｍＷ、０．７Ｘ０．７ｍ＋）１０３をはんだ
（Ａｕ−５ｉ）１０４により固着しく図示を省略）、素
子１０３に金線（線径２７μｍ）１０５による配線を設
け、銅支持板２０１上に回路基板１０をはんだ（Ａｕ−
Ｓｉ）付け２０１（図示を省Ｉ［Ｉ８）シた後、シリコ
ン受光素子と光学的に結合させて（図示を省Ｗ？１）光
結合装＠２００を完成した。 発光素子において最も懇念される点は、装置２００の稼
働過程における光出力低下、即ち寿命の低下である。こ
の寿命低下の程度は、発光素子の動作時の温度と極めて
密接に関連する。本実施例における装［ｉ！２００は、
ダイオード素子１０３から銅支持板２０１に至る全ての
界面が緻密に構成されているため、素子１０３の稼働時
の温度を下げることが可能となった。この結果１例えば
２５℃稼働の場合１．５倍（当社比）と大幅に寿命を延
長できた。 本発明において、回路基板１０はパワー素子とその制御
回路用素子とが同一基板上に搭載されてその効果は最大
限に発揮される。しかし、回路基板１０およびそれを用
いた電子装置！１２００は、パワー素子のみあるいは大
きな発熱を伴わない回路素子のみが搭載される場合であ
っても、何等支障を受けるものではない。 〔発明の効果〕 以上に詳述したように、本発明によれば、厚膜製造プロ
セスとの整合性に優れるパワー素子搭載用メタライズ領
域を有する回路基板が得られ、この結果性能及び信頼性
の高い電子装置が得られる。
々の部品として扱わねばならず、部品点数の削減による
経済効果はあまり期待できない。 上記（９）によれば、上記［ａｌ、（ｂｌ及び［ｃｌの
如き欠点を補うことが可能である。しかし、 ［ｄｌ
：パワ一部及び制御回路とも銀−パラジウム厚膜導
体によって直接メタライズされており、特にパワ一部の
熱応力ないし熱歪に対する信頼性を確保できない。 また、パワ一部及び制御回路とも（２） 、 （３）
、 （４）及び（６）の如きメタライズ層で構成した場
合は。 高周波信号を扱う際に不可欠な配線抵抗の低い導体層を
得ることが困難であり、逆にパワ一部及び制御回路とも
（１，）、 （５）及び（９）の如き導体層で構成した
場合は、上記【ｄ】の不都合を避けることが困難である
。しかしながら、（２）、 （３）、 （４）及び（６
）の如きメタライズ層と（１）、 （５）及び（９）の
如き導体層を同一基板上にそれぞれ設けた回路基板、即
ちパワー素子とそれを制御するための制御回路を同一基
板上に混在搭載した回路基板は形成することができなか
った。したがって、このような回路基板を用いた混成集
積回路装置、同混成集積回路装置を搭載した電子装置、
即ち将来増大する新たなニーズに応えられる混成集積回
路装置や電子装置は実現されておらず、またこれら回路
錫板、混成集積回路装置そして電子装置の１２法も確立
されていない。これらの主たる理由は次の通りである。 ［ｅ］： （２）、 （３）、 （４）及び（６）に基
づくメタライズ層は、通常空気の如き酸化性雰囲気のも
とで熱的に処理（約８５０℃）することを前提にする（
１）、 （５）及び（９）に基づく方法には適合しない
。即ち、メタライズ層としてのモリブデン。 タングステン及びマンガン等の単体もしくは白金をふく
むこれら単体からなる合金やこの上にめっきされる銅や
ニッケルは、−に記処理条件のもとでは酸化ないし昇華
を生じ、導体あるいは接着力を維持する担体としての役
割を果たし得ない。［Ｃ１： （１）、 （５）及び（
９）に基づく導体層は５通常１２００℃以−Ｅの高温焼
成を前提にする高信頼化メタライズのプロセスには適合
しない。即ち、銀、銀−白金、銀−パラジウム等の厚膜
導体は、上記プロセスのもとで溶融してしまい、高密度
実装に不可欠な高精度微細パターン配線を不可能にする
。 ［ｇ］：（７）では、炭化珪崇質焼結体表面にゲルマニ
ウム中間被膜層（１〜１０μｍ） をスパッタリングし
、その表面にＡｕ、ＡＱ、Ｐｄ、Ｐｔ。 Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｇ、Ｔｉ、Ｚｒ。 Ｈｆ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａを蒸着している。 しかし、この構成の場合は熱膨張係数の小さいセラミッ
クスとに、これより大きい中間被膜層を設けている。こ
の中間被膜層には常に引張応力が作用する。一般に、半
導体物質は金属と異なり圧縮応力には強固な性質を示す
が、引張応力に対しては弱く破壊しやすく、上記構成で
は優れた接着性を維持することができない、また、上記
金ｒＸ層の中でＡｕ、Ｐｄ及びＰＬ以外は酸化性雰囲気
の熱処理のもとでは酸化あるいは昇華を生じ、導電性の
維持が不可能である。Ａｕ、Ｐｄ及びｐｔであっても１
次の点で厚膜プロセスへの適合性ないし優れた導電性能
が得られない。即ち、Ａ ｕの場合はゲルマニウムとの
間で低融点の合金（３７０℃。 Ａｕ−６ｗｔ％Ｇｅ）を作りやすい。Ｐｄ及びｐｔの場
合は後述するように電気抵抗率が高い。 更に、これらの金属は高価であり、経済性の点でも劣る
。 ［ｈｌ：（８）では、中間被膜層（１μｍ）のスパッタ
リング及びその熱処理が、強固な接りを実現するための
必須事項となっている。セラミックス表面は微細な凹凸
が形成されているが、ｔｌ ′ＩＦ７なメタライズを実
現するためには中間被膜層は上記凹凸を完全に被覆する
ように形成されなければならない。しかし、スパッタリ
ング法は方向性を有し、被着物質の輸送方向に対して影
になる部分の上記凹凸を完全に被覆するように形成する
ことは極めて困難である。また、同スパッタリングは５
００〜６００℃で実施しているが、この温度では中間被
膜層とセラミックス構成原子との共有結合ボンドは形成
できない。更に、本先行技術は。 中間被膜層形成後に同層形成温度より高温で熱処理する
ことが必須である。半導体物質は圧縮応力には強固な性
質を示すが引張応力に対しては弱く破壊しやすい。即ち
、上記形成温度より高温の後続熱処理工程では上記中間
被膜層に引張応力が作用することとなり、強固な接合力
の維持を困難にする。 （ｉ ］ ： （１）、 （５）及び（９）の如きペ
ーストの印刷、焼成に基づく厚膜法では、更に高速の信
号伝達を必要とする電子装置には対応しにくい。これは
、ＪＩＸ膜法では５０μｍ前後と高精度な配線幅及び間
隔を得ることが困難なことによる。 本発明は、パワー素子及び制御回路用素子を同一のセラ
ミックス基板上に搭載することを可能にし、特に、消＊
電力が０ 、２ Ｗ ／ ｒｒｔｔ＋ ２以りのパワー
素子の発熱に基づく熱応力ないし熱歪に対する信頼性を
維持するとともに高密度実装に不可欠な高精度微細パタ
ーン配線を可能にした回路基板、この回路基板を用いた
混成集積回路装置、同混成集積回路装置を搭載した電子
装置、そしてこれらの製法を提供することを目的とする
６ 他方、厚膜製造プロセスとの整合性に優れる導体領域を
有する回路基板、同回路基板を用いた混成集積回路装置
、同混成集積回路装置を搭載した電子装置、そしてこれ
らの製法を提供することを目的とする。 他方、厚膜製造プロセスとの整合性に優れるパワー素子
搭載部メタライズ領域を有する回路基板。 同回路基板を用いた混成集積回路装置、同混成集積回路
装置を搭載した電子装置、そしてこれらの製法を提供す
ることを目的とする。 他方、高温かつ酸化性雰囲気における熱処理において変
質を生じない導体領域を有する回路基板、同回路基板を
用いた混成集積回路装置、同混成集積回路装置を搭載し
た電子装置、そしてこれらの製法を提供することを目的
とする。 他方、パワー素子搭載部の放熱性を高めかつ高周波信号
の伝達を可能ならしめ得る回路基板、同回路基板を用い
た混成集積回路装置、同混成集積回路装置を搭載した電
子装置、そしてこれらの製法を提供することを目的とす
る。 他方、電気的機能のみならず異種部材との強固な金属的
接合を可能ならしめる接合構造体部品、同部品を用いた
耐熱性接合構造体、そしてこれらの製法を提供すること
を目的とする。 〔課題を解決するための手段〕 本発明は、少なくとも焼結体セラミックス−Ｌに高濃度
に不純物がドーピングされ、セラミックス構成成分と共
有結合する半導体金属からなる中間層を設け、室温の比
抵抗を２ＸＩＯ”Ω・Ｇ以下にした回路基板にある。 また１本発明は、少なくとも焼結体セラミックス基板に
中間層として半導体金属を形成し、その所定部に高濃度
に不純物をドーピングし、該中間層上に金属層を設ける
工程、あるいは上記工程後人種部材をろう付けする工程
又は高温酸化性雰囲気下で熱処理する工程を有すること
を特徴とする回路基板の製法にある。 〔作用〕 本発明において、半導体物質層は焼結体セラミックスと
同層上に設けられる金属層との緻密かつ強固な接着に寄
与する。即ち、上記半導体物質はそれが形成される段階
で高い運動エネルギが与えられて、上記セラミックスと
の間で原子間隔オーダの緻密な係合をするにの係合はま
ずセラミックス上への半導体物質原子の析出及び表面移
動を経てセラミックスを構成する原子との共有結合ボン
ドを形成すること、そして析出界面における半導体物質
原子及びセラミックス構成原子の相互拡散を経てなされ
る。この際、セラミックスと半導体物質との間の格子間
隔のずれは′４Ｌ−４体物質中に導入される転位によっ
て整合され、これが格子間隔差に基づく界面残留応力の
低減に寄４する。 半導体物質層には高い導電性が与えられる。これは、（
１）半導体物質層が金属層とともに導体としての役割を
演する場合、（２）金属層を容易かつ均一にめっき形成
する場合、そして（３）深い不純物準位を形成する重金
属（金属層）が添加されても半導体物質層の導電性を損
なオ〕ないようにするため不可欠であることによる。導
電性の付ｔｊ、け、３族又は５族元素のドーピングによ
ってなされる。 この際、不純物の濃度は１０１７１０１１３以上（抵抗
率換算２ Ｘ １０−１Ω・（１））であることが重要
である。 半導体物質層の熱膨張係数は焼結体セラミックスと同等
もしくは小さい値が選択される。一般に、半導体物質は
金属と異なり圧縮応力には強固な性質を示すが、引張応
力に対しては弱く破壊しやすい。本発明において」二記
熱膨張係数が選択されるのは１回路基板、混成集積回路
装置、そして電子５Ａ置を製造または使用する段階で、
そして接合構造体部品及び耐熱性接合構造体を製造また
は使用する段階で５常に上記半導体物質層に圧縮応力が
作用するようにするためである。 上記半導体物質層に圧縮応力が作用するようにするため
、半導体物質層の形成は後続の１２造工程。 例えば厚膜製造工程やろう付は工程等よりも高温下でな
されることが望ましい。 セラミックスとの緻密かつ強固な接着を効果的に実現す
るには、半導体物質層はセラミックス表面の微細な凹凸
を完全に被覆する如くに析出されることが望ましく、こ
れには７００℃以ヒのＣｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ法が好ましい。 導体物質層と同層上に設けられる金属層との緻密かつ強
固な接着は、上記の半導体物質と金属との相互拡散１合
金化そして金属間化合物の形成等によってなされる。し
たがって、相互拡散１合金化そして金属間化合物の形成
等を積極的に促進するため、金属層を形成する段階また
はその後の工程において熱処理されることが望ましい。 一方、金属層は上記半導体物質層に対し電気伝導性、ろ
う材に対するぬれ性やワイヤボンディング性、高温にお
ける耐酸化性、金Ｒ質やガラス質に対する接着性等を付
与する役割を有する。 金属層は上述の役割を担うために、それ−自身電気抵抗
率が低く、高温かつ酸化性雰囲気下での熱処理において
酸化されない性質即ち自己還元性を有し、上記中間層と
の間で合金化層ないし拡散層を形成し、そしてガラス質
に対する融合性ないしぬれ性を有する材料であることが
望ましい。このような性質を兼備する金属としては銀ま
たは銀に白金、パラジウム、シリコン、ゲルマニウム、
金等の金属を添加した合金であることが望ましい。 ここで、金属層にガラス質に対する融合性ないしぬれ性
を付与する必要があるのは、厚膜製造工程において厚膜
抵抗体、誘電体（多層配線）の形成のため、これらの主
要構成物質であるガラスとの一体化が確実になされなけ
ればならないからである。また、白金、パラジウム、シ
リコン、ゲルマニウム、金等の添加金属は、銀の耐マイ
グレーション性を高めること、ろう材特に釦−錫系はん
だによる食われや金属間化合物の生成を抑制すること、
等の役割を担う。しかし、上記添加金属の抵抗率〔白金
（１０，６Ｘ １０−’（ｌａｎ） 、パラジウム（Ｌ
Ｏ，８Ｘ １０−１Ω’Ｑｌ）、シリコン（不純物濃
度１０２１ａｔｏｍｓ／ ａｄにおいてｌＸｌ０−１Ω
’ｃａｍ以上）、ゲルマニウム（不純物濃度１０ ”ａ
ｔｏｍｓ／ ｒｙ＆においてｌＸｌ０一番Ω・（至）以
上）、金（２，４Ｘ１０−６Ω・１）〕は銀（１，６２
Ｘ １０−８Ω−ａｌｌ）に比べて大きく、優れた導電
性を維持する観点ではこれらの大量の添加は好ましくな
い。更に、白金、パラジウム、金の大量の添加は経済性
の点でも好ましくない。 金属層は上述の役割をより確実に担うために高度の緻密
性を持つ必要があるが、この要求に適合させるための方
法として上記金属のベース１−を印刷、焼成する厚膜法
、めっき法、蒸着法、スパッタリング法、 Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法等または
これらの併用法を適用することが可能である。 金、＠層は用途に応じて高密度かつ微細なパターンに成
形される必要があるが、このためにはセラミックス上に
設けられた半導体物質層を選択的に除去した後金属層を
形成する手順を経る。即ち、半導体物質層を通常のホト
リソグラフィー法とＣｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ
法あるいはミリング法等を併用してパターンニングされ
た後、前述した各種方法にて金ＪｊＡ層を形成する６特
に、金属層を簡便に形成する目的では、厚膜法やめつき
法が１）７ましい。 −層微細な配線パターンを得るにはめつき法によるのが
良い。めっき法を適用する場合は、半導体物質層は電気
伝導性を帯びていることが好ましく、半導体物質層には
不純物を高濃度にドーピングしておくのが望ましい。 〔実施例〕 実施例１ 第１図はパワー素子とそれを制御するための制御回路を
同一基板上に搭載することを可能にした回路基板とその
製作手順を説明する要部俯轍図及び断面図である。第２
図はその回路基板を応用した電子装置、即ちイグナイタ
モジュール装置を説明する断面図である。第３図はその
電子装置を応用した配電器装置の性能を説明する図であ
る。 第１図（ａ）に示すように１回路基板（５５Ｘ２５０１
１）１０はパワー素子搭載部用金属Ｆ′！Ｊ（銀−白金
、厚さ１３μｍ）領域１０１とパワー素子制御回路形成
用の金属層（銀−白金、同１３μｍ）領域１１１を同一
基板（窒化アルミニウム焼結体基板）ｔｏｏ、、ｈに搭
載することを可能にしたものである。金属層領域１０１
と１１１は、厚さ約５μｍのシリコン層１０２と１１２
をそれぞれ介して、窒化アルミニウム焼結体基板１００
上に設けられている。これらの金ｒｉｌｃ層領域１０１
と１１１は、１０ｍΩ／口なる配線抵抗を有している。 領域１０１にはパワー素子としてのトランジスタチップ
（５Ｘ５ａｎ、５ｗ、１５Ａ）１０３がＰｂ−５ｗｔ％
５ｎ−１，５ｗｔ％Ａｇ はんだ１０４（図示省略）に
より６個並列に搭載され、領域１１１には抵抗体１１３
Ａ、オーバコートガラス１１３Ｂ （図示省略）が厚膜
ペース１−の印刷、焼成により設けられ、そしてチップ
コンデンサ１１３Ｃ及びミニモールドトランジスタ１１
３ＤがＰｂ−５ｗｔ％５ｎ−１，５ｗｔ％Ａｇ はんだ
１１４（図示省ｌｌｌ８）により設けられている。金属
層領域１０１と１１１との間及びトランジスタチップ１
０３と金属層領域１１１との間はアルミニウム細線（直
径３５０μｍ）１０５により接続されている。窒化アル
ミニウム焼結体基板１． ＯＯの素子が搭載されない面
のほぼ全面にも厚さ約５μｍのシリコン層１２２を介し
て金属層（銀−白金、厚さ１３μｍ）１２１が設けられ
、トランジスタチップ１０３が搭載される部分にほぼ対
応する領域を除く部分にガラス１２３（ガラス１１３Ｂ
と同質）が設けられている。 上記構成の回路基板１０は、次の手順にしたがって製作
した。第１図（ｂ）に示すように、微量のＹｚＯｚ粉末
を添加した高純度窒化アルミニウム粉末を１７００℃で
常圧焼結して得た焼結体基板（厚さ０．８ｍ、熱伝導率
１７０Ｗ／ｍ−Ｋ、抵抗率１０１３Ω・σ以上）１００
上の一方の面に厚さ約５μｍのシリコン層１１そして他
方の面に厚さ約５μｍのシリコン層１２をそれぞれ被着
した。 シリコン層の被着にあたっては、基板１００をキャリヤ
ガスとしての水素気流中で約１２５０℃に加熱し、シリ
コン源としてのトリクロルシラン（Ｓｉ）（ＣＱａ）を
導入して気相反応により水素還元されたシリコンを析出
させた。この際、トリクロルシランや水素の混合気流中
に微量のフォスフイン（ＰＨａ）を添加して反応させ、
シリコン層１１．１２にリンをドーピング（濃度１０ｚ
０／ｃｎ？。 抵抗率１０−３Ω・ａ＝）させた、このような技法はＣ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（
ＣＶ Ｄ ）法として知られる。シリコン源としては、
四塩化シリコン。 ジクロルシラン等を代替でき、温度も８００〜１４００
℃の範囲を選択できる。しかし、水素還元によらない場
合例えばシリコン源にモノシラン（Ｓ ｉ Ｈ４）の如
き熱分解反応によってシリコンを析出できる物質を用い
ることも可能である。熱分解反応による場合は、水素の
代替物質として窒素。 アルゴン、ヘリウム、キセノン、クリプトン、炭酸ガス
等の不活性ガスを用いることができる。なお、不均等化
反応法として知られる方法も適用できる。本発明の目的
に適合する好ましい接着状態を得るには、シリコン層を
被着すべき基板１００の表面を清浄にしておくことが重
要である。この観点から、基板１００をあらかじめ有機
溶媒による脱脂洗浄、超音波洗浄、または必要に応じて
酸等による洗浄が施されてもよい。更に好ましくは、シ
リコン層の被着に先だって塩化水素ガスや水素ガスによ
る気相エツチング（８００〜１４００℃）を施すのもよ
い。 好ましい接着状態を得るに重要な他の点は、被着したシ
リコン原子が析出面を表面拡散して安定な結合サイトを
選択するに十分な、運動エネルギを与えることである。 このことは、シリコン原子と窒化アルミニウム構成原子
との共有結合を促進する意味でも重要であり、そしてシ
リコン原子の窒化アルミニウム領域へ拡散を促進するた
めにも重要である。 次に、第１図（ｃ）に示すように、シリコン層１１は化
学エツチング法によりシリコン層１０２と１１２の領域
にパターン化された。このパターン化は、シリコン層１
１上に通常のフォトリソグラフィ法により有機レジスト
膜を選択形成後。 ＨＮ Ｏｘ −ＨＦ −ＣＨｓ ＣＯＯＨ系混酸ノエッ
チングにより実施した。このパターン化は、上記有機レ
ジスト膜をマスクにしたミリング法によってもよい。さ
らに、シリコン層１１の表面に熱酸化。 ＣＶＤ、スパッタリング法により酸化シリコンを設けた
後、同様のフォトリソグラフィ法と化学エツチング法と
を併用して酸化シリコンを選択除去し、残留酸化シリコ
ン膜をマスクにした選択気相エツチングを施してもよい
、尚、必要ならばシリコン層１２に対しても同様の処理
を施すことができる。 シリコン層１０２，１１２そして１２２（１２）には、
第１図（ｄ）に示すように銀−パラジウムからなる金属
層１０１，１１１そして１２１が厚膜ペースト（Ａ ｇ
−１０ｗ ｔ％Ｐｔ）の印刷、焼成により設けられた
。この際、ペースト印刷後１５０℃における乾燥処理を
経て、空気気流中で８５０℃の焼成を施した。金属層１
０１．１１そして１２１の形成は、電解めっき、無電解
めっき。 蒸着、スパッタリング等で代替可能であるが５生産性の
見地からはめつき法によるのが好ましい。 めっき法の場合はシリコン層１０２，１１２そして１２
２に導電性を与えておく必要があるが、シリコン層にリ
ンをドーピングするのはこの点で好末しいことである。 引き続き第１図（ｅ）に示すように、金属層領域１１１
に厚膜抵抗ペーストの印刷、焼成により抵抗体１１３Ａ
を設けた後、ガラスペーストの印刷、焼成によりオーバ
コートＷ１１３Ｂを設けた。 抵抗体１１３Ａはペースト印刷後１５０℃の乾燥処理を
経て、空気気流中、８５０℃の焼成そしてオーバコート
層１１３Ｂは同様の乾燥処理後、空気気流中、５９０℃
の焼成を施して得た。また、金属層１２１の金属層１０
１に相対する領域（１５ｘ７０ｏｎ＋）以外にも同質の
ガラス１２３を同様の処理により設けた。ガラス１２３
を設けた理由は１回路基板１０を金属パッケージに組込
み電子装置を得る際、熱放散性の要求される必要最小限
の領域にのみはんだ付けするためである。即ち、金属パ
ンケージと基板１００間の膨張係数差に基づく接着の信
頼性を損なわないようにするためである。ただし、この
信頼性が確保され得る限りでは、ガラス１２３の形成は
必須ではない。 第１図（ｆ）に示すように、金属層領域１０１にトラン
ジスタチップ１０３がそして金属層領域１１１にコンデ
ンサチップ１１３ｃ、ミニモールドトランジスタ１１３
ｄ （図示を省略）を、それぞれＰｂ−５ｗｔ％５ｎ
−１，５ｗｔ％Ａｇ はんだ１０４，１１４ （図示を
省略）により搭載するとともに、銅−ベリリウム合金か
らなる端子１０５゜１１５（図示を省１！！８）をはん
だ付けした。この際のはんだ付けは、所定部に印刷した
はんだペースト上に素子１０３，１１３ｃ、１１３ｄを
セットした後、３３０℃のベルト炉を通して実施した。 これらのはんだ付けは、ペーパーリフローあるいは還元
雰囲気又は不活性雰囲気中でのりフローによって代替し
てもよい。 回路一基板１ｏは、第１図（ｇ）に示すように。 トランジスタチップ１０３と金属層領域１１１との間を
アルミニウム細線１０５の超音波ボンディングにより接
続し、そして抵抗体１１３ハのレーザトリミングを施し
て完成した。 第２図（ａ）において、２００は電子３Ａ置としての自
動東エンジン制御用イグナイタモジュール装置であり、
回路基板１０はアルミニウムにニッケルめっきを施した
パッケージ２０１にはんだ（Ｐｂ−６０ｗｔ％５ｎ）２
０２を介して搭載されている。このはんだ付けはフラッ
クスとともに上記はんだのシートを介装して、２４０℃
のベルト炉を通して実施した。次いで、パンケージ２０
１内にシリコーン樹脂（図示を省Ｉ！８）を充填、硬化
せしめた後、キャンプ２０３を取付けて第２図（ｂ）の
回路構成を有するモジュール装置２００を完成させた。 同装置２００のトランジスタチップ１０３−パッケージ
２０１間の熱抵抗は０．９℃／Ｗと低い値が得られた。 低熱抵抗が得られたのは、基板そのものの熱伝導率が高
いこと以外に、チップ１０３直下の部品（例えばＭｏ板
や銅板等）を削減できたことにもよる。また、同装置２
００に一５５〜１５０℃の温度サイクルを２０００回そ
して間欠通電によって１〜ランジスタチツプ１０３に５
０〜１２５℃の温度サイクルを９００００回それぞれ印
加したが、上記熱抵抗の変化は見られなかった。 更に、パワー素子としての６個のトランジスタチップ１
０３とその制御回路が同一基板上に近接して設けられて
おり、この点に基づき、パワー素子部と制御回路が個別
の基板に設けられた従来の装置に比べ、約３１５と小型
化されたモジュール装置が得られた。なお、モジュール
装置２００は他の回路装置とともにハウジングに取付け
られ、第１表に示す仕様を保証できる配電器装置が完成
された。 第 １ 表 第３図（ａ）は同装置の出力電圧及び入力電流と配電器
回転数の関係を示す。本実施例で得た配電器装置（曲線
Ａ）は、パワー素子部と制御回路が個別の基板に設けら
れた従来のモジュール装置を組み込んだ配電器装置（曲
線Ｂ）に比べ、出力電圧は全回転数範囲でしかも小さい
入力電流のもとで高い値を得ている。また、アイドル回
転域では、従来の装置より小さい入力電流のもとで高い
出力電圧が得られている。これより１本実施例配電器装
置では、低速回転域では消費電力を抑制し高速回転域で
は十分なコイル遮断電流を得ることが可能なことを示し
ている。第３図（ｂ）は同装置の閉路率と配電器回転数
の関係を示す。この閉路率制御は、低速回転域では消費
電力を抑制し高速回転域では十分なコイル遮断電流を得
るのに重要な因子である６同図はバッテリ電圧をパラメ
ータとした場合であるが、電源電圧の変動に対しても閉
路率制御が最適になされていることを示している。なお
、配電器装置はその取付部温度が８０℃になるエンジン
ルーム内に搭載されたが、閉路率制御は良好になされた
。 実施例２ 第４図はパワー素子とその制御回路を同一基板上にｙｉ
載することを可能にした回路基板の製作手順を説明する
要部断面図である。第５回はその回路基板を応用した混
成集積回路装置、即ち高周波電圧増幅回路装置及びその
性能を説明する図である。 第４図（ａ）に示すように、回路基板（２７×４５ｎｎ
）１０はパワー素子搭載部用金属層（銀パラジウム、厚
さ１３μｍ）領域１０１とパワー素子制御回路形成用の
金属層（銀−パラジウム。 同１３μｍ）領域１１１を同一セラミックス基板（窒化
アルミニウム焼結体基板）１００上に搭載している。金
属層領域Ｌｏｔと１１１は、厚さ約７μｍのシリコン−
ゲルマニウム層１０２と１１２をそれぞれ介して、窒化
アルミニウム焼結体基板１００上に設けられている。こ
れらの金ｇＣＶ！Ｊ領域ｌｏｔと１１１は、ＩＥｚｎΩ
／口なる配線抵抗を有している。領域１０１にはパワー
素子としての電界効果型トランジスタチップ（２Ｘ２ｎ
ｙｉ、５ｗ。 １５Ａ）１０３がＰ ｂ −５ｗ ｔ％５ｎ−１，５ｗ
ｔ％Ａｇはんだ１０４（図示省略）により搭載され、領
域１１１には抵抗体１１３Ａ、オーハコ−１〜ガラス１
１３Ｂが厚膜ペーストの印刷、焼成により設けられ、そ
してチップコンデンサ１１３Ｃやダイオードチツブ１１
３ｄがＰｂ−５ｗｔ％５ｎ−１，５ｗｔ％Ａｇ はんだ
１１４（図示省略）により設けられている。金属層領域
１０１と１１１との間及びトランジスタチップ１０３と
金属層領域１１１との間は金細線（直径３５μｍ）１０
６により接続されている。窒化アルミニウム焼結体基板
】００の素子が搭載されない面のほぼ全面にも厚さ約７
μｍのシリコン−ゲルマニウム層１２２を介して金属層
（銀−パラジウム、厚さ１３μｍ）１２＋が設けられ、
トランジスタチップ１０３が搭載される部分にほぼ対応
する領域を除く部分にガラス１２：３（ガラス１１３Ｂ
と同質）が設けられている。 Ｌ記構底の回路基板１０は、次の手順にしたがって製作
した。第４図（ｂ）に示すように、高純度の窒化アルミ
ニウム粉末（粒径１μｍ以下）を窒素雰囲気中で加圧焼
結（２Ｘ １０’Ｐ ａ 、 ２０００℃）して得た焼
結体基板（厚さ０．８ａｙｏ、熱伝導率１．４０Ｗ／ｍ
−Ｋ、抵抗率１０１３Ω”０１１以上）１００上の一方
の面に厚さ約７μｍのシリコン−ゲルマニウムｆｆ１ｌ
（１０２，１１２）そして他方の面に厚さ約７μｍの
シリコン−ゲルマニウム層１２ （１２２）をそれぞれ
被着した。この際、焼結体基板１００の所定部には直径
０．５ｎａのスルーホール１００’が３７個設けられて
おり、スルーホール１００′にもシリコン−ゲルマニウ
ム層１３が形成されている。シリコン−ゲルマニウム層
の被着にあたっては、基板１００をキャリヤガスとして
水素気流中で約９００℃に加熱し、シリコン源としての
モノシラン（ＳｉＨ４）そしてゲルマニウム源としての
ゲルマン（ＧｅＨ＋）を導入して気相反応により水素還
元されたシリコンを析出させた。この際、モノシラン、
ゲルマンや水素の混合気流中に微量のジボラン（０２Ｈ
Ｏ）を添加して反応させ、シリコン−ゲルマニウム層１
１．１２．１３にボロン（濃度１０”／ｄ、抵抗率１〇
一番Ω・１）を析出させた。 本発明において、半導体物質層の熱膨張係数は焼結体セ
ラミックスと同等もしくは小さい値が選択されることを
基本とする１本実施例においては。 上記基本にしたがい、シリコン−ゲルマニウム層１．１
，１２．１３はゲルマニウム濃度が２０ｗｔ％（３，９
Ｘ １０−６／’Ｃ）となるように調節した。本実施例
のように基板が窒化アルミニウム焼結体の場合は、半導
体物質層の熱膨張係数は４．４×１．０−’／”Ｃ以下
が好ましいが、これを満足する点では４０ｗｔ％Ｇｅで
の添加が可能である。ゲルマニウム源としては例えば四
塩化ゲルマニウム（ＧｅＣＱａ）で代表されるハロゲン
化物で代替が可能である。また、半導体物質層は導体配
線の一部を担う物であって可及的に電気抵抗が低いこと
が望ましく、そしてめっき法を適用する場合でもは電気
伝導性を帯びていることが好ましい。上述のボロンはこ
の理由に基づいて添加されたものである。ボロンの代替
物としては、アルミニウム。 ガリウム、インジウムで代表されるＰ型不純物。 あるいはリチウム、リン、砒素、アンチモン、ビスマス
で代表されるＮ型不純物が挙げられるが。 これらの不純物は水素化物、ハロゲン化物、アルキル化
合物の状態にて供給することが可能である。 次に、第４図（ｃ）に示すように、シリコン−ゲルマニ
ウム層１１は実施例１と同様の化学エツチング法により
シリコン−ゲルマニウム層１０２と１１２の領域にパタ
ーン化された。 シリコン−ゲルマニウム１１０２，１１２そして１２２
（１２）には、第４図（ｄ）に示すように銀−パラジウ
ムからなる金属層１０１，１１１そして１２１を無電界
めっき法によりＡｇ−１０ｗｔ％Ｐｄなる組成になるよ
うに設けた。この際、スルーホールＺｏｏ’部のシリコ
ン−ゲルマニウム層１３上にも金属層１３ｏ〔第４図（
ｂ）参照〕が設けられ、これを通して金属Ｊ！１１１と
１２１間の所定部が短絡されるようにした。また、金属
Ｗｉ１１１の最小幅をそして間隔はともに５０μＩｎで
ある。 引き続き第４図（ｅ）に示すように、金属層領域１１に
厚膜抵抗ペーストの印刷、焼成により抵抗体１１３Ａを
設けた後、ガラスペースト印刷。 焼成によりオーバコート層１１３Ｂを設けた。これらは
実施例１と同様の厚膜ペーストの印刷、焼成により得た
。また、金属層１２１の金属層１０１に相対する領域以
外にも同質のガラス１２３を同様の処理により設けた。 第４図（ｆ）に示すように、金属層領域１０１にトラン
ジスタチップ１０３がそして金属層領域域１１１にコン
デンサチップ１１３Ｇ、ダイオードチップ１１３Ｄを、
それぞれＰｄ−５ｗｔ％５ｎ−４，５ｗｔ％Ａｇ はん
だ１０４，１１４（図示を省略）により搭載するととも
に、銅−ベリリウム合金からなる端子（図示を省略）を
はんだ付けした。この際のはんだ付けは、所定部に印刷
したはんだペースト」二に素子１０３，１１３Ｇ。 １１３Ｄをセットした後、３３０℃のベルト炉を通して
実施した。最終的に回路基板１０は、金属層領域１１１
と１０２間、トランジスタチップ１０３と金属層領域１
１１との間、ダイオードチップ１１３Ｄと金属層領域１
１１との間を金細線１０５の超音波ボンディングにより
接続し、そして抵抗体１１３Ａのレーザトリミングを施
して完成された。 以降、実施例１と同様に、回路基板１０をアルミニウム
にニッケルめっきを施したパッケージ２０１にはんだ（
Ｐｄ−６０ｗｔ％５ｎ）２０２を介して搭載した。この
はんだ付けはフラツクスとともに上記はんだのシートを
介装して、２４０℃のベルト炉を通して実施した。次い
で、パッケージ２０１内のシリコン樹脂を充填、硬化せ
しめた後、キャップ２０３を取付けて高周波電圧増幅回
路袋＠２００を完成させた。第５図は上記装置２００の
入力電圧波形及び出力電圧波形である。 これより明らかなように、出力電圧は３５Ｖと入力電圧
の０．７Ｖに対して５０倍の値が得られ。 そして出力電圧波形も立上り及び立下りとも０．２ｎｓ
以下の時定数を示している。即ち、」二記装置２００は
２５０ＭＨｚ帯の高周波電圧制御用として、十分実用可
能である。上記装置２００がこのような高速信号に追随
できる理由の第一に、トランジスタチップ１０３とその
周辺回路間及び制御回路配線の電気的連絡路を可及的に
短縮したことが挙げられる。特に後者においては、スル
ーホール１００′に設けられた金属層１３０がシリコン
−ゲルマニウム層１３を介して強固かつ低抵抗に形成さ
れていることによる。厚膜の印刷、焼成による方法では
金Ｊ［ｆｆ１３０を均一かつ厚く形成することが困難で
ある。しかし、本実施例ではめつきによる導体形成を可
能にしたため、均一かつ厚いスルーホール導体１３０が
得られ、この結果低抵抗化が実現されたものである。 なお、本実施例において、ボロンの添加量を調節して各
種のボロン濃度のシリコン−ゲルマニウム層１１，１２
．１３を得た。これらに上述と同様の無電解めっきを試
みた。第６図は得られたシリコン−ゲルマニウム層のボ
ロン濃度、抵抗率とめつき性能の関係を示す。同図（ａ
）及び（ｂ）は、それぞれボロン濃度とスルーホール部
金属層１３０の厚さ及び配線間もれ電流の関係である。 厚さは濃度１０１７／ｃｄ以上の領域で目標厚さの１０
±１μｍが得られるがこれより低濃度の領域では目標厚
さが得られない、これは、シリコン−ゲルマニウム層１
３が電気的絶縁状態に近く、金属イオンが析出しにくい
ことになる。一方、線間もれ電流は濃度１０Ｉ７／ａｌ
？以上では１０−”Ａ 台と極めて良い絶縁性を示して
いるのに対し、これより低濃度の領域ではもれ電流を増
している。これは、金属層の析出速度が低く、所定の厚
さを得のに長時間のめつき浴浸漬が必要であり、この間
に本来絶縁領域であるべき基板表面にも金属層が析出す
ること及び基板表面が変質して導電性を増すためである
。一方、同図（ｃ）及び（ｄ）は。 それぞれ抵抗率と金属層の厚さ及び配線間もれ電流の関
係である（対向長５−２間隔１００μｍ）。 金属層厚さは２ Ｘ １０”Ω・１以下の領域で１０±
１μｍの目標厚さが得られるが、これを越えると所定厚
さが得られない。また、抵抗率２Ｘ１０”Ω・１以下で
は１Ｏ−１２Ａ と良好な線間絶縁性を示すのに対し
、これを越えるともれ電流は増す。 これらの理由は、同図（ａ）及び（ｂ）の場合と全く同
じである。上述の傾向は、ボロン以外の不純物、アルミ
ニウム、ガリウム、インジウム、リチウム、リン、砒素
、アンチモンを添加した場合に全く同様に見られる。 実施例３ 実施例２と同様のプロセスを経て回路鎖板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、シリコン−ゲルマニウム層１１，１２．１３は
、気相成長温度を変えて厚さ１μｍとなるように作成し
た。第７図は、シリコン−ゲルマニウム層形成温度と導
体層１０１−基Ｆｉ１００間の接着強度（引張強度）の
関係である。引張強度は７００〜１４００’Ｃの間では
７．５ｋｇ ／ ｒｒｍ ２以上（基板破壊）と高い値
を示すのに対し、これより低温の領域では低下する。低
下の原因は被着したシリコン−ゲルマニウム層と基板と
の間の共有結合ペアが形成されにくくなるためである。 上記結果は、共有結合ペアの形成にシリコン又はゲルマ
ニウム原子の窒化アルミニウム格子への侵入又は直換を
促進させることが重要で、このためには７００℃以上の
高温で処理することが必要なことを示している１本実施
例において、７００℃以上で処理して得た回路基板１０
を適用した装置２００は、−５５〜１５０℃の温度サイ
クルを１０００回以上与えた場合でもチップ１０３−パ
ッケージ２０１間の熱抵抗増大は見られない。 実施例４ 実施例２と同様のプロセスを経て回路基板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、シリコン−ゲルマニウム層１１，１２．１３は
厚さ０．５μｍ となるように作成した後、同層の選択
エツチングを省略して直ちに銀−パラジウムを全面に形
成し１通常のフォトリソグラフィ法と稀硝酸によるエツ
チングを施して金属層１０１，１１１をパターンニング
した後１２００℃、空気中の熱処理を施した。このプロ
セスを経た後のシリコン−ゲルマニウム層１１の露出部
には、酸化により二酸化シリコンが形成された。 こうして得た回路基板１０を適用した装置２００は第２
実施例と同等の性能を示したが、特に最小間隔（５０μ
ｍ）の配線間リーク電流（ａｔ ２００Ｖ）は１０−１
２Ａ 台を示した。この結果は、配線間に二酸化シリコ
ンが存在しても絶縁特性は実用上問題ないことを示して
いる。またＸ線回折の結果、金属層１０１，１１１，１
３０，１２１には銀、パラジウムの他にシリコン、ゲル
マニウムも固溶していることが確認された。この金属層
はＰｂ−６０ｗｔ％Ｓｎはんだ中デイツプ（５秒×１０
回、２４０℃）を施しても、はんだ食われによるぬれ不
良は生じなかった。これはシリン、ゲルマニウムがはん
だ材、特に錫の侵入ないし拡散に対する障壁の役割を演
じていることを意味する。 この効果は、装置２００の稼働段階における熱ストレス
の印加による、金属層１０１，１１１゜１２１の変質な
いし劣化を防ぐのにも有効である。 なお、本実施例で得た回路基板１０の金ａ層１０１゜１
１１．１３０，１２１とシリコン−ゲルマニウム層１１
，１２．１３の間には、酸化物又はガラス質は認められ
ず、シリコン−ゲルマニウムの再結晶層が確認された。 この再結晶層にはシリコン−ゲルマニウム層と金属層と
の接着力を一層高めるのに有効である。 実施例５ 実施例２と同様のプロセスを経て回路基板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、焼結体基板１００として炭化シリコンセラミッ
クス及び酸化ベリリウムセラミックスを用い、シリコン
−ゲルマニウム層の代りにシリコンｉｌｌ、１２．１３
を設け、そして銀−パラジウム層の代わりに銀または銀
−金層または銀−白金層１０１，１１１，１３０，１２
１を設けた。ただし、シリコン層１１，１２．１３は実
施例１と同様のプロセスを経てリンをドーピングし、銀
−白金層１０１，１１１，１３０゜１２１は実施例１と
同様の厚膜プロセスを経て設けた。これらの場合も実施
例２と同様の性能及び効果が得られた。 実施例６ 実施例１と同様のプロセスを経て回路基板１０及びこれ
を用いたイグナイタモジュール装置２００を完成させた
。この際、銀−パラジウム層１０１゜１１１．１２１の
印刷、焼成に先だって、シリコン層１０２．ＬＬ２，１
２２を熱酸化（１１５０℃、水蒸気＋酸素雰囲気）して
厚さ約１μｍの酸化シリコン層を形成した。その後、ガ
ラス質フリットを含有した銀−パラジウムペーストを酸
化ジノコン層上に印刷した。したがって、銀−パラジウ
ム層１０１，１１１，１２１とシリコン層１０２゜１１
２．１２２の間にはガラス質が介在しているが、このガ
ラス質は両考間の接着力の向り及び熱ストレスに対する
接着力信頼性の向上に寄与する。 本実施例で得た回路基板１０及びこれを用いたイグナイ
タモジュール装置２００は、実施例１と同様の性能を示
した。 本発明において、金属層は自己還元性を持つ金属を主成
分とすることがより好ましいが、この点を必須とするも
のではない。以下、これについて説明する。 実施例７ 実施例２と同様のプロセスを経て回路基板１０及びこれ
を用いた高周波電圧増幅回路装置２００を完成させた。 この際、銀−パラジウム層の代りに銅層１０１，１１１
，１３０、そして１２１を設けた。その後の厚膜プロセ
スによる抵抗体１１３Ａ及びオーバコートガラス１１３
丁３は、窒素雰囲気中焼成により形成した。 本実施例における装置２００は、第２実施例に比べて一
層優れた信号伝播特性、即ち出力電圧の立上り及び立下
り特性は１．７ｎｓ を示した。こレバ、金属層１０
１，１１１，１３０．そして１２１に抵抗率の小さい銅
を用い、配線のインピーダンスを低減したことによる。 また、この金属層ははんだによる食われに対しても極め
て良い耐力を示した。 銅に代わり得る材料は、ニッケル、アルミニウム、アン
チモン＋１！＋亜鉛、鉛、鉄、コバルト。 チタニウム等であり、これらの一種又は二種以上から構
成されても良い。更に、自己還元性金属、即ち銀、白金
、金、パラジウムの一種又は二種以上、あるいは自己還
元性金属と上記胴着しくは銅に代わり得る材料から構成
されても良い。 本発明において、回路基板１０はパワー素子とその制御
回路用素子とが同一基板上に搭載されるものにおいて最
大の効果をもたらす。しかし、本発明の効果はこれに限
定されないものにおいても享受できる。以下、この点に
ついて説明する。 実施例８ 第８図は、複数のパワー素子を搭載する回路基板とその
製作手順を説明する要部断面図である。 第９図は、その回路基板を応用した電子装置、即ちモー
タ制御インバータ用パワーモジュール装置を説明する要
部断面図である。 第８図（ａ）に示すように、回路基板（２８Ｘ４２ｎｙ
ｕ）１０は第１実施例と同様のセラミックス基板１００
の両面に銅（厚さ２００μｍ）領域１０１及び１２１が
設けられたものである。銅層１０１及び１２１は、厚さ
４μｍのシリコン層１０２．１２２をそれぞれ介して基
Ｆｉ１００上に設けられている。銅層１０１はパターン
ニングされている。 上記構成の回路基板１０は、次の手順によって製作した
、第８図（ｂ）に示すように、実施例１と同様にして、
窒化アルミニウム基板（厚さ０．６３ａ＋ｍ）１００の
一方の面にシリコンＦ！Ｊ１１そして他方の面にもシリ
コン層１２を被着した。次に、第８図（ｃ）に示すよう
に、シリコン層１１は実施例１と同様にしてパターン化
１０２，１２２された。シリコン層１０２，１２２には
、第８図（ｄ）に示すように、銅層ｌｏｔ、１２１が電
解めっき法により形成された。なお５図面には示さない
が、引き続き厚さ３μｍのニッケル層が電解めっきによ
り形成された。 上記構成の回路基板１０は、第９図（ａ）に示すように
、ＩＧＢＴ素子（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉ
ｐｏｌａｒＴｒａｎｓｉｓｔｏｒ、１０ Ｘ １０ ｒ
ｔｍ ｒ ３個）１０３Ａ及びダイオード素子（ｌＯＸ
１０＋ｍ＋、１個）１０３Ｂを銅ＷＪ１０１上にはんだ
（Ｐｂ−５ｗｔ％５ｎ）１０４（図示を省略）により固
着し、銅層１２１とニッケルめっき銅板（厚さ３ｎａ、
９３ Ｘ ８０＋ｍ）２０１をはんだ（Ｐｂ−６０ｗ
ｔ％Ｓｎ）付け２０１Ｌ（図示を省略）、素子１０３Ａ
、１０３Ｂにアルミニウムワイヤ（線径５００μｍ）１
０５による配線および入出力端子１０６を設け、そして
樹脂パッケージ２０２を取付けるとともに樹脂２０３を
充填して（いずれも図示省略）、第９図（ｂ）に示す回
路を有するパワーモジュール装に２００を完成した。 このパワーモジュール装置２００は、！＆終的にインバ
ータ装置に組み込まれた。このインバータ装置は、第２
表に示す性能を有している。この他。 同インバータ装置は、過負荷短絡下（７００Ｖ）でも素
子破壊することがなく、安全動作領域の広いことが確認
された。これは、素子そのものの性能向上と相まって、
実装構成の改善によりジュール装ｆｉ２００に優れた瞬
時放熱性を付与できたことによる。 第 ２ 表 更に、同インバータ装置によれば、５ｋＨｚ前後の高周
波スイッチングにてモータ回転数制御が可能となり、商
用電源周波数で駆動した場合とほぼ同等の騒音に低減で
きた。 実施例９ 実施例８と同様のプロセスを経て回路基板１０及びこれ
を用いた光結合装ｒ１１２００を完成させた。 この際回路基板（１，５Ｘ１＋ｗ） １０には第１０
図に示すように、銅層の代わりに金層１０１ 、１１１
、モして１２１を無電解めっき法（厚さ１０μｍ）によ
り設けた。また、第１１図に示すように５回路基板１０
の金層１０１上に化合物半導体レーザダイオード素子（
出力１００ｍＷ、０．７Ｘ０．７ｍ＋）１０３をはんだ
（Ａｕ−５ｉ）１０４により固着しく図示を省略）、素
子１０３に金線（線径２７μｍ）１０５による配線を設
け、銅支持板２０１上に回路基板１０をはんだ（Ａｕ−
Ｓｉ）付け２０１（図示を省Ｉ［Ｉ８）シた後、シリコ
ン受光素子と光学的に結合させて（図示を省Ｗ？１）光
結合装＠２００を完成した。 発光素子において最も懇念される点は、装置２００の稼
働過程における光出力低下、即ち寿命の低下である。こ
の寿命低下の程度は、発光素子の動作時の温度と極めて
密接に関連する。本実施例における装［ｉ！２００は、
ダイオード素子１０３から銅支持板２０１に至る全ての
界面が緻密に構成されているため、素子１０３の稼働時
の温度を下げることが可能となった。この結果１例えば
２５℃稼働の場合１．５倍（当社比）と大幅に寿命を延
長できた。 本発明において、回路基板１０はパワー素子とその制御
回路用素子とが同一基板上に搭載されてその効果は最大
限に発揮される。しかし、回路基板１０およびそれを用
いた電子装置！１２００は、パワー素子のみあるいは大
きな発熱を伴わない回路素子のみが搭載される場合であ
っても、何等支障を受けるものではない。 〔発明の効果〕 以上に詳述したように、本発明によれば、厚膜製造プロ
セスとの整合性に優れるパワー素子搭載用メタライズ領
域を有する回路基板が得られ、この結果性能及び信頼性
の高い電子装置が得られる。
第１図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）、 （ａ
）、 （ｆ）。 （ｇ）は本発明に係るパワー素子を搭載した回路基板の
断面図とその製作工程を示す図、第２図（ａ）、（ｂ）
は本発明に係る回路基板を用いた電子装置の断面図とそ
の装置の一例を示す回路図。 第３図（ａ）、（ｂ）は本発明に係る電子装置の出力電
圧、入力電流、閉路率と配電器回転数との関係を示す線
図、第４図（ａ）、（ｂ）、（（＋）、（ｄ）。 （ａ）は本発明に係るパワー素子を搭載した回路基板の
断面図とその製作工程を示す図、第５図は入力、出力電
圧波形を示す線図、第６図（ａ）。 （ｂ）はボロン濃度と金属層厚さ、線間もれ電流との関
係を示す線図、第６図（Ｑ）、（ｄ）は電気抵抗率と金
属層厚さ、線間もれ電流との関係を示す線図、第７図は
接着強度とシリコン−ゲルマニウム層形成温度との関係
を示す線図、第８図（ａ）。 （ｂ）、（ｃ）、（ｄ）は複数のパワー素子を搭載する
回路基板の斜視図とその製造工程を示す図、第９図（ａ
）、（ｂ）は本発明に係る回路基板にＩＧＢＴ素子及び
ダイオード素子を搭載した電子装置の斜視図及びその−
例を示す回路図、第１０図は本発明に係る回路基板の斜
視図、第１１図は本発明に係る回路基板にレーザダイオ
ードを搭載した電子装置の斜視図である。 １０・・・本発明に係る回路基板、１１，１２，１０２
゜１１２．１２２・・・シリコン層、１００・・・窒化
アルミニラ１２焼結体基板、１０１，１１１・・・金属
層、１０３・・・トランジスタチップ、１１３Ａ・・・
抵抗体。 １１３Ｂ・・・ガラスコート、１１３Ｃ・・・チップコ
ンデンサ、１１３Ｄ・・・モールドトランジスタ、２０
１・・・パッケージ。 代理人 弁理士 小川勝馬′−）＼ ＃２ 回 （ｂ） 革３ ［ｆ＃ ａｈ ４椋と（ｒｆｎ〕 ｌｔ’ｔｌｈ！Ｊｈｌｔ （ｒ（四 察４０ 第 乙 図 ホ゛Ｏ−／μ （Ｃ学−リ 昇 「 ｅ’ｔＩｆｌ （５＊ｓ／ｄｗ〕 第７ 困 シリコンーブ元７ニウんｉ；ｓｋえｈΔに （’Ｃ）第 図 （レノ 宴１０の ／ｌ／ 薯／／ ［￥１ １σ５
）、 （ｆ）。 （ｇ）は本発明に係るパワー素子を搭載した回路基板の
断面図とその製作工程を示す図、第２図（ａ）、（ｂ）
は本発明に係る回路基板を用いた電子装置の断面図とそ
の装置の一例を示す回路図。 第３図（ａ）、（ｂ）は本発明に係る電子装置の出力電
圧、入力電流、閉路率と配電器回転数との関係を示す線
図、第４図（ａ）、（ｂ）、（（＋）、（ｄ）。 （ａ）は本発明に係るパワー素子を搭載した回路基板の
断面図とその製作工程を示す図、第５図は入力、出力電
圧波形を示す線図、第６図（ａ）。 （ｂ）はボロン濃度と金属層厚さ、線間もれ電流との関
係を示す線図、第６図（Ｑ）、（ｄ）は電気抵抗率と金
属層厚さ、線間もれ電流との関係を示す線図、第７図は
接着強度とシリコン−ゲルマニウム層形成温度との関係
を示す線図、第８図（ａ）。 （ｂ）、（ｃ）、（ｄ）は複数のパワー素子を搭載する
回路基板の斜視図とその製造工程を示す図、第９図（ａ
）、（ｂ）は本発明に係る回路基板にＩＧＢＴ素子及び
ダイオード素子を搭載した電子装置の斜視図及びその−
例を示す回路図、第１０図は本発明に係る回路基板の斜
視図、第１１図は本発明に係る回路基板にレーザダイオ
ードを搭載した電子装置の斜視図である。 １０・・・本発明に係る回路基板、１１，１２，１０２
゜１１２．１２２・・・シリコン層、１００・・・窒化
アルミニラ１２焼結体基板、１０１，１１１・・・金属
層、１０３・・・トランジスタチップ、１１３Ａ・・・
抵抗体。 １１３Ｂ・・・ガラスコート、１１３Ｃ・・・チップコ
ンデンサ、１１３Ｄ・・・モールドトランジスタ、２０
１・・・パッケージ。 代理人 弁理士 小川勝馬′−）＼ ＃２ 回 （ｂ） 革３ ［ｆ＃ ａｈ ４椋と（ｒｆｎ〕 ｌｔ’ｔｌｈ！Ｊｈｌｔ （ｒ（四 察４０ 第 乙 図 ホ゛Ｏ−／μ （Ｃ学−リ 昇 「 ｅ’ｔＩｆｌ （５＊ｓ／ｄｗ〕 第７ 困 シリコンーブ元７ニウんｉ；ｓｋえｈΔに （’Ｃ）第 図 （レノ 宴１０の ／ｌ／ 薯／／ ［￥１ １σ５
Claims (19)
- １．セラミックス電気絶縁基板の所定部に、不純物濃度
１０＾１＾７ｃｍ＾−＾３以上又は室温の電気抵抗率２
×１０＾−＾１Ω・ｃｍ以下の半導体物質からなる半導
体物質層を有することを特徴とする回路基板。 - ２．特許請求第１項において、セラミックス基板は窒化
アルミニウム，炭化シリコン，酸化ベリリウムから選択
された１種の焼結体であり、半導体物質はシリコン，ゲ
ルマニウムの群から選択された少なくとも１種の物質で
あり、該半導体物質にＬｉ，Ｓｂ，Ｐ，Ａｓ，Ｂｉ，Ｂ
，Ａｌ，Ｇａ，Ｉｎの群から選択された少なくとも１種
の物質を添加したことを特徴とする回路基板。 - ３．特許請求範囲第１又は２項において、前記半導体物
質層上に銀又は銀とパラジウム，白金，シリコン，ゲル
マニウム，金の群から選択された少なくとも１種の金属
又は銅，ニッケル，アルミニウム，アンチモン，錫，亜
鉛，鉛，鉄，コバルト，チタニウム，金，白金，パラジ
ウム、の少なくとも１種の金属からなる金属層を有する
ことを特徴とする回路基板。 - ４．特許請求範囲第１項又は２項において、該半導体物
質は該基板と同等又はこれより小さい熱膨張係数を有す
ることを特徴とする回路基板。 - ５．特許請求範囲第１，２，４項のいずれかにおいて、
該半導体物質は結晶質であつて、転位を有することを特
徴とする回路基板。 - ６．特許請求範囲第１ないし５項のいずれかにおいて、
該半導体物質と該金属との間に再結晶領域，酸化物領域
又はガラス質物質領域を介在することを特徴とする回路
基板。 - ７．特許請求範囲第１ないし６項のいずれかにおいて、
該半導体物質は該金属層で被覆されない露出領域を有し
、該露出領域に半導体物質の酸化物が設けられているこ
とを特徴とする回路基板。 - ８．特許請求の範囲第１項ないし第７項のいずれかにお
いて、前記セラミックス焼結体基板はその主面間に貫通
した開孔を有し、該開孔の側面を含む基板の所定部に前
記半導体物質層を有することを特徴とする回路基板。 - ９．特許請求の範囲第１項ないし第９項のいずれかにお
いて、該回路基板の所定部に半導体素子が設けられてい
ることを特徴とする電子装置。 - １０．特許請求範囲第９項において、該回路基板の所定
部に１平方ｍｍ当り０．２Ｗ以上の電力を消費する半導
体素子を搭載したことを特徴とする電子装置。 - １１．特許請求範囲第１０項において、該半導体素子と
ともに受動素子を含む素子が搭載されたことを特徴とす
る電子装置。 - １２．特許請求範囲９又は１０項において、該回路基板
を外囲器に金属的に設けたことを特徴とする電子装置。 - １３．特許請求の範囲第９項ないし第１２項のいずれか
において、前記電子装置の出力信号の周波数が５ＫＨｚ
以上であることを特徴とする電子装置。 - １４．特許請求の範囲第１３項において、出力信号の周
波数，電圧又は電流が、入力信号の周波数，電圧又は電
流と同等又はそれ以上であることを特徴とする電子装置
。 - １５．セラミックス電気絶縁基板を４族元素とを３族元
素もしくは５族元素とを含む気相物質及びキャリヤガス
とともに７００℃ないし１４００℃に加熱し、該セラミ
ックス基板に該３族元素もしくは５族元素を含有する４
族元素からなる半導体物質を不純物濃度１０＾１＾７ｃ
ｍ＾−＾３以上又は抵抗率２×１０＾−＾１Ω・ｃｍ以
下になるように被着し、該半導体物質を選択的に除去し
た後、該半導体物質の非除去部分の所定部に金属を設け
ることを特徴とする回路基板の製法。 - １６．特許請求範囲第１５項において、該セラミックス
基板の主面を貫通して設けられた開孔の側面にも該半導
体物質を被着した後、金属を設けることを特徴とする回
路基板の製法。 - １７．特許請求範囲第１５項又は第１６項において、該
半導体物質上に該金属を電解又は無電解めつきにより形
成することを特徴とする回路基板の製法。 - １８．特許請求範囲第１７項において、銀又は銀とパラ
ジウム，白金，シリコン，ゲルマニウム，金の群から選
択された少なくとも１種、又は銅，ニッケル，アルミニ
ウム，アンチモン，錫，亜鉛，鉛，金，白金，パラジウ
ムの少なくとも１種からなる金属層を電解又は無電解め
つきにより形成することを特徴とする回路基板の製法。 - １９．特許請求範囲第１５項又は第１６項において、該
半導体物質上に該金属からなるペーストを印刷した後、
７００℃ないし１０００℃で加熱することを特徴とする
回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208393A JP2650976B2 (ja) | 1988-08-24 | 1988-08-24 | 回路基板とそれを用いた電子装置及び製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208393A JP2650976B2 (ja) | 1988-08-24 | 1988-08-24 | 回路基板とそれを用いた電子装置及び製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258364A true JPH0258364A (ja) | 1990-02-27 |
| JP2650976B2 JP2650976B2 (ja) | 1997-09-10 |
Family
ID=16555516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208393A Expired - Lifetime JP2650976B2 (ja) | 1988-08-24 | 1988-08-24 | 回路基板とそれを用いた電子装置及び製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650976B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058971U (ja) * | 1991-07-16 | 1993-02-05 | 京セラ株式会社 | 多数個取りセラミツク基板 |
| JP2011008948A (ja) * | 2009-06-23 | 2011-01-13 | Ngk Spark Plug Co Ltd | ヒータ駆動装置 |
-
1988
- 1988-08-24 JP JP63208393A patent/JP2650976B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058971U (ja) * | 1991-07-16 | 1993-02-05 | 京セラ株式会社 | 多数個取りセラミツク基板 |
| JP2011008948A (ja) * | 2009-06-23 | 2011-01-13 | Ngk Spark Plug Co Ltd | ヒータ駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2650976B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0097058B1 (en) | Sic sintered body having metallized layer and production method therefor | |
| Burgess et al. | The direct bonding of metals to ceramics and application in electronics | |
| KR100374379B1 (ko) | 기판 | |
| US6787706B2 (en) | Ceramic circuit board | |
| JPH0258364A (ja) | 回路基板とそれを用いた電子装置及び製法 | |
| JP2002111188A (ja) | 配線基板 | |
| JPH09315876A (ja) | 金属−セラミックス複合基板及びその製造法 | |
| JP2002057444A (ja) | 配線基板 | |
| JPS61111598A (ja) | ガラスセラミツクス多層基板の製造方法 | |
| JP3383892B2 (ja) | 半導体実装構造体の製造方法 | |
| JP3866164B2 (ja) | 配線基板 | |
| JP3537320B2 (ja) | 回路基板 | |
| WO2019131433A1 (ja) | 金属膜、金属膜を備える電子部品、及び金属膜の製造方法 | |
| JP2005050863A (ja) | 熱電モジュール | |
| JP3103208B2 (ja) | 半田プリフォーム基板 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JP3898482B2 (ja) | 配線基板 | |
| JPS62108786A (ja) | 金属化窒化アルミニウム体及びその製法 | |
| JPH04290488A (ja) | 非酸化物系セラミックス回路基板の製法および該基板を用いた電子装置の製法 | |
| JP3780505B2 (ja) | 配線基板 | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JPH04129103A (ja) | 銅系導体ペースト組成物及び電子回路基板 | |
| JPS6353693B2 (ja) | ||
| JP2001177222A (ja) | 配線基板の製造方法 |