JPH0258638B2 - - Google Patents

Info

Publication number
JPH0258638B2
JPH0258638B2 JP57224327A JP22432782A JPH0258638B2 JP H0258638 B2 JPH0258638 B2 JP H0258638B2 JP 57224327 A JP57224327 A JP 57224327A JP 22432782 A JP22432782 A JP 22432782A JP H0258638 B2 JPH0258638 B2 JP H0258638B2
Authority
JP
Japan
Prior art keywords
envelope
shifter
bits
waveform
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57224327A
Other languages
Japanese (ja)
Other versions
JPS59113494A (en
Inventor
Kinji Kawamoto
Kazuhiro Murase
Tetsuhiko Kaneaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57224327A priority Critical patent/JPS59113494A/en
Publication of JPS59113494A publication Critical patent/JPS59113494A/en
Publication of JPH0258638B2 publication Critical patent/JPH0258638B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のように音源波形とエンベ
ロープ波形とを乗算するのに適したエンベロープ
制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an envelope control device suitable for multiplying a sound source waveform and an envelope waveform, such as in an electronic musical instrument.

従来例の構成とその問題点 従来、電子楽器の分野において、音源波形とエ
ンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、デイジタル乗算
器として12ビツト×12ビツト以上のビツト幅をも
つものを用いないと、エンベロープが減衰したと
きに、電子化誤差による雑音が発生し、耳につく
という問題があつた。また、DA変換器として
も、14ビツト〜16ビツトのものを必要とし、エン
ベロープ波形も、14ビツト〜16ビツトの分解能を
必要とした。エンベロープ波形として、16ビツト
のリニアなコードを用いる代りに、2進の浮動小
数点表示を行なうものとしては、特開昭54−1609
号公報、特開昭57−181593号公報などが知られて
いるが、音源波形との乗算についてはアナログ乗
算器を用いたり、16ビツト×16ビツトのような線
形の並列乗算器を従来どおり使用するものであつ
た。
Conventional structure and its problems Conventionally, in the field of electronic musical instruments, when creating a musical sound waveform with an envelope by multiplying a sound source waveform and an envelope waveform, a digital multiplier of 12 bits x 12 bits or more has been used as a digital multiplier. If one with a width was not used, when the envelope was attenuated, noise due to digitization errors would occur, which would be audible to the ears. Furthermore, the DA converter required a 14-bit to 16-bit one, and the envelope waveform also required a resolution of 14 to 16 bits. As an envelope waveform, instead of using a 16-bit linear code, a binary floating-point representation is shown in Japanese Patent Application Laid-Open No. 54-1609.
For multiplication with the sound source waveform, analog multipliers are used, or linear parallel multipliers such as 16 bits x 16 bits are used as usual. It was something to do.

また、特開昭52−27234号公報には、高調波係
数を浮動表示する例が示されているが、エンベロ
ープに適用したものはない。
Furthermore, Japanese Patent Application Laid-Open No. 52-27234 shows an example of floatingly displaying harmonic coefficients, but there is no application to envelopes.

発明の目的 本発明は、従来よりも小規模な乗算器を用いて
波形とエンベロープとの乗算が行なえるようにし
たエンベロープ制御装置を提供するもので、特に
エンベロープデータとして、指数部と仮数部より
なる減小関数を用いることにより、エンベロープ
データの発生が簡単で、乗算器も簡単にできるエ
ンベロープ制御装置を提供せんとするものであ
る。
Purpose of the Invention The present invention provides an envelope control device that can perform multiplication between a waveform and an envelope using a multiplier smaller than conventional ones. The present invention aims to provide an envelope control device in which envelope data can be easily generated and a multiplier can be easily constructed by using a reduction function.

発明の構成 本発明のエンベロープ制御装置は、波形発生器
から供給される波形データを入力とし、エンベロ
ープデータにより波形データの振幅を制御する装
置であつて、エンベロープ発生器と乗算器とシフ
タとを備え、エンベロープ発生器は仮数部と指数
部とから構成される減小関数状のエンベロープデ
ータを発生し、上記仮数部をなす下位コードと上
記波形データを上記乗算器に入力し、入力する際
に、上記仮数部をなす下位コードの上位に付加ビ
ツトとして1を付け加え、上記乗算器の出力を上
記シフタに加え上記シフタのシフトを上記指数部
をなす上位コードにしたがつて行うようにして減
衰エンベロープを付与するようにしたことを特徴
とするものである。
Composition of the Invention The envelope control device of the present invention is a device that receives waveform data supplied from a waveform generator and controls the amplitude of the waveform data using the envelope data, and includes an envelope generator, a multiplier, and a shifter. , the envelope generator generates envelope data in the form of a decreasing function consisting of a mantissa part and an exponent part, and inputs the lower code forming the mantissa part and the waveform data to the multiplier. Adding 1 as an additional bit to the upper part of the lower code forming the mantissa, adding the output of the multiplier to the shifter, and shifting the shifter according to the upper code forming the exponent, the attenuation envelope is created. This feature is characterized in that it is given.

実施例の説明 第1図は本発明の実施例のブロツク図である。
1は楽音の音源の波形データWiを発生する波形
発生器であつて、楽音の一波形をサンプリング
し、電子化したデータを繰り返し発生する。3は
波形データレジスタである。2はエンベロープ発
生器であつて、エンベロープデータEiを発生す
る。エンベロープ波形Eiは、下位Piと上位Qiに
分離できる構造である。4は下位コードPiのため
のレジスタ、5は上位コードQiのためのレジス
タである。波形データWiと下位コードPiとは乗
算器6に加えられる。この際、下位コードPiの最
上位ビツトのさらに上位に、“1”がつけ加えら
れる。したがつて、Piが8ビツトのときは、乗算
器6には、9ビツトのデータが与えられる。乗算
器6の他方の入力には、波形データWiが入力さ
れる。このデータを10ビツトで構成することにす
る。乗算器6の出力は、10+9=19ビツトのうち
上位12ビツトを使用することにする。この積コー
ドWiは、シフタ8に入力される。シフタは、入
力コードのビツトシフトして出力するもので、何
ビツト上位、または下位にシフトするかを、エン
ベロープデータの上位コードQiにより指定する。
DESCRIPTION OF THE EMBODIMENTS FIG. 1 is a block diagram of an embodiment of the present invention.
Reference numeral 1 denotes a waveform generator that generates waveform data Wi of a musical sound source, which samples one waveform of a musical sound and repeatedly generates electronic data. 3 is a waveform data register. 2 is an envelope generator that generates envelope data Ei. The envelope waveform Ei has a structure that can be separated into lower Pi and upper Qi. 4 is a register for the lower code Pi, and 5 is a register for the upper code Qi. The waveform data Wi and the lower code Pi are added to a multiplier 6. At this time, "1" is added above the most significant bit of the lower code Pi. Therefore, when Pi is 8 bits, multiplier 6 is given 9 bits of data. Waveform data Wi is input to the other input of the multiplier 6. This data will consist of 10 bits. For the output of the multiplier 6, we will use the upper 12 bits out of 10+9=19 bits. This product code Wi is input to the shifter 8. The shifter shifts the bits of the input code and outputs the result.The upper or lower bits to be shifted are specified by the upper code Qi of the envelope data.

ここで、エンベロープデータが {q3q2q1q0p7p6p5p4p3p2p1p0} で表わされるとする。{p7〜p0}は仮数部を表わ
し、{q3〜q0}は指数部を表わす。
Here, assume that the envelope data is represented by {q 3 q 2 q 1 q 0 p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 0 }. {p 7 to p 0 } represents the mantissa part, and {q 3 to q 0 } represents the exponent part.

Eiの大きさは Ei={7i=o Pi2i}23j=o qj2j のように、2進の浮動表示の値として表わされ
る。Piの上位に“1”を付け加えると、Eiは実質
的に E^i={287i=o Pi2j}23j=o qj2j となる。{ }内をP^iと表わす。
The magnitude of Ei is expressed as a binary floating value, such as Ei={ 7i=o Pi2 i }2 3j=o qj2 j . If "1" is added to the top of Pi, Ei becomes essentially E^i={2 8 + 7i=o Pi2 j }2 3j=o qj2 j . The value inside { } is expressed as P^i.

一方、Wiを10ビツトとすると Wi=−w9298i=o wi2i となる。ただし、これは負数を2の補数表示とし
ている。
On the other hand, if Wi is 10 bits, Wi = −w 9 2 9 + 8i=o wi2 i . However, this uses two's complement representation of negative numbers.

Wi×E^iは Wi×E^i=Wi×P^i×23j=o qj2j =WPi−23j=o qj2j WPi項は、10ビツト×9ビツトの乗算器6で計
算する。
Wi × E^i is Wi × E^i = Wi × P^i × 2 3j=o qj2 j = WPi−2 3j=o qj2 j The WPi term is the 10-bit × 9-bit multiplier 6 Calculate with.

3j=o qj2j 項は、上位コードQiによつて、16通りのシフ
トを行なうことに相当し、Qi=(0000)ではシフ
トなし、Qi=(0001)では上位へ1ビツトシフ
ト、Qi=(0010)では上位へ2ビツトシフト、Qi
=(1111)では上位へ15ビツトシフトする。した
がつて、WPiを12ビツトとすると、シフタ8の出
力は 12+15=27ビツト の幅になるが、上位から16ビツトのみを取り出し
て、DA変換器9に入力することにする。このよ
うにすれば、WPiが12ビツトであるから、量子化
ノイズに対するS/Nが約72dBであり、ダイナ
ミツクレンジが、16ビツトに対応して、96dBと
なり、十分に高品質の音を得ることができる。
2 3j=o qj2 The j term corresponds to performing 16 shifts depending on the upper code Qi, where Qi = (0000) is no shift, Qi = (0001) is a 1-bit shift to the higher order, and Qi = (0010) shifts 2 bits to the upper position, Qi
= (1111) shifts 15 bits to the upper position. Therefore, if WPi is 12 bits, the output of shifter 8 will have a width of 12+15=27 bits, but only the upper 16 bits will be taken out and input to DA converter 9. In this way, since WPi is 12 bits, the S/N against quantization noise is approximately 72 dB, and the dynamic range is 96 dB, corresponding to 16 bits, to obtain sufficiently high quality sound. be able to.

第2図は、本発明の別の実施例である。第1図
の実施例との違いについて述べる。デイジタルシ
フタ8が省かれ、その代りにアナログのシフタに
相当する減衰器10が、DA変換器9の出力側に
設けられ、減衰度ATが上位コードQiにより切り
換えられる。減衰度ATは AT=K23j=o qj2j で表わされる。Kは定数である。このようにすれ
ば、DA変換器9として、12ビツト精度のもので
よいから、第1図の実施例より有利である。
FIG. 2 is another embodiment of the invention. Differences from the embodiment shown in FIG. 1 will be described. The digital shifter 8 is omitted, and instead, an attenuator 10 corresponding to an analog shifter is provided on the output side of the DA converter 9, and the degree of attenuation AT is switched by the upper code Qi. The degree of attenuation AT is expressed as AT=K2 3j=o qj2 j . K is a constant. This arrangement is more advantageous than the embodiment shown in FIG. 1, since the DA converter 9 can be of 12-bit precision.

第3図のAは、P^iとQiの一例である。エンベ
ロープの減衰過程、いわゆるレリーズを示してい
る。Piは255から0までの変化を行なうから、P^i
は511から256まで変化する。第4図Aは、Qi,
Pi,P^iのフオーマツトである。
A in FIG. 3 is an example of P^i and Qi. It shows the attenuation process of the envelope, the so-called release. Since Pi changes from 255 to 0, P^i
varies from 511 to 256. Figure 4A shows Qi,
This is the format of Pi and P^i.

第5図は、本発明に関連する別の例である。波
形データWiと下位コードPiは乗算器6に加えら
れ、その精出力は、上位コードQiにしたがつて、
シフタ8によりシフトされる。波形データWiも
シフタ18によつてシフトされる。シフタ8と1
8の出力は、減算器20に加えられて、ここにお
いて、それらの差がとられる。減算器20の出力
はDA変換器に入力される。
FIG. 5 is another example related to the present invention. The waveform data Wi and the lower code Pi are added to the multiplier 6, and the output thereof is according to the upper code Qi.
It is shifted by shifter 8. The waveform data Wi is also shifted by the shifter 18. shifter 8 and 1
The outputs of 8 are applied to a subtractor 20 where their difference is taken. The output of the subtracter 20 is input to a DA converter.

第6図は、第5図の実施例のシフタ8,9と減
算器20の順序を逆にして、シフタを1個にする
と共に、減算器20の扱うべきビツト幅を減らし
たものである。
In FIG. 6, the order of the shifters 8, 9 and subtracter 20 of the embodiment of FIG. 5 is reversed to reduce the number of shifters to one, and the bit width to be handled by the subtracter 20 is reduced.

第5図と第6図の実施例では、エンベロープデ
ータEiとして、その減衰過程において、増加関数
となるように発生させるものとする。第3図B
に、値の例を示す。第4図Bはエンベロープデー
タのフオーマツトである。
In the embodiments shown in FIGS. 5 and 6, the envelope data Ei is generated so that it becomes an increasing function in its attenuation process. Figure 3B
Example values are shown below. FIG. 4B shows the format of envelope data.

第7図は、アナログ式のシフタの例である。第
7図において、抵抗は周知のR―2R形式のラダ
ーネツトワークである。2Rの抵抗側にはスイツ
チが設けられ、演算増幅器31の+入力と−入力
への電流の流入を選択する。RFは利得を決める
帰還抵抗であつて、−入力への流入電流が流れる。
30はデコーダであつて、上位コードQiに従つ
て、16個のスイツチのうちの1個を、−入力側に
選択し切り換える。スイツチS0では減衰なし、ス
イツチS1では−6dB,S2では−12dB、……とな
る。スイツチSiでは−6×i dBとなる。最も
減衰の大きいS15では、Qi=(1111)である。この
ときは、スイツチを+入力側に固定して入力が遮
断されるようにしてもよい。
FIG. 7 is an example of an analog shifter. In FIG. 7, the resistors are a well-known R-2R type ladder network. A switch is provided on the resistor side of 2R to select the flow of current into the +input and -input of the operational amplifier 31. R F is a feedback resistor that determines the gain, and an inflow current flows into the - input.
30 is a decoder which selects and switches one of the 16 switches to the -input side according to the upper code Qi. With switch S 0 , there is no attenuation, with switch S 1 -6 dB, with switch S 2 -12 dB, and so on. For switch Si, it is -6×i dB. For S 15 , which has the largest attenuation, Qi = (1111). In this case, the switch may be fixed to the + input side so that the input is cut off.

第7図の例では、16通りのレベルを生じるが、
通常の音に対しては十分すぎる。Qiを3ビツト
としてもよい。Qiを4ビツトとした場合でも、
16通り全部使わずに、10ビツト〜12ビツト位だけ
を用いるようにしてもよい。
In the example in Figure 7, 16 levels are generated, but
More than enough for normal sounds. Qi may be 3 bits. Even when Qi is set to 4 bits,
Instead of using all 16 bits, only about 10 to 12 bits may be used.

なお、第3図Bのコードの場合は、第7図のデ
コーダとスイツチの対応とを逆にすれば良い。
In the case of the code shown in FIG. 3B, the correspondence between the decoder and the switch shown in FIG. 7 may be reversed.

第1図、第2図の実施例において、Pi,Qiが
減少してゆきき、Qi=(0000)となつて、さら
に、Piが(00000000)を越えて小さくなつたとき
には、Qi=(1111)となりかつBORROWがが発
生するが、このときには、Qi=(1111)または
BORROWを検出して、Q^i=(0000)をQiの代
りにシフタに供給し、かつ、Piのさらに上位の付
加ビツトを“1”から“0”に切り換えるように
すれば、P^iとしては、通常のレンジQi=(0001)
〜(1110)では、P^i=511〜256がとれ、Qi=
(0000)では、P^i=511〜0の値が取れることにな
る。
In the embodiments shown in Figs. 1 and 2, Pi and Qi decrease until Qi = (0000), and then when Pi becomes smaller than (00000000), Qi = (1111 ) and BORROW occurs, but in this case, Qi = (1111) or
By detecting BORROW, supplying Q^i = (0000) to the shifter instead of Qi, and switching the higher-order additional bit of Pi from "1" to "0", P^i As, the normal range Qi = (0001)
~ (1110), P^i = 511 ~ 256, and Qi =
(0000), P^i can take values from 511 to 0.

以上の実施例では、波形データとエンベロープ
データの積をそのままDA変換する場合について
説明した。
In the above embodiment, a case has been described in which the product of waveform data and envelope data is subjected to DA conversion as it is.

第8図は、Wi×Eiのiに関する差分値を出力
する場合の実施例である。
FIG. 8 shows an example in which a difference value regarding i of Wi×Ei is output.

波形データWiと、下位データPiに“1”を付
加したP^iとが乗算器60に加えられ、積Wiを
得る。積WPiはラツチ40に印加されるから、時
刻iでは、1回前の積WPi-1が保持される。エン
ベロープデータEiの上位コードQiは、ラツチ4
2、比較器43、およびアナログ式のシフタであ
る減衰器10に供給される。ラツチ42には、1
回前の上位コードQi-1が保持されており、比較器
43に供給される。比較器43は、QiとQi-1とを
比較し、つぎの条件にもとづき出力を出す。
The waveform data Wi and P^i obtained by adding "1" to the lower order data Pi are added to the multiplier 60 to obtain the product Wi. Since the product WPi is applied to the latch 40, the previous product WPi -1 is held at time i. The upper code Qi of the envelope data Ei is latch 4.
2, a comparator 43, and an attenuator 10, which is an analog shifter. The latch 42 has 1
The previous higher order code Q i-1 is held and supplied to the comparator 43. The comparator 43 compares Qi and Q i-1 and outputs an output based on the following conditions.

Qi>Qi-1:a Qi=Qi-1:b Qi<Qi-1:c ラツチ40の出力WPi-1は、シフタ41に供給
される。シフタ41は、WPi-1を1ビツト上下に
シフトするもので、アンドゲートとアオゲートの
組み合わせで構成できる。入力端子Aに入つた信
号は、1ビツト下位にシフトされる。入力端子B
に入つた信号は、そのまま出力される。入力端子
Cに入つた信号は1ビツト上位にシフトされる。
したがつて、入力WPi-1はつぎのように変換され
ることになる。
Qi>Q i-1 :a Qi=Q i-1 :b Qi<Q i-1 :c The output WP i-1 of the latch 40 is supplied to the shifter 41. The shifter 41 shifts WP i-1 up or down by 1 bit, and can be constructed from a combination of an AND gate and an AO gate. The signal entering input terminal A is shifted one bit lower. Input terminal B
The input signal is output as is. The signal entering input terminal C is shifted one bit upwards.
Therefore, input WP i-1 will be converted as follows.

a:Aを選択:1/2WPi-1 b:Bを選択:WPi-1 c:Cを選択:2WPi-1 シフタ41の出力と、積とは減算器61に供給
され、差が計算される。差分出力は、つぎのよう
になる。
a: Select A: 1/2WP i-1 b: Select B: WP i-1 c: Select C: 2WP i-1 The output of the shifter 41 and the product are supplied to the subtracter 61, and the difference is Calculated. The differential output is as follows.

Qi>Qi-1のとき △WPi=1/2WPi-1−WPi Qi=Qi-1のとき △WPi=WPi-1−WPi Qi<Qi-1のとき WPi=2WPi-1−WPi 減算器61の出力△WPiは、DA変換器9と減
衰器10を経て、キヤパシタCと演算増幅器11
とよりなる積分器に加えられる。差分値△WPiは
WPiの微分値に相当するから、積分器の出力は
WiとEiとの積の波形になる。
When Qi>Q i-1 △WPi=1/2WP i-1 −WPi When Qi=Q i -1 △WPi=WP i-1 −WPi When Qi<Q i-1 WPi=2WP i-1 -WPi The output △WPi of the subtracter 61 passes through the DA converter 9 and the attenuator 10, and then the capacitor C and the operational amplifier 11.
is added to an integrator consisting of . The difference value △WPi is
Since it corresponds to the differential value of WPi, the output of the integrator is
The waveform is the product of Wi and Ei.

比較器43とシフタ41とは、上位コードQi
とQi-1とが異なる。すなわち、エンベロープデー
タの指数表示部のレンジが異なる場合のP^iとP^i-1
との差異を補正して、正しい差分値△WPiが得ら
れるようにするためのものである。
The comparator 43 and shifter 41 use the upper code Qi
and Q i-1 are different. In other words, P^i and P^ i-1 when the ranges of the index display part of the envelope data are different.
This is to correct the difference between the two and obtain the correct difference value △WPi.

△WPiはWPiとWPi-1との差分であるから、
WPiと12ビツトとしても、△WPiのワード幅は小
さいことが殆どである。したがつて、差分を計算
する本実施例では、DA変換器9のワード幅を12
ビツト以下にすることができる。
Since △WPi is the difference between WPi and WP i-1 ,
Even with WPi and 12 bits, the word width of △WPi is usually small. Therefore, in this embodiment for calculating the difference, the word width of the DA converter 9 is set to 12
It can be less than 1 bit.

第9図は、第8図に用いたDA変換器9の部分
の別の例である。差分値△WPiはシフタ70、
DA変換器71、アナログ式のシフタ72を介し
て出力され、第8図の減衰器10に印加される。
シフタ70とシフタ72には、△WPiの7ビツト
のデータの上位3ビツトが供給され、シフト動作
が制御される。第10図Aのように△WPiの上位
3ビツトが“0”のときは、下位4ビツトがその
まま、DA変換器71に加わり、シフタ72は、
利得が1/4、すなわち、−12dBとなる。第10図
Bのように、上位の3ビツトが“001”のときは、
中間の4ビツトがシフタ70のシフト動作により
出力され、これがDA変換器71に加わり、シフ
タ72は利得が1/2、すなわち、−6dBとなる。第
10図Cのように△WPiの上位2ビツトが“01”
のときは、MSB(最上位ビツト)を除く上位4ビ
ツトをDA変換器71に加え、シフタ72は減衰
度0dBとする。
FIG. 9 shows another example of the DA converter 9 used in FIG. 8. The difference value △WPi is shifter 70,
The signal is outputted via a DA converter 71 and an analog shifter 72, and applied to the attenuator 10 in FIG.
The shifter 70 and shifter 72 are supplied with the upper 3 bits of the 7-bit data of ΔWPi to control the shift operation. When the upper 3 bits of △WPi are "0" as shown in FIG. 10A, the lower 4 bits are directly applied to the DA converter 71, and the shifter 72 is
The gain is 1/4, or -12dB. As shown in Figure 10B, when the upper 3 bits are “001”,
The middle 4 bits are output by the shift operation of the shifter 70, and are applied to the DA converter 71, so that the shifter 72 has a gain of 1/2, that is, -6 dB. As shown in Figure 10C, the upper two bits of △WPi are “01”
In this case, the upper 4 bits excluding the MSB (most significant bit) are applied to the DA converter 71, and the shifter 72 has an attenuation of 0 dB.

上記説明は、△WPiが正のときである。△WPi
が負のとき、2の補数表示をした場合が第11図
である。第11図において、上位3ビツトが
“11”のときは、第11図Dに示す下位4ビツト
をそのままDA変換器71に加える。シフタ72
は、−2dBとなる。上位3ビツトが“110”のとき
には、第11図Eの中間の4ビツトをシフタ70
が出力する。このときシフタ72は−6dBとな
る。上位2ビツトが“10”のときには、第11図
Fに示す4ビツトがシフタ70より出力される。
このときシフタ12は0dBとなる。△WPi7ビツ
トのうち、MSBは反転して、DA変換器71の
MSB入力に与えられる。このようにすると、こ
の補数表示が、オフセツトバイナリ表示に変換さ
れる。
The above explanation applies when △WPi is positive. △WPi
FIG. 11 shows a case in which the two's complement representation is performed when is negative. In FIG. 11, when the upper 3 bits are "11", the lower 4 bits shown in FIG. 11D are directly applied to the DA converter 71. shifter 72
is -2dB. When the upper 3 bits are "110", the middle 4 bits in FIG. 11E are transferred to the shifter 70.
outputs. At this time, the shifter 72 becomes -6 dB. When the upper two bits are "10", the four bits shown in FIG. 11F are output from the shifter 70.
At this time, the shifter 12 becomes 0 dB. Of the △WPi7 bits, the MSB is inverted and sent to the DA converter 71.
Given on MSB input. In this way, this complement representation is converted to an offset binary representation.

波形発生器1は、デイジタル的な音源波形を出
力するもので、記憶装置に書き込まれたデータを
順次読み出すもので良い。エンベロープ発生器2
は、アツプダウンカウンタなどが用いられる。
The waveform generator 1 outputs a digital sound source waveform, and may be one that sequentially reads out data written in a storage device. envelope generator 2
, an up-down counter or the like is used.

第5図や第6図の実施例のように増加関数型の
エンベロープデータEiを用いる場合にも、第8図
のような差分値を求めるような構成にすることが
できることは云うまでもない。
It goes without saying that even when using increasing function type envelope data Ei as in the embodiments of FIGS. 5 and 6, it is possible to adopt a configuration that calculates the difference value as shown in FIG.

発明の効果 以上の説明から明らかなように、本発明は波形
発生器から供給される波形データを入力とし、エ
ンベロープデータにより波形データの振幅を制御
する装置であつて、エンベロープ発生器と乗算器
とシフタとを備え、エンベロープ発生器は仮数部
と指数部とから構成される減少関数状のエンベロ
ープデータを発生し、上記仮数部をなす下位コー
ドと上記波形データを上記乗算器に入力し、入力
する際に、上記仮数部をなす下位コードの上位に
付加ビツトとして1を付け加え、上記乗算器の出
力を上記シフタに加え上記シフタのシフトを上記
指数部をなす上位コードにしたがつて行うように
して、減衰エンベロープを付与するようにしたこ
とにより、波形とエンベロープの乗算された出力
波形を得るようにしたものであるから、従来のエ
ンベロープ制御装置に比べて乗算器を小規模にで
きるという効果が得られる。さらに、エンベロー
プデータとして、減衰関数を用いるようにしたし
たので、エンベロープデータの発生が簡単であ
り、付加ビツトを仮数部の上位ビツトにつけるだ
けで、乗算やシフトの処理が単純化される。
Effects of the Invention As is clear from the above description, the present invention is a device that receives waveform data supplied from a waveform generator as input and controls the amplitude of the waveform data using envelope data. The envelope generator generates envelope data in the form of a decreasing function consisting of a mantissa part and an exponent part, and inputs the lower code forming the mantissa part and the waveform data to the multiplier. At this time, 1 is added as an additional bit to the upper part of the lower code forming the mantissa, the output of the multiplier is added to the shifter, and the shifter is shifted according to the upper code forming the exponent. By adding an attenuation envelope, an output waveform obtained by multiplying the waveform and the envelope is obtained, which has the effect that the multiplier can be made smaller than the conventional envelope control device. It will be done. Furthermore, since an attenuation function is used as the envelope data, generating the envelope data is easy, and simply adding additional bits to the upper bits of the mantissa simplifies multiplication and shift processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロツク図、第2
図は本発明の第2の実施例のブロツク図、第3図
は上記各実施例に用いるエンベロープデータの例
を示す図、第4図はエンベロープデータのフオー
マツトの例を示す図、第5図、第6図は本発明に
関連するエンベロープ制御装置のブロツク図、第
7図は上記各実施例に用いるシフタの一例を示す
回路図、第8図は差分値を出力するようにした実
施例のブロツク図、第9図は第8図の実施例にお
けるDA変換器を浮動形式のDA変換器で構成し
た場合のブロツク図、第10図,第11図は第9
図のコード表を示す図である。 1……波形発生器、2……エンベロープ発生
器、6……乗算器、8……シフタ、9……DA変
換器、10……アナログ式シフタ。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
The figure is a block diagram of the second embodiment of the present invention, FIG. 3 is a diagram showing an example of envelope data used in each of the above embodiments, FIG. 4 is a diagram showing an example of the format of envelope data, FIG. FIG. 6 is a block diagram of an envelope control device related to the present invention, FIG. 7 is a circuit diagram showing an example of a shifter used in each of the above embodiments, and FIG. 8 is a block diagram of an embodiment configured to output a difference value. 9 is a block diagram when the DA converter in the embodiment shown in FIG.
It is a figure which shows the code table of a figure. 1... Waveform generator, 2... Envelope generator, 6... Multiplier, 8... Shifter, 9... DA converter, 10... Analog shifter.

Claims (1)

【特許請求の範囲】[Claims] 1 波形発生器から供給される波形データを入力
とし、エンベロープデータにより波形データの振
幅を制御する装置であつて、エンベロープ発生器
と乗算器とシフタとを備え、上記エンベロープ発
生器は仮数部と指数部とから構成される減少関数
状のエンベロープデータを発生し、上記仮数部を
なす下位コードと、上記波形データを上記乗算器
に入力し、入力する際に、上記仮数部をなす下位
コードの上位に付加ビツトとして1を付け加え、
上記乗算器の出力を上記シフタに加え上記シフタ
のシフトを上記指数部をなす上位コードにしたが
つて行うようにして減衰エンベロープを付与する
ようにしたエンベロープ制御装置。
1 A device that receives waveform data supplied from a waveform generator as input and controls the amplitude of the waveform data using envelope data, and includes an envelope generator, a multiplier, and a shifter, and the envelope generator has a mantissa and an exponent. The lower code that forms the mantissa part and the waveform data are input to the multiplier, and when inputting, the upper code of the lower code that forms the mantissa part is input to the multiplier. Add 1 as an additional bit to
An envelope control device for applying an attenuation envelope by adding the output of the multiplier to the shifter and shifting the shifter in accordance with an upper code forming the exponent part.
JP57224327A 1982-12-20 1982-12-20 Envelope control device Granted JPS59113494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224327A JPS59113494A (en) 1982-12-20 1982-12-20 Envelope control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224327A JPS59113494A (en) 1982-12-20 1982-12-20 Envelope control device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4292456A Division JP2512270B2 (en) 1992-10-30 1992-10-30 Envelope control device

Publications (2)

Publication Number Publication Date
JPS59113494A JPS59113494A (en) 1984-06-30
JPH0258638B2 true JPH0258638B2 (en) 1990-12-10

Family

ID=16812013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224327A Granted JPS59113494A (en) 1982-12-20 1982-12-20 Envelope control device

Country Status (1)

Country Link
JP (1) JPS59113494A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195697A (en) * 1983-04-22 1984-11-06 ヤマハ株式会社 Electronic musical instrument

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031377A (en) * 1975-08-25 1977-06-21 Nippon Gakki Seizo Kabushiki Kaisha Fast multiplier circuit employing shift circuitry responsive to two binary numbers the sum of which approximately equals the mantissa of the multiplier

Also Published As

Publication number Publication date
JPS59113494A (en) 1984-06-30

Similar Documents

Publication Publication Date Title
JPS6380626A (en) Digital/analog converter
US5748747A (en) Digital signal processor for adding harmonic content to digital audio signal
JP2001053614A (en) D/a conversion device
JPH0258638B2 (en)
JPH032318B2 (en)
JPS646479B2 (en)
JP2512270B2 (en) Envelope control device
JP3136797B2 (en) Sound data processing method and sound data processing device
JP2579555B2 (en) Digital / analog converter
JPH0313594B2 (en)
JP2725524B2 (en) Waveform data compression method and waveform data reproducing apparatus
JPH0821858B2 (en) Digital-analog converter
JP2768193B2 (en) Distortion imparting circuit
JP2805898B2 (en) Digital filter for music synthesis
JPS6271995A (en) Electronic musical instrument
JPH043556B2 (en)
JPH03178223A (en) D/a converter circuit
JPH03217898A (en) Envelope follower
JPH0634168B2 (en) Electronic musical instrument
JPS61230428A (en) Digital signal processing circuit
JPH0644711B2 (en) Analog-to-digital converter
JPS59136789A (en) Musical sound frequency controller for electronic musical instrument
JPH0467199B2 (en)
JPH1093437A (en) Function generating circuit
JPS6152699A (en) Digital voice adder