JPH0258638B2

JPH0258638B2 -

Info

Publication number: JPH0258638B2
Application number: JP57224327A
Authority: JP
Inventors: Kinji Kawamoto; Kazuhiro Murase; Tetsuhiko Kaneaki
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-12-20
Filing date: 1982-12-20
Publication date: 1990-12-10
Also published as: JPS59113494A

Description

【発明の詳細な説明】産業上の利用分野本発明は、電子楽器のように音源波形とエンベ
ロープ波形とを乗算するのに適したエンベロープ
制御装置に関するものである。

従来例の構成とその問題点従来、電子楽器の分野において、音源波形とエ
ンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、デイジタル乗算
器として12ビツト×12ビツト以上のビツト幅をも
つものを用いないと、エンベロープが減衰したと
きに、電子化誤差による雑音が発生し、耳につく
という問題があつた。また、DA変換器として
も、14ビツト〜16ビツトのものを必要とし、エン
ベロープ波形も、14ビツト〜16ビツトの分解能を
必要とした。エンベロープ波形として、16ビツト
のリニアなコードを用いる代りに、２進の浮動小
数点表示を行なうものとしては、特開昭54−1609
号公報、特開昭57−181593号公報などが知られて
いるが、音源波形との乗算についてはアナログ乗
算器を用いたり、16ビツト×16ビツトのような線
形の並列乗算器を従来どおり使用するものであつ
た。

また、特開昭52−27234号公報には、高調波係
数を浮動表示する例が示されているが、エンベロ
ープに適用したものはない。

発明の目的本発明は、従来よりも小規模な乗算器を用いて
波形とエンベロープとの乗算が行なえるようにし
たエンベロープ制御装置を提供するもので、特に
エンベロープデータとして、指数部と仮数部より
なる減小関数を用いることにより、エンベロープ
データの発生が簡単で、乗算器も簡単にできるエ
ンベロープ制御装置を提供せんとするものであ
る。

発明の構成本発明のエンベロープ制御装置は、波形発生器
から供給される波形データを入力とし、エンベロ
ープデータにより波形データの振幅を制御する装
置であつて、エンベロープ発生器と乗算器とシフ
タとを備え、エンベロープ発生器は仮数部と指数
部とから構成される減小関数状のエンベロープデ
ータを発生し、上記仮数部をなす下位コードと上
記波形データを上記乗算器に入力し、入力する際
に、上記仮数部をなす下位コードの上位に付加ビ
ツトとして１を付け加え、上記乗算器の出力を上
記シフタに加え上記シフタのシフトを上記指数部
をなす上位コードにしたがつて行うようにして減
衰エンベロープを付与するようにしたことを特徴
とするものである。

実施例の説明第１図は本発明の実施例のブロツク図である。
１は楽音の音源の波形データWiを発生する波形
発生器であつて、楽音の一波形をサンプリング
し、電子化したデータを繰り返し発生する。３は
波形データレジスタである。２はエンベロープ発
生器であつて、エンベロープデータEiを発生す
る。エンベロープ波形Eiは、下位Piと上位Qiに
分離できる構造である。４は下位コードPiのため
のレジスタ、５は上位コードQiのためのレジス
タである。波形データWiと下位コードPiとは乗
算器６に加えられる。この際、下位コードPiの最
上位ビツトのさらに上位に、“１”がつけ加えら
れる。したがつて、Piが８ビツトのときは、乗算
器６には、９ビツトのデータが与えられる。乗算
器６の他方の入力には、波形データWiが入力さ
れる。このデータを10ビツトで構成することにす
る。乗算器６の出力は、10＋９＝19ビツトのうち
上位12ビツトを使用することにする。この積コー
ドWiは、シフタ８に入力される。シフタは、入
力コードのビツトシフトして出力するもので、何
ビツト上位、または下位にシフトするかを、エン
ベロープデータの上位コードQiにより指定する。

ここで、エンベロープデータが｛q₃q₂q₁q₀p₇p₆p₅p₄p₃p₂p₁p₀｝で表わされるとする。｛p₇〜p₀｝は仮数部を表わ
し、｛q₃〜q₀｝は指数部を表わす。

Eiの大きさは Ei＝｛₇ 〓^i=o Pi2ⁱ｝２₃ 〓^j=o qj2^j のように、２進の浮動表示の値として表わされ
る。Piの上位に“１”を付け加えると、Eiは実質
的に E^i＝｛2⁸＋₇ 〓^i=o Pi2^j｝２₃ 〓^j=o qj2^j となる。｛｝内をP^iと表わす。

一方、Wiを10ビツトとすると Wi＝−w₉2⁹＋₈ 〓^i=o wi2ⁱ となる。ただし、これは負数を２の補数表示とし
ている。

Wi×E^iは Wi×E^i＝Wi×P^i×２₃ 〓^j=o qj2^j ＝WPi−２₃ 〓^j=o qj2^j WPi項は、10ビツト×９ビツトの乗算器６で計
算する。

２₃ 〓^j=o qj2^j 項は、上位コードQiによつて、16通りのシフ
トを行なうことに相当し、Qi＝（0000）ではシフ
トなし、Qi＝（0001）では上位へ１ビツトシフ
ト、Qi＝（0010）では上位へ２ビツトシフト、Qi
＝（1111）では上位へ15ビツトシフトする。した
がつて、WPiを12ビツトとすると、シフタ８の出
力は 12＋15＝27ビツトの幅になるが、上位から16ビツトのみを取り出し
て、DA変換器９に入力することにする。このよ
うにすれば、WPiが12ビツトであるから、量子化
ノイズに対するＳ／Ｎが約72dBであり、ダイナ
ミツクレンジが、16ビツトに対応して、96dBと
なり、十分に高品質の音を得ることができる。

第２図は、本発明の別の実施例である。第１図
の実施例との違いについて述べる。デイジタルシ
フタ８が省かれ、その代りにアナログのシフタに
相当する減衰器１０が、DA変換器９の出力側に
設けられ、減衰度ATが上位コードQiにより切り
換えられる。減衰度ATは AT＝K2₃ 〓^j=o qj2^j で表わされる。Ｋは定数である。このようにすれ
ば、DA変換器９として、12ビツト精度のもので
よいから、第１図の実施例より有利である。

第３図のＡは、P^iとQiの一例である。エンベ
ロープの減衰過程、いわゆるレリーズを示してい
る。Piは255から０までの変化を行なうから、P^i
は511から256まで変化する。第４図Ａは、Qi，
Pi，P^iのフオーマツトである。

第５図は、本発明に関連する別の例である。波
形データWiと下位コードPiは乗算器６に加えら
れ、その精出力は、上位コードQiにしたがつて、
シフタ８によりシフトされる。波形データWiも
シフタ１８によつてシフトされる。シフタ８と１
８の出力は、減算器２０に加えられて、ここにお
いて、それらの差がとられる。減算器２０の出力
はDA変換器に入力される。

第６図は、第５図の実施例のシフタ８，９と減
算器２０の順序を逆にして、シフタを１個にする
と共に、減算器２０の扱うべきビツト幅を減らし
たものである。

第５図と第６図の実施例では、エンベロープデ
ータEiとして、その減衰過程において、増加関数
となるように発生させるものとする。第３図Ｂ
に、値の例を示す。第４図Ｂはエンベロープデー
タのフオーマツトである。

第７図は、アナログ式のシフタの例である。第
７図において、抵抗は周知のＲ―2R形式のラダ
ーネツトワークである。2Rの抵抗側にはスイツ
チが設けられ、演算増幅器３１の＋入力と−入力
への電流の流入を選択する。R_Fは利得を決める
帰還抵抗であつて、−入力への流入電流が流れる。
３０はデコーダであつて、上位コードQiに従つ
て、16個のスイツチのうちの１個を、−入力側に
選択し切り換える。スイツチS₀では減衰なし、ス
イツチS₁では−6dB，S₂では−12dB、……とな
る。スイツチSiでは−６×ｉ dBとなる。最も
減衰の大きいS₁₅では、Qi＝（1111）である。この
ときは、スイツチを＋入力側に固定して入力が遮
断されるようにしてもよい。

第７図の例では、16通りのレベルを生じるが、
通常の音に対しては十分すぎる。Qiを３ビツト
としてもよい。Qiを４ビツトとした場合でも、
16通り全部使わずに、10ビツト〜12ビツト位だけ
を用いるようにしてもよい。

なお、第３図Ｂのコードの場合は、第７図のデ
コーダとスイツチの対応とを逆にすれば良い。

第１図、第２図の実施例において、Pi，Qiが
減少してゆきき、Qi＝（0000）となつて、さら
に、Piが（00000000）を越えて小さくなつたとき
には、Qi＝（1111）となりかつBORROWがが発
生するが、このときには、Qi＝（1111）または
BORROWを検出して、Ｑ＾ｉ＝（0000）をQiの代
りにシフタに供給し、かつ、Piのさらに上位の付
加ビツトを“１”から“０”に切り換えるように
すれば、P^iとしては、通常のレンジQi＝（0001）
〜（1110）では、P^i＝511〜256がとれ、Qi＝
（0000）では、P^i＝511〜０の値が取れることにな
る。

以上の実施例では、波形データとエンベロープ
データの積をそのままDA変換する場合について
説明した。

第８図は、Wi×Eiのｉに関する差分値を出力
する場合の実施例である。

波形データWiと、下位データPiに“１”を付
加したＰ＾ｉとが乗算器６０に加えられ、積Wiを
得る。積WPiはラツチ４０に印加されるから、時
刻ｉでは、１回前の積WP_i-1が保持される。エン
ベロープデータEiの上位コードQiは、ラツチ４
２、比較器４３、およびアナログ式のシフタであ
る減衰器１０に供給される。ラツチ４２には、１
回前の上位コードQ_i-1が保持されており、比較器
４３に供給される。比較器４３は、QiとQ_i-1とを
比較し、つぎの条件にもとづき出力を出す。

Qi＞Q_i-1：ａ Qi＝Q_i-1：ｂ Qi＜Q_i-1：ｃラツチ４０の出力WP_i-1は、シフタ４１に供給
される。シフタ４１は、WP_i-1を１ビツト上下に
シフトするもので、アンドゲートとアオゲートの
組み合わせで構成できる。入力端子Ａに入つた信
号は、１ビツト下位にシフトされる。入力端子Ｂ
に入つた信号は、そのまま出力される。入力端子
Ｃに入つた信号は１ビツト上位にシフトされる。
したがつて、入力WP_i-1はつぎのように変換され
ることになる。

ａ：Ａを選択：１／２WP_i-1 ｂ：Ｂを選択：WP_i-1 ｃ：Ｃを選択：2WP_i-1 シフタ４１の出力と、積とは減算器６１に供給
され、差が計算される。差分出力は、つぎのよう
になる。

Qi＞Q_i-1のとき △WPi＝１／２WP_i-1−WPi Qi＝Q_i-1のとき △WPi＝WP_i-1−WPi Qi＜Q_i-1のとき WPi＝2WP_i-1−WPi 減算器６１の出力△WPiは、DA変換器９と減
衰器１０を経て、キヤパシタＣと演算増幅器１１
とよりなる積分器に加えられる。差分値△WPiは
WPiの微分値に相当するから、積分器の出力は
WiとEiとの積の波形になる。

比較器４３とシフタ４１とは、上位コードQi
とQ_i-1とが異なる。すなわち、エンベロープデー
タの指数表示部のレンジが異なる場合のP^iとP^_i-1
との差異を補正して、正しい差分値△WPiが得ら
れるようにするためのものである。

△WPiはWPiとWP_i-1との差分であるから、
WPiと12ビツトとしても、△WPiのワード幅は小
さいことが殆どである。したがつて、差分を計算
する本実施例では、DA変換器９のワード幅を12
ビツト以下にすることができる。

第９図は、第８図に用いたDA変換器９の部分
の別の例である。差分値△WPiはシフタ７０、
DA変換器７１、アナログ式のシフタ７２を介し
て出力され、第８図の減衰器１０に印加される。
シフタ７０とシフタ７２には、△WPiの７ビツト
のデータの上位３ビツトが供給され、シフト動作
が制御される。第１０図Ａのように△WPiの上位
３ビツトが“０”のときは、下位４ビツトがその
まま、DA変換器７１に加わり、シフタ７２は、
利得が1/4、すなわち、−12dBとなる。第１０図
Ｂのように、上位の３ビツトが“001”のときは、
中間の４ビツトがシフタ７０のシフト動作により
出力され、これがDA変換器７１に加わり、シフ
タ７２は利得が1/2、すなわち、−6dBとなる。第
１０図Ｃのように△WPiの上位２ビツトが“01”
のときは、MSB（最上位ビツト）を除く上位４ビ
ツトをDA変換器７１に加え、シフタ７２は減衰
度０dBとする。

上記説明は、△WPiが正のときである。△WPi
が負のとき、２の補数表示をした場合が第１１図
である。第１１図において、上位３ビツトが
“11”のときは、第１１図Ｄに示す下位４ビツト
をそのままDA変換器７１に加える。シフタ７２
は、−2dBとなる。上位３ビツトが“110”のとき
には、第１１図Ｅの中間の４ビツトをシフタ７０
が出力する。このときシフタ７２は−6dBとな
る。上位２ビツトが“10”のときには、第１１図
Ｆに示す４ビツトがシフタ７０より出力される。
このときシフタ１２は0dBとなる。△WPi7ビツ
トのうち、MSBは反転して、DA変換器７１の
MSB入力に与えられる。このようにすると、こ
の補数表示が、オフセツトバイナリ表示に変換さ
れる。

波形発生器１は、デイジタル的な音源波形を出
力するもので、記憶装置に書き込まれたデータを
順次読み出すもので良い。エンベロープ発生器２
は、アツプダウンカウンタなどが用いられる。

第５図や第６図の実施例のように増加関数型の
エンベロープデータEiを用いる場合にも、第８図
のような差分値を求めるような構成にすることが
できることは云うまでもない。

発明の効果以上の説明から明らかなように、本発明は波形
発生器から供給される波形データを入力とし、エ
ンベロープデータにより波形データの振幅を制御
する装置であつて、エンベロープ発生器と乗算器
とシフタとを備え、エンベロープ発生器は仮数部
と指数部とから構成される減少関数状のエンベロ
ープデータを発生し、上記仮数部をなす下位コー
ドと上記波形データを上記乗算器に入力し、入力
する際に、上記仮数部をなす下位コードの上位に
付加ビツトとして１を付け加え、上記乗算器の出
力を上記シフタに加え上記シフタのシフトを上記
指数部をなす上位コードにしたがつて行うように
して、減衰エンベロープを付与するようにしたこ
とにより、波形とエンベロープの乗算された出力
波形を得るようにしたものであるから、従来のエ
ンベロープ制御装置に比べて乗算器を小規模にで
きるという効果が得られる。さらに、エンベロー
プデータとして、減衰関数を用いるようにしたし
たので、エンベロープデータの発生が簡単であ
り、付加ビツトを仮数部の上位ビツトにつけるだ
けで、乗算やシフトの処理が単純化される。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２
図は本発明の第２の実施例のブロツク図、第３図
は上記各実施例に用いるエンベロープデータの例
を示す図、第４図はエンベロープデータのフオー
マツトの例を示す図、第５図、第６図は本発明に
関連するエンベロープ制御装置のブロツク図、第
７図は上記各実施例に用いるシフタの一例を示す
回路図、第８図は差分値を出力するようにした実
施例のブロツク図、第９図は第８図の実施例にお
けるDA変換器を浮動形式のDA変換器で構成し
た場合のブロツク図、第１０図，第１１図は第９
図のコード表を示す図である。１……波形発生器、２……エンベロープ発生
器、６……乗算器、８……シフタ、９……DA変
換器、１０……アナログ式シフタ。

Claims

【特許請求の範囲】

１波形発生器から供給される波形データを入力
とし、エンベロープデータにより波形データの振
幅を制御する装置であつて、エンベロープ発生器
と乗算器とシフタとを備え、上記エンベロープ発
生器は仮数部と指数部とから構成される減少関数
状のエンベロープデータを発生し、上記仮数部を
なす下位コードと、上記波形データを上記乗算器
に入力し、入力する際に、上記仮数部をなす下位
コードの上位に付加ビツトとして１を付け加え、
上記乗算器の出力を上記シフタに加え上記シフタ
のシフトを上記指数部をなす上位コードにしたが
つて行うようにして減衰エンベロープを付与する
ようにしたエンベロープ制御装置。