JPH0258778B2 - - Google Patents
Info
- Publication number
- JPH0258778B2 JPH0258778B2 JP56153242A JP15324281A JPH0258778B2 JP H0258778 B2 JPH0258778 B2 JP H0258778B2 JP 56153242 A JP56153242 A JP 56153242A JP 15324281 A JP15324281 A JP 15324281A JP H0258778 B2 JPH0258778 B2 JP H0258778B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- forming
- nitride film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に素
子分離用の埋設シリコン酸化膜の形成方法に関す
る。
子分離用の埋設シリコン酸化膜の形成方法に関す
る。
集積回路等の半導体装置の製造方法において、
集積度の向上、および製作工程の簡素化のために
埋設酸化膜による誘電体分離、さらには該埋設酸
化膜を用いた自己整合（Self―alignment）技術
による素子形成がさかんに行なわれている。この
埋設酸化膜を形成する方法としては、最も容易に
使用できる、シリコン窒化膜を耐酸化膜とした熱
酸化による選択酸化法が主に用いられている。
集積度の向上、および製作工程の簡素化のために
埋設酸化膜による誘電体分離、さらには該埋設酸
化膜を用いた自己整合（Self―alignment）技術
による素子形成がさかんに行なわれている。この
埋設酸化膜を形成する方法としては、最も容易に
使用できる、シリコン窒化膜を耐酸化膜とした熱
酸化による選択酸化法が主に用いられている。
従来の選択酸化法の１例を第１図〜第３図によ
り説明する。まず、ｎ型シリコン基板１１表面に
シリコン酸化膜１２及びシリコン窒化膜１３を、
順次、形成する（第１図）。次にフオトプロセス
法を用い、選択エツチングを行なつて、素子分離
領域上のシリコン窒化膜１３、シリコン酸化膜１
２を除去し、露出したシリコン基板表面をエツチ
ングして溝１４を形成する（第２図）。しかる後、
熱酸化法を用いて埋設シリコン酸化膜１５を形成
し、溝１４を埋める。
り説明する。まず、ｎ型シリコン基板１１表面に
シリコン酸化膜１２及びシリコン窒化膜１３を、
順次、形成する（第１図）。次にフオトプロセス
法を用い、選択エツチングを行なつて、素子分離
領域上のシリコン窒化膜１３、シリコン酸化膜１
２を除去し、露出したシリコン基板表面をエツチ
ングして溝１４を形成する（第２図）。しかる後、
熱酸化法を用いて埋設シリコン酸化膜１５を形成
し、溝１４を埋める。
こうして素子分離が行なわれ、それぞれ分離さ
れた島状領域に所望の素子を形成することにな
る。
れた島状領域に所望の素子を形成することにな
る。
しかし、この製造方法によると埋設シリコン酸
化膜を形成する時に、酸素（O2）が酸化膜中を、
シリコン窒化膜の下にも拡散して行く為、横方向
酸化が生じ、シリコン窒化膜下のシリコン基板も
少し酸化され、いわゆる“bird beak”が形成さ
れる。この為に、パターン幅の減少が生ずる。た
とえば、シリコン酸化膜約200Å、シリコン窒化
膜約1000Å、シリコンエツチング溝深さ約
0.6μm、埋設シリコン酸化膜膜厚約1.2μmとする
とパターン幅は約2μm減少することとなり、この
ような大きなパターン幅減少は、集積度を向上す
る上で大きな問題となる。その上、窒化膜下にシ
リコン酸化膜が部分的に形成されることにより、
シリコン基板内に大きな歪が加えられることとな
り、しいては結晶欠陥の発生となる等、素子形成
を行なう上での大きな欠点となつている。
化膜を形成する時に、酸素（O2）が酸化膜中を、
シリコン窒化膜の下にも拡散して行く為、横方向
酸化が生じ、シリコン窒化膜下のシリコン基板も
少し酸化され、いわゆる“bird beak”が形成さ
れる。この為に、パターン幅の減少が生ずる。た
とえば、シリコン酸化膜約200Å、シリコン窒化
膜約1000Å、シリコンエツチング溝深さ約
0.6μm、埋設シリコン酸化膜膜厚約1.2μmとする
とパターン幅は約2μm減少することとなり、この
ような大きなパターン幅減少は、集積度を向上す
る上で大きな問題となる。その上、窒化膜下にシ
リコン酸化膜が部分的に形成されることにより、
シリコン基板内に大きな歪が加えられることとな
り、しいては結晶欠陥の発生となる等、素子形成
を行なう上での大きな欠点となつている。
本発明は上記の点に鑑み、埋設シリコン酸化膜
層を形成する際の横方向酸化を抑えて、基板内で
の歪発生を防止すると共に、素子分離領域の占有
面積を小さくして集積度向上を可能とした半導体
装置の製造方法を提供するものである。
層を形成する際の横方向酸化を抑えて、基板内で
の歪発生を防止すると共に、素子分離領域の占有
面積を小さくして集積度向上を可能とした半導体
装置の製造方法を提供するものである。
本発明の特徴は、シリコン基板上に選択的にシ
リコン窒化膜を形成する工程と、前記シリコン窒
化膜をマスクとして前記シリコン基板に溝を形成
する工程と、前記溝の底面および側面に露出せる
前記シリコン基板の部分に直接被着しかつ前記シ
リコン窒化膜を被覆せる多結晶シリコン膜を形成
する工程と、異方性プラズマエツチングをほどこ
すことにより前記シリコン窒化膜上の前記多結晶
シリコン膜を除去しかつ前記溝の底面に被着せる
前記多結晶シリコン膜を除去し、これにより前記
溝の側面の前記シリコン基板に前記多結晶シリコ
ン膜が直接被着した状態で前記溝の底面の前記シ
リコン基板を露呈せしめる工程と、しかる後に熱
酸化をほどこすことにより前記溝の側面に残余せ
る多結晶シリコン膜を酸化膜に交換する工程を有
する半導体装置の製造方法にある。このように本
発明では選択酸化時に溝の側面に多結晶シリコン
膜層を有しているからシリコン窒化膜下のシリコ
ン基板が酸化されることはない。又、シリコン窒
化膜下への入り込みには関係のない溝の底面は露
出して酸化するから溝の深さよりもより深い酸化
膜層が形全されより好ましい絶縁分離層となる。
さらにシリコン窒化膜は溝の形成としてのマスク
として用い、多結晶シリコン層の異方性エツチン
グの際のエツチングストツパーとして用い、選択
酸化の際のマスクとして用いる。すなわち一度形
状形成された上記シリコン窒化膜は三つの別の用
途に使用されるからそれだけ工程数が減少され製
造工程が簡素化される。又、異方性エツチングの
ときに多結晶シリコン層はまだ二酸化シリコン化
すなわち絶縁膜化していないから絶縁膜としての
シリコン窒化膜が有効なエツチングストツパーと
なり得る。又、側面はシリコンとシリコン酸化膜
が直接接する形となるからその密着性のよいもの
となる。
リコン窒化膜を形成する工程と、前記シリコン窒
化膜をマスクとして前記シリコン基板に溝を形成
する工程と、前記溝の底面および側面に露出せる
前記シリコン基板の部分に直接被着しかつ前記シ
リコン窒化膜を被覆せる多結晶シリコン膜を形成
する工程と、異方性プラズマエツチングをほどこ
すことにより前記シリコン窒化膜上の前記多結晶
シリコン膜を除去しかつ前記溝の底面に被着せる
前記多結晶シリコン膜を除去し、これにより前記
溝の側面の前記シリコン基板に前記多結晶シリコ
ン膜が直接被着した状態で前記溝の底面の前記シ
リコン基板を露呈せしめる工程と、しかる後に熱
酸化をほどこすことにより前記溝の側面に残余せ
る多結晶シリコン膜を酸化膜に交換する工程を有
する半導体装置の製造方法にある。このように本
発明では選択酸化時に溝の側面に多結晶シリコン
膜層を有しているからシリコン窒化膜下のシリコ
ン基板が酸化されることはない。又、シリコン窒
化膜下への入り込みには関係のない溝の底面は露
出して酸化するから溝の深さよりもより深い酸化
膜層が形全されより好ましい絶縁分離層となる。
さらにシリコン窒化膜は溝の形成としてのマスク
として用い、多結晶シリコン層の異方性エツチン
グの際のエツチングストツパーとして用い、選択
酸化の際のマスクとして用いる。すなわち一度形
状形成された上記シリコン窒化膜は三つの別の用
途に使用されるからそれだけ工程数が減少され製
造工程が簡素化される。又、異方性エツチングの
ときに多結晶シリコン層はまだ二酸化シリコン化
すなわち絶縁膜化していないから絶縁膜としての
シリコン窒化膜が有効なエツチングストツパーと
なり得る。又、側面はシリコンとシリコン酸化膜
が直接接する形となるからその密着性のよいもの
となる。
次に実施例に従がい本発明を詳細に説明する。
第４図〜第８図は、シリコン基板内に約1.1μmの
深さで埋設された埋設酸化膜の製造工程の主な断
面図である。
第４図〜第８図は、シリコン基板内に約1.1μmの
深さで埋設された埋設酸化膜の製造工程の主な断
面図である。
第４図は、ｎ型シリコン基板１１表面に、熱酸
化法により、シリコン酸化膜を約200Åの膜厚で
形成し、その上にシリコン窒化膜１３を、気相成
長（C.V.D.）法により、膜厚約1000Åで、被着
した所である。次にフオトプロセス法を用いて選
択的に、埋設酸化膜形成領域上のシリコン窒化膜
１３、シリコン酸化膜１２をエツチング除去し、
露出したシリコン基板表面を、CCl4ガス系によ
るプラズマエツチングを用いて食刻し、溝１４
を、0.6μmの深さで、形成する（第５図）。しか
る後に多結晶シリコン膜１６を気相成長法により
形成する（第６図）。この時の膜厚は、埋設シリ
コン酸化膜の所望の膜厚によつて変化し、埋設シ
リコン酸化膜の膜厚が約1.2μmであれば、多結晶
シリコン膜の膜厚は0.5μm程度が適当である。
化法により、シリコン酸化膜を約200Åの膜厚で
形成し、その上にシリコン窒化膜１３を、気相成
長（C.V.D.）法により、膜厚約1000Åで、被着
した所である。次にフオトプロセス法を用いて選
択的に、埋設酸化膜形成領域上のシリコン窒化膜
１３、シリコン酸化膜１２をエツチング除去し、
露出したシリコン基板表面を、CCl4ガス系によ
るプラズマエツチングを用いて食刻し、溝１４
を、0.6μmの深さで、形成する（第５図）。しか
る後に多結晶シリコン膜１６を気相成長法により
形成する（第６図）。この時の膜厚は、埋設シリ
コン酸化膜の所望の膜厚によつて変化し、埋設シ
リコン酸化膜の膜厚が約1.2μmであれば、多結晶
シリコン膜の膜厚は0.5μm程度が適当である。
次に多結晶シリコン膜１６のエツチングを行な
う。このとき、エツチング方法としては、CCl4
系ガスによる異方性プラズマエツチングを用い、
基板表面全面をエツチングガスにさらす。する
と、エツチングに方向性があり、基板表面に垂直
な方向からしかエツチングされない為に、シリコ
ン・エツチング溝１４の側面以外の多結晶シリコ
ン膜を除去することとなる（第７図）。この時、
多結晶シリコン膜エツチング後、露出したシリコ
ン基板を再度エツチングしても良い。しかる後、
熱酸化法を用いて埋設シリコン酸化膜１５を形成
する（第８図）。すると、選択酸化時に、溝１４
の下面は従来通りに酸化されるが、側面は、多結
晶シリコン膜１６が酸化され、シリコン基板１１
自体は酸化されない。
う。このとき、エツチング方法としては、CCl4
系ガスによる異方性プラズマエツチングを用い、
基板表面全面をエツチングガスにさらす。する
と、エツチングに方向性があり、基板表面に垂直
な方向からしかエツチングされない為に、シリコ
ン・エツチング溝１４の側面以外の多結晶シリコ
ン膜を除去することとなる（第７図）。この時、
多結晶シリコン膜エツチング後、露出したシリコ
ン基板を再度エツチングしても良い。しかる後、
熱酸化法を用いて埋設シリコン酸化膜１５を形成
する（第８図）。すると、選択酸化時に、溝１４
の下面は従来通りに酸化されるが、側面は、多結
晶シリコン膜１６が酸化され、シリコン基板１１
自体は酸化されない。
従がつて、シリコン窒化膜１６の下に、選択酸
化時に、シリコン酸化膜が形成されることは無
い。その結果、選択酸化によるパターン幅の減少
や、結晶歪の発生を防止することが可能となる。
化時に、シリコン酸化膜が形成されることは無
い。その結果、選択酸化によるパターン幅の減少
や、結晶歪の発生を防止することが可能となる。
以上、詳細に説明した様に、本発明によると、
選択酸化法により埋設シリコン酸化膜を形成する
時に、シリコン・エツチング溝形成後、溝の側面
のみに多結晶シリコン膜層を形成することによ
り、熱酸化時の横方向酸化を防止する。これによ
り、選択酸化時のパターン幅細化や結晶歪の発生
を防止することが可能となり、しいては集積度の
向上や、歩留向上が期待できる。
選択酸化法により埋設シリコン酸化膜を形成する
時に、シリコン・エツチング溝形成後、溝の側面
のみに多結晶シリコン膜層を形成することによ
り、熱酸化時の横方向酸化を防止する。これによ
り、選択酸化時のパターン幅細化や結晶歪の発生
を防止することが可能となり、しいては集積度の
向上や、歩留向上が期待できる。
第１図〜第３図に従来の製造方法を工程順に示
した断面図であり、第４図〜第８図に本発明の実
施例の製造方法の主たる工程を示す断面図であ
る。尚、図中の記号は下記の事物と対応してい
る。 １１…シリコン半導体基板、１２，１５…シリ
コン酸化膜、１３…シリコン窒化膜、１４…シリ
コン・エツチング溝、１６…多結晶シリコン膜。
した断面図であり、第４図〜第８図に本発明の実
施例の製造方法の主たる工程を示す断面図であ
る。尚、図中の記号は下記の事物と対応してい
る。 １１…シリコン半導体基板、１２，１５…シリ
コン酸化膜、１３…シリコン窒化膜、１４…シリ
コン・エツチング溝、１６…多結晶シリコン膜。
Claims (1)
- １ シリコン基板上に選択的にシリコン窒化膜を
形成する工程と、前記シリコン窒化膜をマスクと
して前記シリコン基板に溝を形成する工程と、前
記溝の底面および側面に露出せる前記シリコン基
板の部分に直接被着しかつ前記シリコン窒化膜を
被覆せる多結晶シリコン膜を形成する工程と、異
方性プラズマエツチングをほどこすことにより前
記シリコン窒化膜上の前記多結晶シリコン膜を除
去しかつ前記溝の底面に被着せる前記多結晶シリ
コン膜を除去し、これにより前記溝の側面の前記
シリコン基板に前記多結晶シリコン膜が直接被着
した状態で前記溝の底面の前記シリコン基板を露
呈せしめる工程と、しかる後に熱酸化をほどこす
ことにより前記溝の側面に残余せる多結晶シリコ
ン膜を酸化膜に交換する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153242A JPS5854651A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153242A JPS5854651A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854651A JPS5854651A (ja) | 1983-03-31 |
| JPH0258778B2 true JPH0258778B2 (ja) | 1990-12-10 |
Family
ID=15558160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153242A Granted JPS5854651A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854651A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620028A (ja) * | 1992-06-29 | 1994-01-28 | Honda Motor Co Ltd | 車載用ｅｃｕ装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124141A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体装置の製造方法 |
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
| US5472903A (en) * | 1994-05-24 | 1995-12-05 | United Microelectronics Corp. | Isolation technology for sub-micron devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54589A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Ltd | Burying method of insulator |
-
1981
- 1981-09-28 JP JP56153242A patent/JPS5854651A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620028A (ja) * | 1992-06-29 | 1994-01-28 | Honda Motor Co Ltd | 車載用ｅｃｕ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854651A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| US5061653A (en) | Trench isolation process | |
| JPH07105436B2 (ja) | 半導体装置の製造方法 | |
| JPH0427702B2 (ja) | ||
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0258778B2 (ja) | ||
| US5696022A (en) | Method for forming field oxide isolation film | |
| JPH05849B2 (ja) | ||
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JPS6029219B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| EP0716442B1 (en) | Integrated circuit fabrication utilizing LOCOS process | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP2876612B2 (ja) | 半導体装置の製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| JPS6322065B2 (ja) | ||
| JPS6222266B2 (ja) | ||
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS6339103B2 (ja) |