JPH0555361A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0555361A JPH0555361A JP21700591A JP21700591A JPH0555361A JP H0555361 A JPH0555361 A JP H0555361A JP 21700591 A JP21700591 A JP 21700591A JP 21700591 A JP21700591 A JP 21700591A JP H0555361 A JPH0555361 A JP H0555361A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- film
- silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 素子分離領域としてトレンチを備えた半導体
装置及びその製造方法に関し、容易に行うことが可能な
工程の変更により、素子を形成する基板のストレスを減
少させ、形成される段差を減少させることが可能となる
半導体装置及びその製造方法の提供を目的とする。 【構成】 素子分離領域としてトレンチ1aを備えた半導
体装置であって、半導体基板１に形成されているこのト
レンチ1a内に、シリコン熱酸化膜３，シリコン窒化膜
４，シリコン酸化膜５が順次積層して形成されており、
表面が熱酸化膜6aにて被覆されたポリシリコン膜６が、
このトレンチ1aの中心部を充填するように形成されてい
るように構成する。
装置及びその製造方法に関し、容易に行うことが可能な
工程の変更により、素子を形成する基板のストレスを減
少させ、形成される段差を減少させることが可能となる
半導体装置及びその製造方法の提供を目的とする。 【構成】 素子分離領域としてトレンチ1aを備えた半導
体装置であって、半導体基板１に形成されているこのト
レンチ1a内に、シリコン熱酸化膜３，シリコン窒化膜
４，シリコン酸化膜５が順次積層して形成されており、
表面が熱酸化膜6aにて被覆されたポリシリコン膜６が、
このトレンチ1aの中心部を充填するように形成されてい
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離領域としてト
レンチを備えた半導体装置及びその製造方法に関するも
のである。
レンチを備えた半導体装置及びその製造方法に関するも
のである。
【０００２】近年の半導体装置の高集積化に伴う微細化
に対応するためには、素子分離領域として用いる面積を
できる限り小さくすることが必要であり、また製品歩留
の低下を防止するためには素子を形成する基板のストレ
スを減少させ、形成される段差を減少させるようにする
ことが要求されている。
に対応するためには、素子分離領域として用いる面積を
できる限り小さくすることが必要であり、また製品歩留
の低下を防止するためには素子を形成する基板のストレ
スを減少させ、形成される段差を減少させるようにする
ことが要求されている。
【０００３】以上のような状況からできる限り小さな面
積内に素子を形成する基板のストレスを減少させ、形成
される段差を減少させることが可能な素子分離領域を備
えた半導体装置及びその製造方法が要望されている。
積内に素子を形成する基板のストレスを減少させ、形成
される段差を減少させることが可能な素子分離領域を備
えた半導体装置及びその製造方法が要望されている。
【０００４】
【従来の技術】従来のトレンチを素子分離領域として用
いる半導体装置及びその製造方法について図５〜図８に
より詳細に説明する。
いる半導体装置及びその製造方法について図５〜図８に
より詳細に説明する。
【０００５】図５は従来の半導体装置のトレンチ部を示
す側断面図、図６〜図８は従来の半導体装置の製造方法
を工程順に示す側断面図である。従来のトレンチを素子
分離領域として用いている半導体装置は、図５に示すよ
うに、半導体基板11に形成されているトレンチ11a 内
に、シリコン熱酸化膜13,シリコン窒化膜14が順次積層
して形成されており、表面が熱酸化膜16a にて被覆され
たポリシリコン膜16が、このトレンチ11a の中心部を充
填するように形成されている。
す側断面図、図６〜図８は従来の半導体装置の製造方法
を工程順に示す側断面図である。従来のトレンチを素子
分離領域として用いている半導体装置は、図５に示すよ
うに、半導体基板11に形成されているトレンチ11a 内
に、シリコン熱酸化膜13,シリコン窒化膜14が順次積層
して形成されており、表面が熱酸化膜16a にて被覆され
たポリシリコン膜16が、このトレンチ11a の中心部を充
填するように形成されている。
【０００６】このような半導体装置の製造方法を図6〜
図8により工程順に詳細に説明する。まず図６(a) に示
すように、半導体基板11の表面にレジストを塗布してレ
ジスト膜12を形成し、マスクを用いるフォトリソグラフ
ィ技術によりこのレジスト膜をパターニングしてトレン
チ11a 形成部に開口12a を形成し、ドライエッチング法
によりこの半導体基板11に幅1.0 μm , 深さ5.0 μm の
トレンチ11a を形成した後、レジスト膜12をマスクとし
てイオン注入法によりイオンを注入してチャンネルカッ
ト11b をトレンチ11a の底部に形成する。
図8により工程順に詳細に説明する。まず図６(a) に示
すように、半導体基板11の表面にレジストを塗布してレ
ジスト膜12を形成し、マスクを用いるフォトリソグラフ
ィ技術によりこのレジスト膜をパターニングしてトレン
チ11a 形成部に開口12a を形成し、ドライエッチング法
によりこの半導体基板11に幅1.0 μm , 深さ5.0 μm の
トレンチ11a を形成した後、レジスト膜12をマスクとし
てイオン注入法によりイオンを注入してチャンネルカッ
ト11b をトレンチ11a の底部に形成する。
【０００７】つぎにレジスト膜12を除去し、半導体基板
11を1,000 °Ｃに加熱して半導体基板11の表面及びトレ
ンチ11a の側壁と底面に延在するシリコン熱酸化膜を形
成すると、図６(b) に示すようにトレンチ11a の側壁が
膜厚 3,000Åのシリコン熱酸化膜13になりトレンチ11a
の幅は約 7,000Åになる。
11を1,000 °Ｃに加熱して半導体基板11の表面及びトレ
ンチ11a の側壁と底面に延在するシリコン熱酸化膜を形
成すると、図６(b) に示すようにトレンチ11a の側壁が
膜厚 3,000Åのシリコン熱酸化膜13になりトレンチ11a
の幅は約 7,000Åになる。
【０００８】ついで図７(a) に示すようにこのシリコン
熱酸化膜13の全面に膜厚 500Åのシリコン窒化膜14をＣ
ＶＤ法により形成すると、トレンチ11a の幅は約 6,000
Åになる。
熱酸化膜13の全面に膜厚 500Åのシリコン窒化膜14をＣ
ＶＤ法により形成すると、トレンチ11a の幅は約 6,000
Åになる。
【０００９】更に図７(b) に示すように、半導体基板11
の表面及びトレンチの側壁と底面に延在するこのシリコ
ン窒化膜14の表面に膜厚２μm のポリシリコン膜16をＣ
ＶＤ法により成長させると、トレンチの中心部はポリシ
リコン膜16にて充填される。
の表面及びトレンチの側壁と底面に延在するこのシリコ
ン窒化膜14の表面に膜厚２μm のポリシリコン膜16をＣ
ＶＤ法により成長させると、トレンチの中心部はポリシ
リコン膜16にて充填される。
【００１０】ここでこのポリシリコン膜16をドライエッ
チングにより全面エッチングすると、図８(a) に示すよ
うにトレンチ内にはポリシリコン膜16が残り、半導体基
板11の表面ではシリコン窒化膜14が露出する。
チングにより全面エッチングすると、図８(a) に示すよ
うにトレンチ内にはポリシリコン膜16が残り、半導体基
板11の表面ではシリコン窒化膜14が露出する。
【００１１】そして半導体基板11を900〜1,000°Ｃに加
熱すると、図８(b) に示すようにポリシリコン膜16の表
面が熱酸化されて熱酸化膜16aが形成されるが、トレン
チ11aの境界部の膜厚が中央部の膜厚よりも薄く形成さ
れる。
熱すると、図８(b) に示すようにポリシリコン膜16の表
面が熱酸化されて熱酸化膜16aが形成されるが、トレン
チ11aの境界部の膜厚が中央部の膜厚よりも薄く形成さ
れる。
【００１２】最後にドライエッチングを行うと、表面の
膜厚約 500Åのシリコン窒化膜14が除去され、図５に示
すようにトレンチ11a の境界部の熱酸化膜16a の膜厚が
中央部の膜厚よりも薄くなっている。
膜厚約 500Åのシリコン窒化膜14が除去され、図５に示
すようにトレンチ11a の境界部の熱酸化膜16a の膜厚が
中央部の膜厚よりも薄くなっている。
【００１３】
【発明が解決しようとする課題】以上説明した製造方法
により製造した半導体装置においては、図５に示すよう
にトレンチ11a 内に充填したポリシリコン膜16を熱酸化
して表面をシリコンの熱酸化膜16a にした場合に、シリ
コン窒化膜14と接している部分においては酸素の供給不
足のために、形成される熱酸化膜16a の膜厚が中央部に
比して薄くなるので、この部分の膜厚を必要な厚さにす
ると、中央部の膜厚が必要以上に厚くなって半導体基板
１のストレスが大きくなり、この熱酸化膜16a とシリコ
ン熱酸化膜13との段差も大きくなるという問題点があっ
た。
により製造した半導体装置においては、図５に示すよう
にトレンチ11a 内に充填したポリシリコン膜16を熱酸化
して表面をシリコンの熱酸化膜16a にした場合に、シリ
コン窒化膜14と接している部分においては酸素の供給不
足のために、形成される熱酸化膜16a の膜厚が中央部に
比して薄くなるので、この部分の膜厚を必要な厚さにす
ると、中央部の膜厚が必要以上に厚くなって半導体基板
１のストレスが大きくなり、この熱酸化膜16a とシリコ
ン熱酸化膜13との段差も大きくなるという問題点があっ
た。
【００１４】本発明は以上のような状況から、容易に行
うことが可能な工程の変更により、素子を形成する基板
のストレスを減少させ、形成される段差を減少させるこ
とが可能となる半導体装置及びその製造方法の提供を目
的としたものである。
うことが可能な工程の変更により、素子を形成する基板
のストレスを減少させ、形成される段差を減少させるこ
とが可能となる半導体装置及びその製造方法の提供を目
的としたものである。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
素子分離領域としてトレンチを備えた半導体装置であっ
て、半導体基板に形成されているこのトレンチ内に、シ
リコン熱酸化膜, シリコン窒化膜, シリコン酸化膜が順
次積層して形成されており、表面が熱酸化膜にて被覆さ
れたポリシリコン膜が、このトレンチの中心部を充填す
るように構成される。
素子分離領域としてトレンチを備えた半導体装置であっ
て、半導体基板に形成されているこのトレンチ内に、シ
リコン熱酸化膜, シリコン窒化膜, シリコン酸化膜が順
次積層して形成されており、表面が熱酸化膜にて被覆さ
れたポリシリコン膜が、このトレンチの中心部を充填す
るように構成される。
【００１６】本発明の半導体装置の製造方法は、上記の
半導体装置の製造方法であって、底部にチャンネルカッ
トが形成され、この半導体基板に形成されているトレン
チの側壁と底面及びこの半導体基板の表面に延在するシ
リコン熱酸化膜を形成し、このシリコン熱酸化膜の全面
にシリコン窒化膜とシリコン酸化膜とを順次形成する工
程と、このトレンチの中心部及びこのシリコン酸化膜の
表面に延在するポリシリコン膜を形成する工程と、この
ポリシリコン膜を全面エッチングし、前記シリコン酸化
膜の表面を露出させる工程と、このポリシリコン膜の表
面を熱酸化して熱酸化膜を形成する工程と、この半導体
基板の表面のこのシリコン酸化膜及びこのシリコン窒化
膜を除去する工程とを含むように構成する。
半導体装置の製造方法であって、底部にチャンネルカッ
トが形成され、この半導体基板に形成されているトレン
チの側壁と底面及びこの半導体基板の表面に延在するシ
リコン熱酸化膜を形成し、このシリコン熱酸化膜の全面
にシリコン窒化膜とシリコン酸化膜とを順次形成する工
程と、このトレンチの中心部及びこのシリコン酸化膜の
表面に延在するポリシリコン膜を形成する工程と、この
ポリシリコン膜を全面エッチングし、前記シリコン酸化
膜の表面を露出させる工程と、このポリシリコン膜の表
面を熱酸化して熱酸化膜を形成する工程と、この半導体
基板の表面のこのシリコン酸化膜及びこのシリコン窒化
膜を除去する工程とを含むように構成する。
【００１７】
【作用】即ち本発明においては、トレンチ内に形成した
シリコン窒化膜の全面にシリコン酸化膜を形成した後、
ポリシリコン膜を充填し、このポリシリコン膜を熱酸化
して熱酸化膜を形成するので、この酸化工程においてト
レンチ1aの境界部の酸化膜が中央部よりも厚くなるの
で、中央部において必要とする膜厚の熱酸化膜を形成す
るだけで良いから、熱酸化膜全体の膜厚を薄くすること
が可能となり、素子を形成する半導体基板のストレスを
減少させ、形成される段差を減少させるようにすること
が可能となる。
シリコン窒化膜の全面にシリコン酸化膜を形成した後、
ポリシリコン膜を充填し、このポリシリコン膜を熱酸化
して熱酸化膜を形成するので、この酸化工程においてト
レンチ1aの境界部の酸化膜が中央部よりも厚くなるの
で、中央部において必要とする膜厚の熱酸化膜を形成す
るだけで良いから、熱酸化膜全体の膜厚を薄くすること
が可能となり、素子を形成する半導体基板のストレスを
減少させ、形成される段差を減少させるようにすること
が可能となる。
【００１８】
【実施例】以下図１〜図4 により本発明の一実施例のト
レンチを素子分離領域として用いる半導体装置及びその
製造方法について詳細に説明する。
レンチを素子分離領域として用いる半導体装置及びその
製造方法について詳細に説明する。
【００１９】図１は本発明による一実施例の半導体装置
のトレンチ部を示す側断面図、図２〜図４は本発明によ
る一実施例の半導体装置の製造方法を工程順に示す側断
面図である。
のトレンチ部を示す側断面図、図２〜図４は本発明によ
る一実施例の半導体装置の製造方法を工程順に示す側断
面図である。
【００２０】本発明の一実施例のトレンチを素子分離領
域として用いている半導体装置は、図１に示すように半
導体基板１に形成されているトレンチ1a内に、シリコン
熱酸化膜３, シリコン窒化膜４, シリコン酸化膜５が順
次積層して形成されており、表面が熱酸化膜6aにて被覆
されたポリシリコン膜６がこのトレンチ1aの中心部に充
填されている。
域として用いている半導体装置は、図１に示すように半
導体基板１に形成されているトレンチ1a内に、シリコン
熱酸化膜３, シリコン窒化膜４, シリコン酸化膜５が順
次積層して形成されており、表面が熱酸化膜6aにて被覆
されたポリシリコン膜６がこのトレンチ1aの中心部に充
填されている。
【００２１】このような半導体装置の製造方法を図2〜
図4により工程順に詳細に説明する。まず図２(a) に示
すように、半導体基板１の表面にレジストを塗布してレ
ジスト膜２を形成し、マスクを用いるフォトリソグラフ
ィ技術によりこのレジスト膜をパターニングしてトレン
チ1a形成部に開口2aを形成し、ドライエッチング法によ
りこの半導体基板１に幅1.0 μm , 深さ5.0 μm のトレ
ンチ1aを形成した後、レジスト膜２をマスクとして下記
条件のイオン注入法によりイオンを注入してチャンネル
カット1bをトレンチ1aの底部に形成する。
図4により工程順に詳細に説明する。まず図２(a) に示
すように、半導体基板１の表面にレジストを塗布してレ
ジスト膜２を形成し、マスクを用いるフォトリソグラフ
ィ技術によりこのレジスト膜をパターニングしてトレン
チ1a形成部に開口2aを形成し、ドライエッチング法によ
りこの半導体基板１に幅1.0 μm , 深さ5.0 μm のトレ
ンチ1aを形成した後、レジスト膜２をマスクとして下記
条件のイオン注入法によりイオンを注入してチャンネル
カット1bをトレンチ1aの底部に形成する。
【００２２】 イオン種──────ボロン（Ｂ+),注入エネルギー─
──────20 keV ドーズ量──────５×1012cm-2 つぎにレジスト膜２を除去し、半導体基板１を1,000 °
Ｃに加熱して半導体基板１の表面及びトレンチ1aの側壁
と底面に延在するシリコン熱酸化膜を形成すると、図２
(b) に示すようにトレンチ1aの側壁が膜厚 3,000Åのシ
リコン熱酸化膜３になりトレンチ1aの幅は約 7,000Åに
なる。
──────20 keV ドーズ量──────５×1012cm-2 つぎにレジスト膜２を除去し、半導体基板１を1,000 °
Ｃに加熱して半導体基板１の表面及びトレンチ1aの側壁
と底面に延在するシリコン熱酸化膜を形成すると、図２
(b) に示すようにトレンチ1aの側壁が膜厚 3,000Åのシ
リコン熱酸化膜３になりトレンチ1aの幅は約 7,000Åに
なる。
【００２３】ついで図３(a) に示すようにこのシリコン
熱酸化膜３の全面に膜厚 500Åのシリコン窒化膜４をＣ
ＶＤ法により形成し、続いてこのシリコン窒化膜４の全
面に膜厚 500Åのシリコン酸化膜５をＣＶＤ法により形
成すると、トレンチ1aの幅は約 5,000Åになる。
熱酸化膜３の全面に膜厚 500Åのシリコン窒化膜４をＣ
ＶＤ法により形成し、続いてこのシリコン窒化膜４の全
面に膜厚 500Åのシリコン酸化膜５をＣＶＤ法により形
成すると、トレンチ1aの幅は約 5,000Åになる。
【００２４】更に図３(b) に示すように、半導体基板１
の表面及びトレンチの側壁と底面に延在するこのシリコ
ン窒化膜４の表面に膜厚２μm のポリシリコン膜６をＣ
ＶＤ法により成長させると、トレンチの中心部はポリシ
リコン膜６にて充填される。
の表面及びトレンチの側壁と底面に延在するこのシリコ
ン窒化膜４の表面に膜厚２μm のポリシリコン膜６をＣ
ＶＤ法により成長させると、トレンチの中心部はポリシ
リコン膜６にて充填される。
【００２５】ここでこのポリシリコン膜６をドライエッ
チングにより全面エッチングすると図４(a) に示すよう
にトレンチ内にはポリシリコン膜６が残り、半導体基板
１の表面にはシリコン酸化膜５が露出する。
チングにより全面エッチングすると図４(a) に示すよう
にトレンチ内にはポリシリコン膜６が残り、半導体基板
１の表面にはシリコン酸化膜５が露出する。
【００２６】そして半導体基板１を900〜1,000°Ｃに加
熱すると、図４(b) に示すようにポリシリコン膜６の表
面が熱酸化されて約4,000Åの熱酸化膜6aが形成され
る。最後にドライエッチングを行うと、表面の膜厚約 5
00Åのシリコン酸化膜５とその下の膜厚約 500Åのシリ
コン窒化膜４が除去され、図１に示すようなトレンチ1a
の境界部の酸化膜厚が厚い熱酸化膜6aを備えた半導体装
置を製造することが可能となる。
熱すると、図４(b) に示すようにポリシリコン膜６の表
面が熱酸化されて約4,000Åの熱酸化膜6aが形成され
る。最後にドライエッチングを行うと、表面の膜厚約 5
00Åのシリコン酸化膜５とその下の膜厚約 500Åのシリ
コン窒化膜４が除去され、図１に示すようなトレンチ1a
の境界部の酸化膜厚が厚い熱酸化膜6aを備えた半導体装
置を製造することが可能となる。
【００２７】上記の実施例では図２(b) の工程において
半導体基板１の表面のシリコン熱酸化膜３とトレンチ1a
内側壁のシリコン熱酸化膜３とを同時に形成している
が、予め半導体基板１の表面にシリコン熱酸化膜を形成
しておき、その後トレンチ1a内のシリコン熱酸化膜３を
形成することも可能である。
半導体基板１の表面のシリコン熱酸化膜３とトレンチ1a
内側壁のシリコン熱酸化膜３とを同時に形成している
が、予め半導体基板１の表面にシリコン熱酸化膜を形成
しておき、その後トレンチ1a内のシリコン熱酸化膜３を
形成することも可能である。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構造の変更により、素子を形成す
る基板のストレスを減少させ、形成される段差を減少さ
せることが可能となる等の利点があり、著しい経済的及
び、信頼性向上の効果が期待できる半導体装置及びその
製造方法の提供が可能である。
によれば極めて簡単な構造の変更により、素子を形成す
る基板のストレスを減少させ、形成される段差を減少さ
せることが可能となる等の利点があり、著しい経済的及
び、信頼性向上の効果が期待できる半導体装置及びその
製造方法の提供が可能である。
【図１】 本発明による一実施例の半導体装置のトレン
チ部を示す側断面図、
チ部を示す側断面図、
【図２】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(1) 、
法を工程順に示す側断面図(1) 、
【図３】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(2) 、
法を工程順に示す側断面図(2) 、
【図４】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(3) 、
法を工程順に示す側断面図(3) 、
【図５】 従来の半導体装置のトレンチ部を示す側断面
図、
図、
【図６】 従来の半導体装置の製造方法を工程順に示す
側断面図(1) 、
側断面図(1) 、
【図７】 従来の半導体装置の製造方法を工程順に示す
側断面図(2) 、
側断面図(2) 、
【図８】 従来の半導体装置の製造方法を工程順に示す
側断面図(3) 、
側断面図(3) 、
１は半導体基板、 1aはトレンチ、 1b
はチャンネルカット、２はレジスト膜、 2aは開
口、 ３はシリコン熱酸化膜、４はシリコ
ン窒化膜、 ５はシリコン酸化膜、 ６はポリシリ
コン膜、6aは熱酸化膜、
はチャンネルカット、２はレジスト膜、 2aは開
口、 ３はシリコン熱酸化膜、４はシリコ
ン窒化膜、 ５はシリコン酸化膜、 ６はポリシリ
コン膜、6aは熱酸化膜、
Claims (2)
- 【請求項１】 素子分離領域としてトレンチ(1a)を備え
た半導体装置であって、 半導体基板(1) に形成されている該トレンチ(1a)内に、
シリコン熱酸化膜(3),シリコン窒化膜(4),シリコン酸化
膜(5) が順次積層して形成されており、表面が熱酸化膜
(6a)にて被覆されたポリシリコン膜(6) が、前記トレン
チ(1a)の中心部を充填するように形成されていることを
特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置の製造方法で
あって、 底部にチャンネルカット(1b)が形成され、前記半導体基
板(1) に形成されているトレンチ(1a)の側壁と底面及び
前記半導体基板(1) の表面に延在するシリコン熱酸化膜
(3) を形成し、該シリコン熱酸化膜(3) の全面にシリコ
ン窒化膜(4) とシリコン酸化膜(5) とを順次形成する工
程と、 前記トレンチ(1a)の中心部及び前記シリコン酸化膜(5)
の表面に延在するポリシリコン膜(6) を形成する工程
と、 該ポリシリコン膜(6) を全面エッチングし、前記シリコ
ン酸化膜(5) の表面を露出させる工程と、 前記ポリシリコン膜(6) の表面を熱酸化して熱酸化膜(6
a)を形成する工程と、 前記半導体基板(1) の表面の前記シリコン酸化膜(5) 及
び前記シリコン窒化膜(4) を除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21700591A JPH0555361A (ja) | 1991-08-28 | 1991-08-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21700591A JPH0555361A (ja) | 1991-08-28 | 1991-08-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555361A true JPH0555361A (ja) | 1993-03-05 |
Family
ID=16697334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21700591A Withdrawn JPH0555361A (ja) | 1991-08-28 | 1991-08-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555361A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335627A (ja) * | 1995-06-07 | 1996-12-17 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| JPH0964164A (ja) * | 1995-08-24 | 1997-03-07 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| US6274919B1 (en) | 1995-06-07 | 2001-08-14 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure |
| US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
-
1991
- 1991-08-28 JP JP21700591A patent/JPH0555361A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335627A (ja) * | 1995-06-07 | 1996-12-17 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| US6274919B1 (en) | 1995-06-07 | 2001-08-14 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure |
| JPH0964164A (ja) * | 1995-08-24 | 1997-03-07 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US7354829B2 (en) | 2000-01-14 | 2008-04-08 | Denso Corporation | Trench-gate transistor with ono gate dielectric and fabrication process therefor |
| US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| US6143623A (en) | Method of forming a trench isolation for semiconductor device with lateral projections above substrate | |
| JPH0216574B2 (ja) | ||
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| JP3003250B2 (ja) | 半導体装置の製造方法 | |
| JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH0427702B2 (ja) | ||
| JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2000049296A (ja) | 半導体装置の製造方法 | |
| JP2002237518A (ja) | 半導体装置及びその製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JP3160928B2 (ja) | 素子分離形成方法 | |
| KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| KR100203906B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 | |
| JPH0258778B2 (ja) | ||
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| KR100826790B1 (ko) | 반도체 소자의 트렌치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |