JPH0258786B2 - - Google Patents

Info

Publication number
JPH0258786B2
JPH0258786B2 JP57060536A JP6053682A JPH0258786B2 JP H0258786 B2 JPH0258786 B2 JP H0258786B2 JP 57060536 A JP57060536 A JP 57060536A JP 6053682 A JP6053682 A JP 6053682A JP H0258786 B2 JPH0258786 B2 JP H0258786B2
Authority
JP
Japan
Prior art keywords
film
silicon film
sos
sio
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57060536A
Other languages
English (en)
Other versions
JPS58176967A (ja
Inventor
Junichi Oono
Takao Oota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57060536A priority Critical patent/JPS58176967A/ja
Priority to US06/483,706 priority patent/US4494996A/en
Priority to FR8305967A priority patent/FR2525031B1/fr
Priority to DE19833313163 priority patent/DE3313163A1/de
Publication of JPS58176967A publication Critical patent/JPS58176967A/ja
Publication of JPH0258786B2 publication Critical patent/JPH0258786B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69396—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/077—Implantation of silicon on sapphire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は絶縁基板上の半導体膜に素子等が形成
された半導体。
〔発明の技術的背景とその問題点〕
従来、この種の半導体装置、例えばｎチヤンネ
ルMOS／SOSは次のような方法により製造され
ている。
まず、第１図ａに示す如くサフアイア基板１上
にシリコン膜２をエピタキシヤル成長させた後、
該シリコン膜２上にSiO2膜、Si3N4膜を堆積し、
これらをパターニングしてSi3N4膜パターン３及
びSiO2膜パターン４を順次形成する。つづいて、
SiO2膜パターン４をマスクとしてシリコン膜２
をKOH系のエツチヤントで所望深さ異方性エツ
チングする（第１図ｂ図示）。ひきつづき、
Si3N4膜パターン３を耐酸化性マスクとして高
温、酸素雰囲気中で熱処理してフイールド酸化膜
５を選択的に形成すると共にフイールド酸化膜５
で分離された島状シリコン膜６を形成する（第１
図ｃ図示）。
次いで、Si3N4膜パターン３及びSiO2膜パター
ン４を除去し、島状シリコン膜６のチヤンネル形
成予定部にｐ型不純物、例えばボロンをイオン注
入した後熱酸化処理を施して島状シリンコン膜６
表面にゲート酸化膜７を成長させる。つづいて、
全面に例えばリンドープ多結晶シリコン膜を堆積
し、これをパターニングしてゲート電極８を形成
した後、ゲート電極８及びフイールド酸化膜５を
マスクとして砒素をイオン注入し、活性化して
n+型のソース、ドレイン領域９，１０を形成す
る（第１図ｄ図示）。ひきつづき、全面にCVD―
SiO2膜１１、ボロンリン硅化ガラス膜（BPSG
膜）１２を順次堆積し、BPSG膜１２を溶融して
表面を平坦化した後、BPSG膜１２、CVD―
SiO2膜１１及びゲート酸化膜７にコンタクトホ
ール１３…を開孔する。その後、全面にAl膜を
真空蒸着し、これをパターニングしてソース、ド
レイン領域９，１０とコンタクトホール１３，１
３を介して夫々接続するAl配線１４，１５を形
成し、更に全面にリン硅化ガラス膜（PSG膜）
１６を堆積してｎチヤンネルMOS／SOSを製造
した（第１図ｅ図示）。
しかしながら、上記方法にあつてはサフアイア
基板１とシリコン膜２（島状シリコン膜６）の界
面領域での結晶構造の不完全性のために、島状シ
リコン膜６の界面領域が反転し、ここを通してソ
ース、ドレイン領域９，１０間に電流が流れる、
いわゆるバツクチヤンネル電流が起こり、しかも
移動度の低下を招くという欠点があつた。かかる
結晶構造の不完全性が生じるのは次のような３つ
の大きな原因によるものと考えられ。
ミスマツチ サフアイア基板１の（１１02）面にシリコン膜
２の（100）面が成長するので、これらの結晶
構造の違いにより、約12.5％の結晶のミスマツ
チが生じる。
サフアイア基板の影響 サフアイア基板１上へのシリコン膜２のエピタ
キシヤル成長はシラランガス（SiH4ガス）に
よつて行なわれているので、下記に示すいくつ
かの副生成反応が生じる。
2Si＋Al2O3→Al2O＋2SiO 2H2＋Al2O3→Al2O＋2H2O こうした副生成反応によつて主反応が阻害され
る。
ストレス サフアイア基板１の熱膨張係数はシリコン膜２
のそれより約２倍大きいので、SOSウエハを高
温から急冷した場合、サフアイア基板１がシリ
コン膜２を圧縮してストレスとなり欠陥を生じ
る。
このようなことから、最近、第２図に示す如く
サフアイア基板１上に単結晶シリコン膜をエピタ
キシヤル成長させ、該基板１と接するシリコン膜
の界面付近に酸素を例えば加速電圧150KlV、ド
ーズ量1.2×1018／cm2の条件でイオン注入し、
1150℃で２時間程度熱処理して界面に酸化膜１７
を形成してSOSウエハを作り、以下、前述と同様
な工程によりｎチヤンネルMOS／SOSを製造す
る方法が知られている。こうして方法によれば、
ドレイン・リーク電流をある程度低減できるもの
の、前記の副生成反応により生じたAl2O等を
効果的に改質できない。
また、別の方法として、ボロンを島状シリコン
膜にイオン注入してしきい値制御を行なうと共
に、ボロンをサフアイア基板と島状シリコン膜の
界面にピークをもつようにイオン注入してその界
面付近での反転を防止することが行なわれてい
る。しかしながら、シリコン膜は増々薄膜化する
傾向にあるため、その表面近傍とサフアイア基板
界面との不純物プロフアイルを制御することは困
難であり、しかもイオン注入を２回行なうため、
欠陥が発生し易くなる。
〔発明の目的〕
本発明はドレイン・リーク電流の減少化、移動
度の向上化を達成したMOSトランジスタ等の半
導体装置の製造方法を提供しようとするものであ
る。
〔発明の概要〕
本発明は絶縁基板上に半導体膜を成長させ、該
基板と接する半導体膜の界面付近にイツトリウム
と酸素、もしくはランタノイド金属と酸素をイオ
ン注入した後、熱処理を施して前記半導体膜の界
面付近を絶縁物にすることによつて、ドレイン・
リーク電流及び移動の低下の原因となる絶縁基板
と半導体膜の界面付近の不安定状態を改善するこ
とを骨子とするものである。
〔発明の実施例〕
(i) まず、（１１02）面の結晶方位をもつ厚さ
600μmのサフアイア基板（α―Al2O3）２１上
にシラン（SiH4）の熱分解によつて（100）面
の結晶方位をもつシリコン膜２２をエピタキシ
ヤル成長させた後、厚さ600ÅのSiO2膜２３、
厚さ4500ÅのSi3N4膜２４を順次形成した。つ
づいて、イツトリウムＹを塩化イツトリウム
（YCl3）をイオン源として濃度が1017／cm2とな
るように加速エネルギーおよびドーズ量を調整
してSi3N4膜２４及びSiO2膜２３を通してシリ
コン膜２２にイオン注入し、更に酸素をイツト
リウムと同様な加速エネルギー、ドーズ量でイ
オン注入した（第３図ａ図示）。
(ii) 次いで、Si3N4膜２４、SiO2膜２３を順次フ
オトエツチング技術によりパターニングして
Si3N4膜パターン２５、SiO2膜パターン２６を
形成した後、該SiO2膜パターン２６をマスク
としてシリコン膜２２を0.3μm程度エツチング
した（第３図ｂ図示）。
(iii) 次いで、Si3N4膜パターン２５を耐酸化性マ
スクとして900℃で10時間熱酸化処理を施して
シリコン膜２２のエツチング部にフイールド酸
化膜２７を形成した。つづいて、Si3N4膜パタ
ーンSiO2膜パターンを順次除去し、再度950℃
で１時間熱酸化処理を施してフイールド酸化膜
２７によつて分離された島状シリコン膜２８上
に厚さ500Åのゲート酸化膜２９を形成した。
このようなフイールド酸化及びゲート酸化の２
回の熱処理により、先にイオン注入したイツト
リウムと酸素なシリコン及びサフアイア基板２
１からのAl、酸素と反応して絶縁物層３０が
形成された（第３図ｃ図示）。つまり1000℃付
近では酸化イツトリウム（Y2O3）と酸化アル
ミニウム（Al2O3）の系が2Y2O3・Al2O3，
3Y2O3・5Al2O3，3Y2O3，5Al2O3＋α―Al2O3
などの定比化合物やYxAlyOz（ｘ，ｙ，ｚは正
数）の不定比化合物を形成し、これらがアモル
フアス化しているシリコン膜領域に入り込み絶
縁物層３０となると考えられる。
(iv) 次いで、島状シリコン膜２８のチヤンネル領
域形成予定部にｐ型不純物、例えばボロンをゲ
ート酸化膜２９を通して選択的にイオン注入
し、活性化した後、全面に例えばリンドーブ多
結晶シリコン膜を堆積し、これをパターニング
してゲート電極３１を形成した。ひきつづき、
ゲート電極３１をマスクとしてｎ型不純物、例
えば砒素をゲート酸化膜２９を通して島状シリ
コン膜２８にイオン注入し、活性化してn+型
のソース、ドレイン領域３２，３３を形成した
（第３図ｄ図示）。
(v) 次いで、全面にCVD―SiO2膜３４、BP SG
膜３５を順次堆積し、該BPSG膜３５を溶融し
て平坦化した後、BPSG膜３５、CVD―SiO2
膜３４及びゲート酸化膜２９にコンタクトホー
ル３６…を開孔した。つづいて、全面にAl膜
を真空蒸着し、これをパターニングしてコンタ
クトホール３６，３６を介してソース、ドレイ
ン領域３２，３３と接続するAl配線３７，３
８を形成した後、全面にPSG膜３９を堆積し
てｎチヤンネルMOS／SOSを製造した（第３
図ｅ図示）。
しかして、得られたｎチヤンネルMOS／SOS
（チヤンネル長2μm、チヤンネル幅100μm）のド
レイン領域３３に＋5Vの電圧を印加し、ゲート
電極３１への電圧（VGS）を変化させてドレイン
電流を調べた。その結果、第４図の特性図に示す
如く本発明のMOS／SOS（図中の曲線Ａ）はサフ
アイア基板と島状シリコン膜の界面に何んら絶縁
物層を形成しないｎチヤンネルMOS／SOS（図中
のＢ曲線）に比べてドレイン電流（IDS）が約２
桁低下し、ドレイン・リーク電流を著しく低減で
きることが確認された。
なお、酸素と共にイオン注入する物質はイツト
リウムに限らず、ランタノイド金属、即ちランタ
ン、セリウム、プラセオジム、ネオジム、サマリ
ウム、ユーロピウム、ガドリニウム、テリビウ
ム、ジスプロシウム、ホルミウム、エルビウム、
ツリウム、イツテルビウム、ルテチウムのいずれ
を用いても同様な効果を発揮できる。
また、イツトリウム或いはランタノイド金属の
濃度は、1017〜1022／cm3となる加速エネルギーお
よびドーズ量であればよい。熱処理温度について
は1400℃以下で、絶縁物を形成しうる約900℃以
上にすればよい。
更に、本発明はｎチヤンネルMOS／SOSの製
造に限らず、ｐチヤンネルMOS／SOS，
CMOS／SOS等にも同様に適用できる。
〔発明の効果〕
以上詳述した如く、本発明によればドレイン・
リーク電流の減少化、移動度の向上化を達成した
MOS／SOS等の半導体装置の製造方法を提供で
きる。
【図面の簡単な説明】
第１図ａ〜ｅは従来方法によるMOS／SOSの
製造工程を示す断面図、第２図は従来の改良され
た方法により得られたMOS／SOSの断面図、第
３図ａ〜ｅは本発明の実施例におけるMOS／
SOSの製造工程を示す断面図、第４図はMOS／
SOSにおけるVGS―IDSの関係を示す特性図であ
る。 ２１…サフアイア基板、２２…シリコン膜、２
５…Si3N4膜パターン、２７…フイールド酸化
膜、２８…島状シリコン膜、２９…ゲート酸化
膜、３０…絶縁物層、３１…ゲート電極、３２…
n+型ソース領域、３３…n+型ドレイン領域、３
７，３８…Al配線。

Claims (1)

  1. 【特許請求の範囲】 １ 絶縁基板上に半導体膜を形成し、該基板と接
    する半導体膜の界面付近にイツトリウムと酸素、
    もしくはランタノイド金属と酸素をイオン注入し
    た後、熱処理を施して前記半導体膜の界面付近を
    絶縁物とすることを特徴とする半導体装置の製造
    方法。 ２ 熱処理の温度が900〜1400℃であることを特
    徴とする特許請求の範囲第１項記載の半導体装置
    の製造方法。
JP57060536A 1982-04-12 1982-04-12 半導体装置の製造方法 Granted JPS58176967A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57060536A JPS58176967A (ja) 1982-04-12 1982-04-12 半導体装置の製造方法
US06/483,706 US4494996A (en) 1982-04-12 1983-04-11 Implanting yttrium and oxygen ions at semiconductor/insulator interface
FR8305967A FR2525031B1 (fr) 1982-04-12 1983-04-12 Dispositif a semi-conducteur dont le semi-conducteur est forme sur un substrat isolant et son procede de fabrication
DE19833313163 DE3313163A1 (de) 1982-04-12 1983-04-12 Halbleiteranordnung und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57060536A JPS58176967A (ja) 1982-04-12 1982-04-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58176967A JPS58176967A (ja) 1983-10-17
JPH0258786B2 true JPH0258786B2 (ja) 1990-12-10

Family

ID=13145117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57060536A Granted JPS58176967A (ja) 1982-04-12 1982-04-12 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4494996A (ja)
JP (1) JPS58176967A (ja)
DE (1) DE3313163A1 (ja)
FR (1) FR2525031B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH569H (en) 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
WO1986002202A1 (en) * 1984-09-28 1986-04-10 Motorola, Inc. Charge storage depletion region discharge protection
US4733482A (en) * 1987-04-07 1988-03-29 Hughes Microelectronics Limited EEPROM with metal doped insulator
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
US7858459B2 (en) * 2007-04-20 2010-12-28 Texas Instruments Incorporated Work function adjustment with the implant of lanthanides
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6614657A (ja) * 1966-02-11 1967-08-14
IT7826422A0 (it) * 1977-09-22 1978-08-02 Rca Corp Circuito integrato planare a silicio su zaffiro (sos) e metodo per la fabbricazione dello stesso.
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4178191A (en) * 1978-08-10 1979-12-11 Rca Corp. Process of making a planar MOS silicon-on-insulating substrate device

Also Published As

Publication number Publication date
DE3313163A1 (de) 1983-10-20
US4494996A (en) 1985-01-22
FR2525031A1 (fr) 1983-10-14
JPS58176967A (ja) 1983-10-17
DE3313163C2 (ja) 1987-07-30
FR2525031B1 (fr) 1987-01-30

Similar Documents

Publication Publication Date Title
JPH0454993B2 (ja)
US6627488B2 (en) Method for fabricating a semiconductor device using a damascene process
IE861550L (en) Manufacturing a semiconductor device
EP0087462B1 (en) Process for manufacturing an integrated circuit structure
JPH1022397A (ja) 半導体装置の製造方法
JP2002510438A (ja) 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法
JPH0258786B2 (ja)
JPS61177770A (ja) 相補領域を有する半導体装置の製造方法
JP3492973B2 (ja) 半導体装置の製造方法
US7514331B2 (en) Method of manufacturing gate sidewalls that avoids recessing
JP3328600B2 (ja) バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス
US6962857B1 (en) Shallow trench isolation process using oxide deposition and anneal
JPS6155250B2 (ja)
JP4585464B2 (ja) 半導体装置の製造方法
JP2003158092A (ja) 半導体装置の製造方法
JPH10256404A (ja) 半導体装置の製造方法
KR100502676B1 (ko) 반도체 소자의 제조 방법
JPH1079393A (ja) エピタキシャル成長層を持つシリコンウエハ及びその製造方法ならびにそのウエハを用いた半導体装置
JP2685493B2 (ja) 半導体装置の製造方法
JPH04336466A (ja) 半導体装置の製造方法
KR20020008535A (ko) 반도체 소자의 제조 방법
JPH0415922A (ja) 半導体装置の製造方法
JPH0555250A (ja) 半導体装置およびその製法
JPH01270272A (ja) Ｍｉｓ形半導体装置の製造方法
JPS59159562A (ja) 半導体装置の製造方法