JPS58176967A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58176967A
JPS58176967A JP57060536A JP6053682A JPS58176967A JP S58176967 A JPS58176967 A JP S58176967A JP 57060536 A JP57060536 A JP 57060536A JP 6053682 A JP6053682 A JP 6053682A JP S58176967 A JPS58176967 A JP S58176967A
Authority
JP
Japan
Prior art keywords
film
silicon
oxygen
silicon film
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57060536A
Other languages
English (en)
Other versions
JPH0258786B2 (ja
Inventor
Junichi Ono
淳一 大野
Takao Oota
多禾夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57060536A priority Critical patent/JPS58176967A/ja
Priority to US06/483,706 priority patent/US4494996A/en
Priority to FR8305967A priority patent/FR2525031B1/fr
Priority to DE19833313163 priority patent/DE3313163A1/de
Publication of JPS58176967A publication Critical patent/JPS58176967A/ja
Publication of JPH0258786B2 publication Critical patent/JPH0258786B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69396—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/077—Implantation of silicon on sapphire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は絶縁着板上の半導体膜に素子等が形成され九牛
導体 〔発明の゛技術的背景とその間層点〕 従来、この種の半導体装置、列えばｎチャンネルＭＯ８
７ＳＯ８は次のような方法によｊｌ製造纏れている。
まず、第１図（ハ））に示す如くす７アイア蟇板１上に
シリコン膜２をエピタキシャル成長させた後、該シリコ
ン編ｚ上に８１０！膜、８１．Ｎ４膜を堆積し、これら
をパターニングして年１ｓＮ４１ｉＸパターン３及び８
１０＊ｊｆｌ［パターン４を順次形成する。つづいて、
８１０．膜パターン４をマスクとしてシリコン膜２をＫ
ＯＨ系のエッチャントで所望深さ異方性エツチングする
（第１因（ｋ））図示）。
ひきつづき、８１．Ｎ４編パターン３を耐酸化性マスク
としてＡ温、酸素雰囲気中で熱処理してフィールド酸化
−５を選択的に形成すると共にフィールド酸化膜５で分
離された島状シリコン膜６を形成する（第１図（Ｃ）図
示）。
次いで、８１ｓＮ４Ｊ１［パターン３及び８１０ｔ　Ｉ
Ｉ膜パターンを除去し、島状シリコンＦｓ６のチャンネ
ル形成予定部にｐ型不純物、ガえばボロンをイオン注入
した後熱酸化処理を施して渦状シリコン＊ｇ表面にゲー
ト酸化３１７を成長させる。
つづいて、全面に列えはリンドーグ多結１シリコン属を
堆積し、これをノくターニングしてゲート電極８を形成
した後、ゲート電極８及びフィールド酸化ａ１５をマス
クとして砒素をイオン注入し、活性化してｎｔｌＪのソ
ース、　ドレイン領ｒｉＲｙｅｒＯを形成する（第１図
（ａ）ａ小）。ひきつづき、全面にＣＶＤ　−５ｉＯ１
ｆｇ　１１、ボロンリン硅化ガラス［（ＢｐｓＧ展）Ｊ
Ｚを１−次堆積し、ＢＰＳＧ膜１２゜ｔ′浴−して表面
を平坦化した恢、ＢＰＢＣｋＢ！７＆１２、ＣＶ　Ｄ　
−Ｓｉｎｇ　Ｂ！Ａ１１及びゲート酸化ｊ１１７にコン
タクトホール１３・・−を開孔する。
その後、全面に人ｌ膜を真！２蒸宥し、これを７（ター
ニングしてソース、ドレイン領域９．１０とコンタクト
ホールｉ　ｓ、　、　Ｊ　ｓを介して夫々接続するＡＩ
配線１４．１５を形成し、更に全面にリン硅化ガラス膜
（ＰＥＧ膜）１６を堆積してｎチャンネルＭＯ３／ＳＯ
８を製造し九（第１図（ｅ）図示）。
しかしながら、上記方法にあってはサファイア基板ｌと
シリコン膜ｚ＜ｉｉｈ状シリコン膜６）の界面領域での
結晶構造の不完全性の丸めに、通してソース、ドレイン
領域−、ｌｏ閣に電流が流れる、いわゆるパックチャン
ネル電＃ｌが起こ〉、シかも移動ｔｏ低下を招くという
欠点があった。かかる結晶構造の不完全性が生じるのは
次のような３っ０大亀な原因によるものと考えられる。
■イスマツチ サファイア基板１の（ｘＴｏｚ）面にシリコン膜２の（
１０Ｇ）ＩＩが成長するので、これらの結晶構造の違い
にょ夛、約１２．５−の結晶のイスマツチが生じる。
Φサファイア基板の影響 サファイア４４［１上へのシリコン膜ｊのエピタキシャ
ル成長はシランガス（８１Ｈ４ガス）ニよって行なわれ
ているので、下記に示すｉ（つか０ｒｊＡ生成反応が生
じる。
雪８１　十　＾ｌｔＯｓ　　−４１１’Ｊ！Ｏ＋　　２
８１０２Ｈｔ　　＋Ａ１ｇ　Ｏｓ　→　Ｉ’Ｊ１０　＋
　　２ｆｆｌ　Ｏこうした副生成反応によって主反応が
原書される。
■ストレス ？７アイア基板１０熱膨侭係数はシリコン膜２のそれよ
シ約２倍大きいので、８０Ｂクエハを高温から急冷した
場合、サファイア基板ｌがｙｙ：ｆン膜２を圧縮してス
トレスとなり欠陥を生じる。
このようなことから、最近、第３図に示す如くサファイ
ア基板１上に単結晶シリコン膜をエピタキシャル成長さ
せ、ｔｆｉ板ｌと接するシリコン膜の界面付近に酸素を
飼えば加速電圧１８０ＫｊＶ、　　）’−スｊｌ１１．
２Ｘ　１　Ｇ１′／３１”　１２）条件でイオン注入し
、１１５０℃で２時間橿度熱処理して界面に酸化膜１１
を形成して８０８ウエハを作）、以下、前述と同様な１
楊によＪ）ｎチャンネルＭＯ８／８０８を製造する方法
が知られている。
ζうして方法によれば、ドレイン・リーグ電流をあるｌ
ｌ＆低減できるものの、前記００副生成反応によシ生じ
たｋｌｔＯ等を効果的に改質できない。
また、別の方法として、ボロンを島状シリコン膜にイオ
ン注入してしきい値制御を行なうと共に、ボロンをす７
アイア暮板と島状シリコン膜の界面にピークをもつよう
にイオン注入してその界面付近での反転を防止すること
が行なわれている。しかしながら、シリコン膜は増々薄
膜化する傾向にあ゛るため、その表面近傍とす７アイア
基板界画との不純物プロファイルを制御する仁とは困−
であり、しかもイオン注入を２回行なうため、欠陥が発
生し易くなる。
〔発明の目的〕
本発明はドレイン・リーク電流の減少化、移動度の向上
化を達成したＭ０８トランジスタ等の半導体装置の製造
方法を提供しようとするものである。
〔発明の概要〕
本発明は絶縁基板上に半導体膜を成長させ、鎖基板と接
する半導体膜の界面付近にイツトリウムと酸素、もしく
はランタノイド金属と酸素をイオン注入した後、熱地理
を施して前記半導体膜の界面付近を絶縁物にすることに
よって、ドレイン・リーク電流及び移動度の低下の原因
となる絶縁基板と半導体機の界面付近の不安定状態を改
善することを骨子とするものである。
〔発明の実施例〕
（１）まず、（１１０２）面の結晶方位をもつ厚さ６０
０　ｓｍｏｆ７　フイア蟇板（ｃｌ−Ａｌｔｏｓ＞ｚ１
上にシラン（ＳｉＨ４）の熱分解によって（１００）面
の結ｉ方位をもつシリコン膜２２をエヒタキシヤル成長
させた後、厚さｅｏｏｉの８１０重量Ｉ　Ｊ　％　厚す
４　’５００　Ａ’Ｏ５１１Ｎ４膜２４ｆ順次形成した
。つづいて、イブ）９ウムＹを塩化イツトリウム（ｙｃ
／、）をイオン源として濃度が１０”ン−１となるよう
に加速エネルギーおよびドーズ量を９４隻して１１１＋
１．Ｎ４膜２４及び８１０２膜２３を通してシリコン膜
２２にイオン注入し、更にｒＲＩＡをイブトリ９ムと同
僚な加速エネルギー、ドーズ量でイオン注入した（第８
図（転）図示）。
（■）次いで、８１．Ｎ、属２４、ｓｉｏ、膜２３を順
次フォトエツチング技術によりバターニングして８１１
Ｎ番属パターン７１，８１０．膜パターンＩ−を形成し
先後、該８１０雪膜パターンｚｅをマスクとしてシリコ
ンｍｘｚを０．３声ｍ根度エツチングした（第３図（ｂ
）図示）。
（２）次いで、１ｉ１１ｓＮ＋Ｉｉｌパターン２５を耐
酸化性マスクとして９００℃で１０時間熱酸化処理を施
してシリコン膜２２のエツチング部にフィールド酸化膜
２１を形成し友、つづいて、８１．Ｎ、膜パターン８１
０ｔ＊パターンを順次除去し、再度９５０℃で１時間熱
酸化処理を施してフィールド酸化膜２１によって分離さ
れた島状シリコン編ｚＩ上に厚さ５ＯＯＡ’のゲルト酸
化膜２＃を形成した。このようなフィールド酸化及びゲ
ート酸化の２回の熱処理により、先にイオン注入し九イ
ブトヲクふと酸素なシリコン及びサファイア基板２１か
らのＡＩ％酸素と反応して絶縁物層３０が形成された（
第３因（Ｃ）図示）。つま、９１０００℃付近では酸化
イツトリウム（ＹｔＯａ）と酸化アル１＝ウム（Ａｊｌ
Ｏｌ　）の系が２膜１０ｍ・Ａｊ！Ｏ，、３Ｙ鵞Ｏ８・
５ｋｌｌＯｓ　ｅ　３Ｙ！Ｏ１・ｓＡｌ、ｏ、＋α−Ａ
＃、Ｏｓなどの電比化合物やＹｚＡｊｙＯｚＯ：、Ｔｅ
２は正数）の不定比化合物を形成し、これらがアモルフ
ァス化しているシリコン膜領域に入シ込み絶縁物層３０
となると考えられる。
ＱＶ）　ｍいで、島状シリコン膜２８のチャンネル領域
形成予定部にｐ！不純物、丙えばボロンをゲート酸化膜
２９を通して選択的にイオン注入し、活性化し先後、全
面に飼えばリンドープ多結晶シリコン膜を堆積し、これ
をバターニングしてゲート電極３１を形成し丸。ひきつ
づき、ゲート電極３Ｉをマスクとしてｎ型不純物、ガえ
ば砒素をゲート酸化膜２９ｔ−通して島状シリコンＢｓ
ｚ＆にイオン注入し、活性化して♂型のソース、ドレイ
ン領域３２．３３を形成し九（第３図（句図示）。
（Ｖ）次いで、全面にＣＶ　Ｄ　−５ｉｎ１７１９％　
３４　、ＢＰ　ＩＧ膜３５を順次堆積し、該ＢＰＳＧ膜
３５を溶融して平坦化した後、ＢＰ８Ｇ膜３５、ＣＶＤ
−８１０，ｉ［３４及びゲート酸化ｇ：Ｊ９にコンタク
トホール３６・・・を開孔した。つづいて、全面にｋｌ
＠を真空蒸着し、これをバターニングしてコンタクトホ
ールｚｉ、ｘｇを介してソース、ドレイン領域３２．１
１と接続するＡｊ配線ｓｒ、ｓａを形成した後、食面に
Ｐ８Ｇ属１９を堆積してｎチャンネルμ０８／１１０Ｂ
を製造し九（第３図（６）図示）。
しかして、優られたｎチャンネルＭｏ５ｔ／８０８（チ
ャンネル長３声１１チャンネル幅１００声、）のドレイ
ン領域Ｊ３に＋５ｖの電圧を印加し、ゲート電極Ｊ１へ
の電圧（Ｙｅｓ　）を変化させてドレイン電流を調べ九
。その結果、第４図の特性図に示す如く本発明のＭＯ−
８／８０　Ｂ　（図中の―−Ａ）は？ファイア着板と島
状シリコン膜の界面に何んら絶縁物層を形成しないｎチ
ャンネルμ０８／８０Ｂ（１ｍ中のＢ−線）に比べてド
レイン電流（Ｉｎｓ）が約２桁低下し、ドレイン・リー
ク電光を著しく低減できることが確認された。
タン、セリウム、グクセオジム、ネオジム、すツリタム
、二−ロビ９ム、ガドリニウム、テリビ９ム、ジスグ臣
シ９ム、本ル建りム、エルビウム、ツリタム、イッテル
ビウム、ルデチクムのいずれを用いても同様な効果を発
揮できる。
を九、イツトリウム或ｉ拡フンタノイド金属の１１１度
は、１０”〜１０１／傷１となる加速エネルギーおよび
ドーズ量でおればよい。熱処理温度については１４００
℃以下で、絶縁物を彫成しうる約９００℃以上にすれば
率い。
更に、本発明はｎチャンネルＭＯＢ７８０８０製造に限
らず、ｐチャンネルＭＯＢ７Ｂｏｇ＃ＣＭＯＢ／８０１
３等にも同様に過用できる。
〔発明の効果〕
以上詳述しえ如く、本発明によればドレイン・リーク電
流の減少化、移ｗＪ質の向上化を達成したＭ　Ｏ８／　
８０　Ｂ等の半導体装置の製造方法を提供できる。
【図面の簡単な説明】
８１図（ａ）　〜（ｅ）は従来方法によるＭＯ８／８０
５ＯＩＩｌ造工徨を示す断面図、第２図は従来の改良さ
れた方法によシ得られ九ＭＯ８７ＢＯ８Ｏ＠面図、第３
因（ハ））〜（・）は本発明の実施例におけるＭ０８７
ＳＯＳ　　の製造工部を示すｌＲ面図、＠４因はＭｏ８
／８０８におけるＶ・ａ−４ＤＩＩＯ関係を示す特性図
である。 ｚｌ・−サファイア基板、！！・・・シリコン膜、１５
・・・８１１Ｎ４１１にパターン、２１・−フィールド
酸化膜、２８−島状シリコン膜、２９・−ゲート酸化膜
、３０・−・絶縁物層、３１・−ゲート電極、Ｊ２・・
・ｎ型ソース領域、３３−ｎ１ｌドレインｉＩ域、３７
．３８−ＡＩ配線。 出願人代理人　　弁理士　鈴　江　武　Ｉ第４図 ゲーートを丘　（ＶＧＳ） ３１９−

Claims (1)

    【特許請求の範囲】
  1. （１）絶縁基板上に半導体膜を形成し、該基板と接する
    半導体膜の界面付近にインドリウムと酸素、もしくは２
    ンタノイド金属と酸素をイオン注入した後、熱処理を施
    して前記半導体膜の界面付近を絶縁物とすることを特徴
    とする半導体装置の製造方法。 一熱も理の温度が９００〜１４００℃であることを特徴
    とする特許＃ｉＩ求の範囲第１項記載の半導体装置の製
    造方法。
JP57060536A 1982-04-12 1982-04-12 半導体装置の製造方法 Granted JPS58176967A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57060536A JPS58176967A (ja) 1982-04-12 1982-04-12 半導体装置の製造方法
US06/483,706 US4494996A (en) 1982-04-12 1983-04-11 Implanting yttrium and oxygen ions at semiconductor/insulator interface
FR8305967A FR2525031B1 (fr) 1982-04-12 1983-04-12 Dispositif a semi-conducteur dont le semi-conducteur est forme sur un substrat isolant et son procede de fabrication
DE19833313163 DE3313163A1 (de) 1982-04-12 1983-04-12 Halbleiteranordnung und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57060536A JPS58176967A (ja) 1982-04-12 1982-04-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58176967A true JPS58176967A (ja) 1983-10-17
JPH0258786B2 JPH0258786B2 (ja) 1990-12-10

Family

ID=13145117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57060536A Granted JPS58176967A (ja) 1982-04-12 1982-04-12 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4494996A (ja)
JP (1) JPS58176967A (ja)
DE (1) DE3313163A1 (ja)
FR (1) FR2525031B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH569H (en) 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
WO1986002202A1 (en) * 1984-09-28 1986-04-10 Motorola, Inc. Charge storage depletion region discharge protection
US4733482A (en) * 1987-04-07 1988-03-29 Hughes Microelectronics Limited EEPROM with metal doped insulator
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
US7858459B2 (en) * 2007-04-20 2010-12-28 Texas Instruments Incorporated Work function adjustment with the implant of lanthanides
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6614657A (ja) * 1966-02-11 1967-08-14
IT7826422A0 (it) * 1977-09-22 1978-08-02 Rca Corp Circuito integrato planare a silicio su zaffiro (sos) e metodo per la fabbricazione dello stesso.
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4178191A (en) * 1978-08-10 1979-12-11 Rca Corp. Process of making a planar MOS silicon-on-insulating substrate device

Also Published As

Publication number Publication date
JPH0258786B2 (ja) 1990-12-10
DE3313163A1 (de) 1983-10-20
US4494996A (en) 1985-01-22
FR2525031A1 (fr) 1983-10-14
DE3313163C2 (ja) 1987-07-30
FR2525031B1 (fr) 1987-01-30

Similar Documents

Publication Publication Date Title
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
US6627488B2 (en) Method for fabricating a semiconductor device using a damascene process
JPS59159563A (ja) 半導体装置の製造方法
JPS5856409A (ja) 半導体装置の製造方法
JPH1022397A (ja) 半導体装置の製造方法
JPS58176967A (ja) 半導体装置の製造方法
TWI270146B (en) Semiconductor-on-insulator (SOI) strained active areas
US4948744A (en) Process of fabricating a MISFET
JPS63257231A (ja) 半導体装置の製造方法
JPS5812340A (ja) 半導体装置の製造方法
JPS6119118A (ja) 半導体基板の製造方法
JPS60193379A (ja) 低抵抗単結晶領域形成方法
JPS6123363A (ja) 半導体装置およびその製造方法
JP4585464B2 (ja) 半導体装置の製造方法
JPS60752A (ja) 半導体装置の製造方法
JPH01238144A (ja) 半導体装置の製造方法
JPS63261879A (ja) 半導体装置の製造方法
JPH0225072A (ja) 半導体装置の製造方法
JPS5895868A (ja) 半導体装置の製造方法
JPS61154045A (ja) 半導体装置の製造方法
JPS6185839A (ja) 半導体集積回路の製造方法
JPH02295130A (ja) 半導体装置の製造方法
JPS61251172A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0338754B2 (ja)
JPS61117867A (ja) Ｍｉｓ型半導体装置及びその製造方法