JPH0258794B2 - - Google Patents
Info
- Publication number
- JPH0258794B2 JPH0258794B2 JP56068889A JP6888981A JPH0258794B2 JP H0258794 B2 JPH0258794 B2 JP H0258794B2 JP 56068889 A JP56068889 A JP 56068889A JP 6888981 A JP6888981 A JP 6888981A JP H0258794 B2 JPH0258794 B2 JP H0258794B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- mixed
- flux
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
- H10W70/666—Organic materials or pastes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
- Y10T428/24331—Composite web or sheet including nonapertured component
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明はセラミツク配線板に関する。特に、そ
の導体材料組成を改良したセラミツク配線板に関
する。
の導体材料組成を改良したセラミツク配線板に関
する。
この種のもの、例えば、Al2O3（酸化アルミニ
ウム）を主成分としたセラミツクグリーンシート
にＷ（タングステン），Mo（モリブデン）などの
高融点金属粉で配線を形成し、その後焼結して成
るセラミツク配線板は、従来より半導体パツケー
ジ等に広く用いられている。一方近年、パツケー
ジレベルでの高集積化要求が強く、これを達成す
るため、上記のようなセラミツク板における多層
配線化が強く望まれて来ている。しかしかかる多
層セラミツク板は、焼結の際セラミツク部と配線
部との熱膨張特性の差により両者間にき裂などが
発生するという技術的難点を有するため、信頼性
に欠けることがあり、結局製造歩留りも低く、そ
のため高価格となつているのが現状である。
ウム）を主成分としたセラミツクグリーンシート
にＷ（タングステン），Mo（モリブデン）などの
高融点金属粉で配線を形成し、その後焼結して成
るセラミツク配線板は、従来より半導体パツケー
ジ等に広く用いられている。一方近年、パツケー
ジレベルでの高集積化要求が強く、これを達成す
るため、上記のようなセラミツク板における多層
配線化が強く望まれて来ている。しかしかかる多
層セラミツク板は、焼結の際セラミツク部と配線
部との熱膨張特性の差により両者間にき裂などが
発生するという技術的難点を有するため、信頼性
に欠けることがあり、結局製造歩留りも低く、そ
のため高価格となつているのが現状である。
すなわち、一般に多層セラミツク配線板は第１
図に示すような断面構造であつて、Al2O3を主成
分とするセラミツク部１と、Ｗ，Moなど高融点
金属によるスル―ホール部２および配線パターン
部３とより構成される。従来このような多層セラ
ミツク配線板の製造は下記の如き方法により行わ
れている。まず、融解を容易ならしめるべく
Al2O3粉末に、1300℃〜1500℃で溶融する低融フ
ラツクス材（例えばSiO2―MgO―Al2O3系ガラ
ス又はカオリナイト，ドロマイトなど、又はこれ
らの混合物など）の粉末を融剤として混合する。
その後ブチラール，ポリビニルアルコール等の有
機バインダと、トリクロルエチレン，アルコール
類等の有機溶剤を混入させてスラリ状とする。こ
のスラリから、ドクターブレード法のキヤストマ
シンにより、所望の厚さのセラミツクグリーンシ
ートを製造する。このグリーンシートの所望の位
置に、ドリル又はパンチによりスル―ホールとす
る穴を形成する。
図に示すような断面構造であつて、Al2O3を主成
分とするセラミツク部１と、Ｗ，Moなど高融点
金属によるスル―ホール部２および配線パターン
部３とより構成される。従来このような多層セラ
ミツク配線板の製造は下記の如き方法により行わ
れている。まず、融解を容易ならしめるべく
Al2O3粉末に、1300℃〜1500℃で溶融する低融フ
ラツクス材（例えばSiO2―MgO―Al2O3系ガラ
ス又はカオリナイト，ドロマイトなど、又はこれ
らの混合物など）の粉末を融剤として混合する。
その後ブチラール，ポリビニルアルコール等の有
機バインダと、トリクロルエチレン，アルコール
類等の有機溶剤を混入させてスラリ状とする。こ
のスラリから、ドクターブレード法のキヤストマ
シンにより、所望の厚さのセラミツクグリーンシ
ートを製造する。このグリーンシートの所望の位
置に、ドリル又はパンチによりスル―ホールとす
る穴を形成する。
別途、Ｗ，Mo又はこれらの混合金属粉にエチ
ルセルロース又はニトロセルロースなどの有機バ
インダと、α―テルピネオール，ｎ―ブチルカル
ビトールアセテートなどの高沸点有機溶剤を混合
して、導体ペーストを形成しておく。このペース
トを用いて、上記した穴明け後のグリーンシート
に、スルホールを形成する導体充填と、各配線層
に該当する配線パターン部形成とをスクリーン印
刷法にて行う。このようにして配線パターン部形
成スルホール充填を行つたグリーンシートを所望
の数だけ位置合わせして重ね合わせ、これをグリ
ーンシート内の有機バイダが軟化する温度以上
（通常80℃〜150℃）で加圧し、一体化する。
ルセルロース又はニトロセルロースなどの有機バ
インダと、α―テルピネオール，ｎ―ブチルカル
ビトールアセテートなどの高沸点有機溶剤を混合
して、導体ペーストを形成しておく。このペース
トを用いて、上記した穴明け後のグリーンシート
に、スルホールを形成する導体充填と、各配線層
に該当する配線パターン部形成とをスクリーン印
刷法にて行う。このようにして配線パターン部形
成スルホール充填を行つたグリーンシートを所望
の数だけ位置合わせして重ね合わせ、これをグリ
ーンシート内の有機バイダが軟化する温度以上
（通常80℃〜150℃）で加圧し、一体化する。
上記で得られたものを1550℃〜1600℃の温度
下、還元雰囲気にて焼結する。その後表面に露出
した導体パターンにNi又はNi―Auなどのめつき
処理を施すことにより防食性を与えるとともに個
別部品の接続を容易にして、多層セラミツク配線
板が完成するのである。
下、還元雰囲気にて焼結する。その後表面に露出
した導体パターンにNi又はNi―Auなどのめつき
処理を施すことにより防食性を与えるとともに個
別部品の接続を容易にして、多層セラミツク配線
板が完成するのである。
ところがこのような従来技術にあつては、配線
板を構成するAl2O3系セラミツクスとＷ，Mo等
の高融点金属とは、焼結時における温度上昇に伴
うその収縮曲線は第２図に示す如く両者で全く異
なつている。すなわち、Al2O3系セラミツクス
は、第２図中に符号で示す曲線のとおり、混入
された低融フラツクスの溶融温度から液相焼結に
よる急激な収縮を生じ、1550℃〜1600℃で飽和す
るのが通常であるが、他方のＷ，Mo粉は同じく
符号で示すようにその時点では全く焼結せず、
収縮もセラミツクスに比して極度に小さい。よつ
て、この両者を一体化したセラミツク配線板の焼
結においては、ＷやMoより成る配線パターン部
３の方は一般に10〜20μｍと薄いために周辺のセ
ラミツク部１からの溶融フラツクスの浸透により
該セラミツク部と同様の液相焼結が生じ、第２図
の符号のAl2O3＋フラツクスの収縮曲線に乗つ
た充分な焼結現象が起こるものの、現状の加工技
術ではスルホール部２はその径が通常200μｍ以
上と大きいため、内部までの充分なフラツクス浸
透はなされず、従つてセラミツク部１に比して充
分な焼結が起こらず、収縮も小さくなる。このた
め、従来技術では焼結後スルホール２近辺に大き
な歪が残留し、基板の割れを生じたり、極度の反
りを生じたりして歩留りが悪くなる。又スルホー
ル部の導体が充分ち密化しないため、ここの吸水
率が大きくなつて、後工程のめつき時にスルホー
ル内にめつき液が残留して、スルホールを腐食す
るなどの問題を生じている。
板を構成するAl2O3系セラミツクスとＷ，Mo等
の高融点金属とは、焼結時における温度上昇に伴
うその収縮曲線は第２図に示す如く両者で全く異
なつている。すなわち、Al2O3系セラミツクス
は、第２図中に符号で示す曲線のとおり、混入
された低融フラツクスの溶融温度から液相焼結に
よる急激な収縮を生じ、1550℃〜1600℃で飽和す
るのが通常であるが、他方のＷ，Mo粉は同じく
符号で示すようにその時点では全く焼結せず、
収縮もセラミツクスに比して極度に小さい。よつ
て、この両者を一体化したセラミツク配線板の焼
結においては、ＷやMoより成る配線パターン部
３の方は一般に10〜20μｍと薄いために周辺のセ
ラミツク部１からの溶融フラツクスの浸透により
該セラミツク部と同様の液相焼結が生じ、第２図
の符号のAl2O3＋フラツクスの収縮曲線に乗つ
た充分な焼結現象が起こるものの、現状の加工技
術ではスルホール部２はその径が通常200μｍ以
上と大きいため、内部までの充分なフラツクス浸
透はなされず、従つてセラミツク部１に比して充
分な焼結が起こらず、収縮も小さくなる。このた
め、従来技術では焼結後スルホール２近辺に大き
な歪が残留し、基板の割れを生じたり、極度の反
りを生じたりして歩留りが悪くなる。又スルホー
ル部の導体が充分ち密化しないため、ここの吸水
率が大きくなつて、後工程のめつき時にスルホー
ル内にめつき液が残留して、スルホールを腐食す
るなどの問題を生じている。
このように、Al2O3系セラミツクスと、Ｗ，
Moなどの高融点金属の複合体である配線板にお
いては、焼結工程時にこの異なる両材料を同一の
収縮率で焼結させることが重要であるにも拘ら
ず、従来技術では上記のようにこの問題が解決さ
れておらず、瑕疵のある配線板が生産されること
があり、よつてその信頼性が低くなり、又歩留り
が低下する結果高価格となつていたのである。
Moなどの高融点金属の複合体である配線板にお
いては、焼結工程時にこの異なる両材料を同一の
収縮率で焼結させることが重要であるにも拘ら
ず、従来技術では上記のようにこの問題が解決さ
れておらず、瑕疵のある配線板が生産されること
があり、よつてその信頼性が低くなり、又歩留り
が低下する結果高価格となつていたのである。
本発明は、上記した従来技術の欠点を解消し
て、高信頼度であつて性能が良く、生産歩留りも
良好で価格低減に資することができるセラミツク
多層配線板を提供することを目的とする。
て、高信頼度であつて性能が良く、生産歩留りも
良好で価格低減に資することができるセラミツク
多層配線板を提供することを目的とする。
この目的を達成するため、本発明においては、
導体部を形成する材料として少なくともそのスル
ホール充填部に用いるものは、高融点金属にセラ
ミツク部に混入したのと同様（同一組成）なフラ
ツクス材を3.5〜75Vo％を混入したものとす
る。
導体部を形成する材料として少なくともそのスル
ホール充填部に用いるものは、高融点金属にセラ
ミツク部に混入したのと同様（同一組成）なフラ
ツクス材を3.5〜75Vo％を混入したものとす
る。
この構成により、スルホール充填部周辺での歪
の残留を除去し、その吸水率も小さくて製品の信
頼性が高く、生産も高歩留りであるセラミツク多
層配線板を得ることができるものである。
の残留を除去し、その吸水率も小さくて製品の信
頼性が高く、生産も高歩留りであるセラミツク多
層配線板を得ることができるものである。
又、本発明の一態様に従えば、充填部以外の配
線部にも上記のような高融点金属にスラツクス材
を添加したものを用いて、同様の効果を得ること
ができる。
線部にも上記のような高融点金属にスラツクス材
を添加したものを用いて、同様の効果を得ること
ができる。
以下、具体的な実施例を挙げてこれを説明する
ことにより、本発明についてさらに詳述する。
ことにより、本発明についてさらに詳述する。
第１実施例：
Al2O390wt％、タルク6wt％、クレイ4wt％の
セラミツク混合物に、ブチラール，トリクロルエ
チレンを混入しスラリ状とした後キヤステイング
して、0.3mmtのグリーンシートを得、これに0.25
mm〓，0.5mmPitchのスルホールをパンチにより形成
した。このグリーンシートに前記した従来と同じ
工程によりセラミツク多層基板を作成した。但
し、配線パターン形成には、平均粒径2μｍ〓のＷ
粉末に、エチルセルロースをｎ―ブチルカルビト
ールアセテートに溶解したビヒクルを混入して作
成した導体ペーストを用いたが、スルホール充填
用には、2μｍ〓Ｗ粉末に上記セラミツク部の
Al2O3に混入したのと同じ組成のフラツクスを混
入したものを使用した。つまりこのスルホール充
填用には、Ｗに対して60wt％タルク及び40wt％
クレイの混合物からなるフラツクスを0.5wt％
（3.5Vo％）混合し、さらに上記配線パターン
用と同様にペースト化して、これを材料としたの
である。（タルク対クレイの組成割合は、セラミ
ツクス部におけると同様重量比で３：２となつて
いる）。このようにして形成したセラミツク多層
基板を焼結して、製品を得た。得られた製品に０
℃〜100℃の熱衝撃試験を行つたところ、従来法
によるセラミツク多層基板（スルホール充填にも
配線パターンと同一ペースト使用のもの）の場合
10〜15％の割れが発生したいたのに対し、本製品
は割れが0.01％以下ときわめて良好な結果が得ら
れた。さらに本製品の吸水率を測定したところ、
従来基板が0.2％程度であつたものが、本製品は
測定限界（0.001％）以下であつた。すなわち本
実施例で得られたセラミツク配線板は、従来のも
のに比べて格段顕著な効果を有しており、信頼性
も高く、生産歩留りもきわめて良好なものであ
る。なお、本実施例においてはフラツクスを
0.5wt％（3.5Vo％）にしている。その理由は、
3.5Vo％以下では添加量が微量なため、導体材
料（ペースト）製造時のバラツキが大きく安定し
た効果が得られないからである。
セラミツク混合物に、ブチラール，トリクロルエ
チレンを混入しスラリ状とした後キヤステイング
して、0.3mmtのグリーンシートを得、これに0.25
mm〓，0.5mmPitchのスルホールをパンチにより形成
した。このグリーンシートに前記した従来と同じ
工程によりセラミツク多層基板を作成した。但
し、配線パターン形成には、平均粒径2μｍ〓のＷ
粉末に、エチルセルロースをｎ―ブチルカルビト
ールアセテートに溶解したビヒクルを混入して作
成した導体ペーストを用いたが、スルホール充填
用には、2μｍ〓Ｗ粉末に上記セラミツク部の
Al2O3に混入したのと同じ組成のフラツクスを混
入したものを使用した。つまりこのスルホール充
填用には、Ｗに対して60wt％タルク及び40wt％
クレイの混合物からなるフラツクスを0.5wt％
（3.5Vo％）混合し、さらに上記配線パターン
用と同様にペースト化して、これを材料としたの
である。（タルク対クレイの組成割合は、セラミ
ツクス部におけると同様重量比で３：２となつて
いる）。このようにして形成したセラミツク多層
基板を焼結して、製品を得た。得られた製品に０
℃〜100℃の熱衝撃試験を行つたところ、従来法
によるセラミツク多層基板（スルホール充填にも
配線パターンと同一ペースト使用のもの）の場合
10〜15％の割れが発生したいたのに対し、本製品
は割れが0.01％以下ときわめて良好な結果が得ら
れた。さらに本製品の吸水率を測定したところ、
従来基板が0.2％程度であつたものが、本製品は
測定限界（0.001％）以下であつた。すなわち本
実施例で得られたセラミツク配線板は、従来のも
のに比べて格段顕著な効果を有しており、信頼性
も高く、生産歩留りもきわめて良好なものであ
る。なお、本実施例においてはフラツクスを
0.5wt％（3.5Vo％）にしている。その理由は、
3.5Vo％以下では添加量が微量なため、導体材
料（ペースト）製造時のバラツキが大きく安定し
た効果が得られないからである。
第２実施例：
第１実施例では、配線パターン形成用には従来
と同じ組成物を用いたが、本例では配線パターン
形成・スルホール充填とも、Ｗに60wt％タルク
及び40wt％クレイの混合物からなるフラツクス
を0.5wt％（3.5Vo％）混合した同一のペース
トを使用した。すなわち、セラミツクス部に混入
したフラツクス材と同組成のフラツクス材を混入
したものを、導体部分すべての形成に用いたもの
である。その他は第１実施例と同じである。この
場合も第１の実施例と同様な好結果が得られた。
と同じ組成物を用いたが、本例では配線パターン
形成・スルホール充填とも、Ｗに60wt％タルク
及び40wt％クレイの混合物からなるフラツクス
を0.5wt％（3.5Vo％）混合した同一のペース
トを使用した。すなわち、セラミツクス部に混入
したフラツクス材と同組成のフラツクス材を混入
したものを、導体部分すべての形成に用いたもの
である。その他は第１実施例と同じである。この
場合も第１の実施例と同様な好結果が得られた。
第３実施例：
第１実施例と同様なグリーンシートを用いた。
このグリーンシートに、平均粒径3μｍ〓のMo粉末
に60wt％タルク及び40wt％クレイの混合物から
なるフラツクスを1wt％（3.5Vo％）混入して
第１実施例と同様なビヒクルでペースト化した材
料を用い、スルホール部を形成した。この場合
も、前記と同様な好結果が得られた。また、スル
ホール部と配線パターン部との双方をその材料で
形成した場合も、同様な結果が得られた。
このグリーンシートに、平均粒径3μｍ〓のMo粉末
に60wt％タルク及び40wt％クレイの混合物から
なるフラツクスを1wt％（3.5Vo％）混入して
第１実施例と同様なビヒクルでペースト化した材
料を用い、スルホール部を形成した。この場合
も、前記と同様な好結果が得られた。また、スル
ホール部と配線パターン部との双方をその材料で
形成した場合も、同様な結果が得られた。
第４実施例：
第３実施例の3μｍ〓Mo粉のかわりに、2μｍ〓の
Ｗ粉と、3μｍ〓Mo粉との混合物を使用した。この
場合も同様な結果が得られた。
Ｗ粉と、3μｍ〓Mo粉との混合物を使用した。この
場合も同様な結果が得られた。
第５実施例：
第１実施例，第２実施例において、金属粉に混
入するフラツクス材の量を、75Vo％になるま
で増加させた。この時も同等の効果が得られた。
入するフラツクス材の量を、75Vo％になるま
で増加させた。この時も同等の効果が得られた。
第６実施例：
同様に、第３実施例において金属粉に混入する
フラツクス材の量を75wt％にまで増加させて配
線板を形成した。この時も同等の効果が得られ
た。
フラツクス材の量を75wt％にまで増加させて配
線板を形成した。この時も同等の効果が得られ
た。
上記実施例において金属粉に混入するフラツク
ス材の量を75wt％にした理由は、それ以上では
抵抗値が大きく実用的配線として使用困難になる
からである。
ス材の量を75wt％にした理由は、それ以上では
抵抗値が大きく実用的配線として使用困難になる
からである。
以上が本発明の実施例を、いくつか述べたもの
である。なお、上記実施例において、第１実施例
〜第４実施例に示したフラツクス分添加量以下を
用いた場合にも、熱衝撃強度および吸水率の改善
は認められたが、その効果は、前記した程顕著で
はなかつた。また、第５実施例，第６実施例以上
に添加した場合は、やはり熱衝撃強度，吸水率に
つき同様に顕著な効果が認められたが、導体部の
固有抵抗値が急増し、実用上問題があつた。
である。なお、上記実施例において、第１実施例
〜第４実施例に示したフラツクス分添加量以下を
用いた場合にも、熱衝撃強度および吸水率の改善
は認められたが、その効果は、前記した程顕著で
はなかつた。また、第５実施例，第６実施例以上
に添加した場合は、やはり熱衝撃強度，吸水率に
つき同様に顕著な効果が認められたが、導体部の
固有抵抗値が急増し、実用上問題があつた。
以上述べたように、本発明によればスルホール
部にはセラミツク部に混入したのと同様なフラツ
クス材を混入して形成したので、セラミツク部と
導体部特にそのスルホール部との焼結収縮率差を
解消できるので、生産の歩留りが良くて価格低減
も図れ得、かつ吸水率の小さな高信頼度セラミツ
ク配線板を提供できるものである。
部にはセラミツク部に混入したのと同様なフラツ
クス材を混入して形成したので、セラミツク部と
導体部特にそのスルホール部との焼結収縮率差を
解消できるので、生産の歩留りが良くて価格低減
も図れ得、かつ吸水率の小さな高信頼度セラミツ
ク配線板を提供できるものである。
なお当然のことであるが、本発明は上記した実
施例にのみ限定されるものではない。
施例にのみ限定されるものではない。
第１図は一般のセラミツク多層配線基板を示す
部分断面図である。第２図は従来技術を説明する
ための、セラミツク部および導体部を加熱した時
の焼結収縮曲線である。 １…セラミツク部、２…スルホール部、３…配
線パターン部。
部分断面図である。第２図は従来技術を説明する
ための、セラミツク部および導体部を加熱した時
の焼結収縮曲線である。 １…セラミツク部、２…スルホール部、３…配
線パターン部。
Claims (1)
- 【特許請求の範囲】 １ セラミツク部と、該セラミツク部に設けられ
た配線パターン部及びスル―ホール部とを備える
とともにセラミツク部はフラツクス材を混入して
成るものであるセラミツク配線板において、前記
スル―ホール部にはセラミツク部に混入したのと
同様なフラツクス材を3.5〜75Vo％混入して形
成したことを特徴とするセラミツク配線板。 ２ 前記配線パターン部にも、セラミツク部に混
入したのと同様なフラツクス材を3.5〜75Vo％
混入して形成したことを特徴とする特許請求の範
囲第１項に記載のセラミツク配線板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56068889A JPS57184296A (en) | 1981-05-09 | 1981-05-09 | Ceramic circuit board |
| US06/374,874 US4465727A (en) | 1981-05-09 | 1982-05-04 | Ceramic wiring boards |
| EP82302346A EP0064872A3 (en) | 1981-05-09 | 1982-05-07 | Ceramic wiring boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56068889A JPS57184296A (en) | 1981-05-09 | 1981-05-09 | Ceramic circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57184296A JPS57184296A (en) | 1982-11-12 |
| JPH0258794B2 true JPH0258794B2 (ja) | 1990-12-10 |
Family
ID=13386668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56068889A Granted JPS57184296A (en) | 1981-05-09 | 1981-05-09 | Ceramic circuit board |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4465727A (ja) |
| EP (1) | EP0064872A3 (ja) |
| JP (1) | JPS57184296A (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599992A (ja) * | 1982-07-08 | 1984-01-19 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS5911700A (ja) * | 1982-07-12 | 1984-01-21 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| JPS5944797A (ja) * | 1982-09-07 | 1984-03-13 | 増田 閃一 | 物体の静電的処理装置 |
| JPS6014494A (ja) * | 1983-07-04 | 1985-01-25 | 株式会社日立製作所 | セラミツク多層配線基板およびその製造方法 |
| KR900004379B1 (ko) * | 1983-09-16 | 1990-06-23 | 마쯔시다덴기산교 가부시기가이샤 | 세라믹 다층기판 및 그 제조방법 |
| JPS60116191A (ja) * | 1983-11-29 | 1985-06-22 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| JPS60254697A (ja) * | 1984-05-31 | 1985-12-16 | 富士通株式会社 | 多層セラミック回路基板および製法 |
| JPS6114187A (ja) * | 1984-06-27 | 1986-01-22 | 日本特殊陶業株式会社 | 補強板状焼結体 |
| FR2567684B1 (fr) * | 1984-07-10 | 1988-11-04 | Nec Corp | Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication |
| JPS6183674A (ja) * | 1984-10-01 | 1986-04-28 | 株式会社日立製作所 | セラミツク配線基板及びその製造方法 |
| JPS61155243A (ja) * | 1984-12-28 | 1986-07-14 | 富士通株式会社 | グリ−ンシ−ト組成物 |
| JPS6273799A (ja) * | 1985-09-27 | 1987-04-04 | 日本電気株式会社 | 多層セラミツク配線基板 |
| US4724305A (en) * | 1986-03-07 | 1988-02-09 | Hitachi Metals, Ltd. | Directly-heating roller for fuse-fixing toner images |
| US4776070A (en) * | 1986-03-12 | 1988-10-11 | Hitachi Metals, Ltd. | Directly-heating roller for fixing toner images |
| AU612588B2 (en) * | 1986-08-15 | 1991-07-18 | Digital Equipment Corporation | Method of making high density interconnection substrates using stacked modules and substrates obtained |
| JPS63181400A (ja) * | 1987-01-22 | 1988-07-26 | 松下電器産業株式会社 | セラミツク多層基板 |
| WO1988005959A1 (en) * | 1987-02-04 | 1988-08-11 | Coors Porcelain Company | Ceramic substrate with conductively-filled vias and method for producing |
| US4799984A (en) * | 1987-09-18 | 1989-01-24 | E. I. Du Pont De Nemours And Company | Method for fabricating multilayer circuits |
| JPH0772092B2 (ja) * | 1988-02-10 | 1995-08-02 | 日本特殊陶業株式会社 | 低温焼成基板 |
| US4806188A (en) * | 1988-03-04 | 1989-02-21 | E. I. Du Pont De Nemours And Company | Method for fabricating multilayer circuits |
| JPH02148789A (ja) * | 1988-03-11 | 1990-06-07 | Internatl Business Mach Corp <Ibm> | 電子回路基板 |
| US5013605A (en) * | 1988-08-11 | 1991-05-07 | Gritz David N | Cordierite-type glass-ceramic with controlled coloration |
| US5044966A (en) * | 1989-05-23 | 1991-09-03 | Peter Friesen | Electrical panel for physically supporting and electrically connecting electrical components |
| JP2665561B2 (ja) * | 1989-09-26 | 1997-10-22 | 日本特殊陶業株式会社 | セラミック多層基板 |
| US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
| JP2794960B2 (ja) * | 1991-02-19 | 1998-09-10 | 松下電器産業株式会社 | 焼結導体配線基板とその製造方法 |
| JP3338527B2 (ja) * | 1992-10-07 | 2002-10-28 | 富士通株式会社 | 高密度積層形のコネクタ、及び、コネクタの設計方法 |
| US5698015A (en) * | 1995-05-19 | 1997-12-16 | Nikko Company | Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste |
| JP3165779B2 (ja) * | 1995-07-18 | 2001-05-14 | 株式会社トクヤマ | サブマウント |
| KR100298897B1 (ko) * | 1998-12-23 | 2001-09-22 | 이형도 | 인쇄회로기판제조방법 |
| JP2000244123A (ja) * | 1999-02-19 | 2000-09-08 | Hitachi Ltd | 多層セラミック回路基板 |
| KR20030074582A (ko) * | 2003-09-03 | 2003-09-19 | 학교법인 한국정보통신학원 | 초고주파 다층회로 구조 및 제작 방법 |
| JP4518885B2 (ja) * | 2004-09-09 | 2010-08-04 | 京セラ株式会社 | セラミック電子部品及びその製造方法 |
| CN1906715B (zh) * | 2004-12-20 | 2010-06-16 | 株式会社村田制作所 | 层压陶瓷电子元件及其制造方法 |
| JP4650794B2 (ja) * | 2005-07-01 | 2011-03-16 | 昭栄化学工業株式会社 | 積層電子部品用導体ペーストおよびそれを用いた積層電子部品 |
| US7736544B2 (en) * | 2007-04-26 | 2010-06-15 | E. I. Du Pont De Nemours And Company | Electrically conductive composition for via-holes |
| US20090047569A1 (en) * | 2007-08-14 | 2009-02-19 | Jain Kailash C | High strength support for solid oxide fuel cell |
| CN109511218A (zh) * | 2018-12-16 | 2019-03-22 | 天津荣事顺发电子有限公司 | 一种多层陶瓷电路板制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2280957A1 (fr) * | 1974-08-01 | 1976-02-27 | Ibm | Composition conductrice pour metallisation, support ceramique revetu de cette composition et procede de formation |
| JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
| GB2040589B (en) * | 1978-06-28 | 1982-12-08 | Mitsumi Electric Co Ltd | Printed circuit device |
| US4345955A (en) * | 1980-10-28 | 1982-08-24 | E. I. Du Pont De Nemours And Company | Process for manufacturing multilayer ceramic chip carrier modules |
-
1981
- 1981-05-09 JP JP56068889A patent/JPS57184296A/ja active Granted
-
1982
- 1982-05-04 US US06/374,874 patent/US4465727A/en not_active Expired - Lifetime
- 1982-05-07 EP EP82302346A patent/EP0064872A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0064872A2 (en) | 1982-11-17 |
| US4465727A (en) | 1984-08-14 |
| EP0064872A3 (en) | 1983-08-31 |
| JPS57184296A (en) | 1982-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258794B2 (ja) | ||
| JP4817951B2 (ja) | 厚膜導体組成物ならびにｌｔｃｃ回路およびデバイスにおけるその使用 | |
| GB1565421A (en) | Manufacture of electrical devices | |
| EP0843621B1 (en) | Conductive via fill inks for ceramic multilayer circuit boards on support substrates | |
| US5879788A (en) | Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof | |
| KR100286091B1 (ko) | 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법 | |
| US4767672A (en) | Process for preparation of glazed ceramic substrate and glazing composition used therefor | |
| US5766516A (en) | Silver-based conductive paste and multilayer ceramic circuit substrate using the same | |
| JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
| JP3121822B2 (ja) | 導体ペーストおよび配線基板 | |
| JP2004362822A (ja) | 導電性ペーストおよびセラミック多層基板 | |
| JP3416044B2 (ja) | 低温焼成基板用導電ペースト | |
| JP3150932B2 (ja) | セラミック多層回路基板用導電ペースト | |
| JP2657008B2 (ja) | セラミックス用メタライズ組成物 | |
| JP4673086B2 (ja) | ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法 | |
| JP3649775B2 (ja) | 厚膜導電性ペースト組成物 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JPH06291435A (ja) | 導体ペースト及びそれによって導体を形成したセラミック配線基板並びにそのセラミック配線基板の製造方法 | |
| JPH06120633A (ja) | セラミック配線基板 | |
| JP2006108530A (ja) | 抵抗ペーストおよびそれを使用した低温焼成ガラスセラミックス回路基板 | |
| JPH08162762A (ja) | ガラスセラミック多層回路基板 | |
| JPH025026B2 (ja) | ||
| JP2004165274A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JP2002231049A (ja) | 導電性ペースト | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ |