JPH0258861A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0258861A
JPH0258861A JP21120188A JP21120188A JPH0258861A JP H0258861 A JPH0258861 A JP H0258861A JP 21120188 A JP21120188 A JP 21120188A JP 21120188 A JP21120188 A JP 21120188A JP H0258861 A JPH0258861 A JP H0258861A
Authority
JP
Japan
Prior art keywords
layer
resistor
type
kinds
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21120188A
Other languages
English (en)
Inventor
Yoshio Miyazaki
良雄 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21120188A priority Critical patent/JPH0258861A/ja
Publication of JPH0258861A publication Critical patent/JPH0258861A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置、特に抵抗およびPN接
合コンデンサの構造に関する。
〔従来の技術〕
従来、この種の半導体集積回路装置の抵抗およびPN接
合コンデンサは、シリコン上またはポリシリコン上に、
ポロンまたは、リンおよびヒ素などをイオン注入および
拡散という不純物導入技術を用いて形成していた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路装置の抵抗は通常抵抗値
の大小により数種の層抵抗で形成している。この場合、
一種類の層抵抗を形成するには、層抵抗ごとにホトリソ
グラフィーと不純物導入工程を必要とする。この場合、
層抵抗の種類だけ、ホトリソグラフィーおよび不純物導
入工程をふやさなければならず、工程数によって層抵抗
の種類が制限されるという欠点がある。
〔課題を解決するための手段〕
本発明の抵抗を有する半導体集積回路装置は、第1導電
型の基板上に形成された第2導電型の埋込層および第1
導電型拡散層あるいは酸化膜層によって形成された絶縁
分離領域に囲まれた第2導電型領域において、前記第2
導電型領域中に複数の第1導電型島状領域を形成し、前
記第2導電型領域の不純物濃度が少なくとも一つの第1
導電型島状領域の周囲で高いことを特徴としている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
エピタキシャル成長層lはその不純物濃度が、方の抵抗
の周囲で高く、他方の抵抗の周囲で低い構造となってい
る。
次に製造方法を説明する。
P型シリコン基板2上にN+型埋込層3を形成した後、
エピタキシャル成長層1を形成する。このエピタキシャ
ル成長層1にP+型拡散または酸化膜を用いて絶縁分離
領域4を形成した後、アルミをマスクとして、一方の抵
抗が出来るエピタキシャル成長層1にAsのイオン注入
を行う。次にP型抵抗領域5およびP+型抵抗コンタク
ト領域6を形成して2種類の層抵抗の抵抗が出来上る。
さらに抵抗領域を°P型およびP+型2種のイオン注入
にて形成すれば4種類の抵抗が出来上る。
第2図は本発明の実施例2の縦断面図である。
エピタキシャル成長層lは、その不純物濃度が一方のP
Nコンデンサの周囲で高く、他方の周囲で低い構造にな
っている。
この実施例では、エピタキシャル成長層1の不純物濃度
が高い部分と低い部分がある為、PN:2ンデンサを形
成すると、空乏層の出来方が異なる為、2種類の単位容
量を持つコンデンサが出来るという利点がある。
〔発明の効果〕
以上説明したように本発明は、エピタキシャル成長層の
不純物濃度の高い部分と低い部分を形成することにより
、容易に2種類の層抵抗ができるという効果がある。
さらに、抵抗領域をP型、P+型の2種類のイオン注入
にて形成すれば4種類の抵抗が出来、掛算的に層抵抗の
種類をふやすことができる効果がある。また、このエピ
タキシャル成長層を用いてPNコンデンサを形成すると
、2種類の単位容量ができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の縦断面図、第2図は本発明
の実施例2の縦断面図である。 1・・・・・・エピタキシャル成長層(・・・不純物の
濃度が高い部分)、2・・・・・・P型シリコン基板、
3・・・・・・N+型埋込層、4・・・・・・絶縁分離
領域(P型拡散領域あるいは酸化膜領域)、5・・・・
・・P型抵抗領域、6・・・・・・P4型抵抗コンタク
ト領域、7・・・・・・P型コンデンサ領域、8・・・
・・・N+型コレクタ領域。 代理人 弁理士  内 原   晋 第 1 閏 /コーク 竿 2 回

Claims (1)

    【特許請求の範囲】
  1.  第1導電型の基板上に形成された第2導電型の埋込層
    および第1導電型拡散層あるいは酸化膜層によって形成
    された絶縁分離領域に囲まれた第2導電型領域において
    、前記第2導電型領域中に複数の第1導電型島状領域を
    形成し、前記第2導電型領域の不純物濃度が少なくとも
    一つの第1導電型島状領域の周囲で高いことを特徴とす
    る半導体集積回路装置。
JP21120188A 1988-08-24 1988-08-24 半導体集積回路装置 Pending JPH0258861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21120188A JPH0258861A (ja) 1988-08-24 1988-08-24 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21120188A JPH0258861A (ja) 1988-08-24 1988-08-24 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0258861A true JPH0258861A (ja) 1990-02-28

Family

ID=16602037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21120188A Pending JPH0258861A (ja) 1988-08-24 1988-08-24 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0258861A (ja)

Similar Documents

Publication Publication Date Title
KR0163402B1 (ko) 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법
US3865649A (en) Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate
US4001869A (en) Mos-capacitor for integrated circuits
EP0420672B1 (en) Semiconducteur stubstrate structure for use in power IC device
JPH0496363A (ja) 半導体記憶装置
US4975764A (en) High density BiCMOS circuits and methods of making same
JPS6322070B2 (ja)
US4404738A (en) Method of fabricating an I2 L element and a linear transistor on one chip
JP3504077B2 (ja) Mos容量を含む半導体装置およびその製造方法
US4970174A (en) Method for making a BiCMOS semiconductor device
JP2009507378A (ja) 空乏可能コレクタ列を備えた改良されたbvceo/rcs相殺を有するバイポーラ構造
JPH0258861A (ja) 半導体集積回路装置
KR100731087B1 (ko) 바이씨모스 소자 및 그의 제조방법
JP2001185628A (ja) 半導体装置及びその製造方法
US6392285B1 (en) Method for fabricating a capacitor device with BiCMOS process and the capacitor device formed thereby
JPH01220856A (ja) 半導体装置
JPH1126709A (ja) 半導体装置及びその製造方法
JP2614519B2 (ja) Mis容量素子を組込んだ半導体集積回路の製造方法
KR0150122B1 (ko) 반도체 저항 소자 및 그 제조 방법
US20030113980A1 (en) Method for manufacturing and structure of semiconductor assembly with a shallow trench device region
KR940009359B1 (ko) 바이씨모스(bicmos)의 구조 및 제조방법
JPH01228157A (ja) 半導体装置
JPH01133345A (ja) 半導体集積回路及びその製造方法
JPH05218059A (ja) 半導体装置及びその製造方法
JPH05335324A (ja) バイポーラ集積回路とその製造方法