JPH05218059A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05218059A JPH05218059A JP4056966A JP5696692A JPH05218059A JP H05218059 A JPH05218059 A JP H05218059A JP 4056966 A JP4056966 A JP 4056966A JP 5696692 A JP5696692 A JP 5696692A JP H05218059 A JPH05218059 A JP H05218059A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- conductivity type
- film
- impurity concentration
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ベース電極とコレクタ領域との間の耐圧が高
い半導体装置及びこの半導体装置を安定的に製造するこ
とができる方法を提供する。 【構成】 高不純物濃度のＰ型の拡散層１５と、ベース
電極である高不純物濃度のＰ型の多結晶Ｓｉ膜１４及び
絶縁膜から成りＰ型の不純物を含む側壁スペーサ２６か
ら不純物を拡散させて形成した低不純物濃度のＰ型の拡
散層１７、２７とがベース領域になっており、Ｎ型の拡
散層１６が真性コレクタ領域になっている。このため、
ベース電極である高不純物濃度のＰ型の多結晶Ｓｉ膜１
４と真性コレクタ領域であるＮ型の拡散層１６との間
に、低不純物濃度のＰ型の拡散層２７が介在している。
従って、多結晶Ｓｉ膜１４と拡散層１６とが互いに接触
しておらず、逆バイアスされるこれらの間の耐圧が高
い。
い半導体装置及びこの半導体装置を安定的に製造するこ
とができる方法を提供する。 【構成】 高不純物濃度のＰ型の拡散層１５と、ベース
電極である高不純物濃度のＰ型の多結晶Ｓｉ膜１４及び
絶縁膜から成りＰ型の不純物を含む側壁スペーサ２６か
ら不純物を拡散させて形成した低不純物濃度のＰ型の拡
散層１７、２７とがベース領域になっており、Ｎ型の拡
散層１６が真性コレクタ領域になっている。このため、
ベース電極である高不純物濃度のＰ型の多結晶Ｓｉ膜１
４と真性コレクタ領域であるＮ型の拡散層１６との間
に、低不純物濃度のＰ型の拡散層２７が介在している。
従って、多結晶Ｓｉ膜１４と拡散層１６とが互いに接触
しておらず、逆バイアスされるこれらの間の耐圧が高
い。
Description
【０００１】
【産業上の利用分野】本願の発明は、ラテラルバイポー
ラトランジスタと称されている半導体装置及びその製造
方法に関するものである。
ラトランジスタと称されている半導体装置及びその製造
方法に関するものである。
【０００２】
【従来の技術】ラテラルバイポーラトランジスタは、バ
ーティカルバイポーラトランジスタの様に埋込層もエピ
タキシャル層も形成する必要がなく、ＣＭＯＳトランジ
スタと略同様の工程で製造することができるので、Ｂｉ
ＣＭＯＳ集積回路装置の製造に適している。
ーティカルバイポーラトランジスタの様に埋込層もエピ
タキシャル層も形成する必要がなく、ＣＭＯＳトランジ
スタと略同様の工程で製造することができるので、Ｂｉ
ＣＭＯＳ集積回路装置の製造に適している。
【０００３】図５及び図６は、この様なラテラルＮＰＮ
バイポーラトランジスタ（例えば、Extended Abstracts
of the 21st Conference on Solid State Devices and
Materials,Tokyo,1989,pp.109-112 'CMOS Compatible
Lateral Bipolar Transistorfor BiCMOS Technology'
）の製造方法の一従来例を示している。
バイポーラトランジスタ（例えば、Extended Abstracts
of the 21st Conference on Solid State Devices and
Materials,Tokyo,1989,pp.109-112 'CMOS Compatible
Lateral Bipolar Transistorfor BiCMOS Technology'
）の製造方法の一従来例を示している。
【０００４】この一従来例では、図５に示す様に、Ｐ型
のＳｉ基板１１にＬｏｃｏｓ法で素子分離用のフィール
ド酸化膜１２と能動素子領域１３とを形成した後、Ｐ型
の不純物を含む多結晶Ｓｉ膜１４をパターニングする。
のＳｉ基板１１にＬｏｃｏｓ法で素子分離用のフィール
ド酸化膜１２と能動素子領域１３とを形成した後、Ｐ型
の不純物を含む多結晶Ｓｉ膜１４をパターニングする。
【０００５】次に、多結晶Ｓｉ膜１４の両側の能動素子
領域１３に高不純物濃度のＰ型の拡散層１５と低不純物
濃度のＮ型の拡散層１６とを選択的に形成すると共に、
多結晶Ｓｉ膜１４から能動素子領域１３へ不純物を固層
拡散させて多結晶Ｓｉ膜１４下に低不純物濃度のＰ型の
拡散層１７を形成する。
領域１３に高不純物濃度のＰ型の拡散層１５と低不純物
濃度のＮ型の拡散層１６とを選択的に形成すると共に、
多結晶Ｓｉ膜１４から能動素子領域１３へ不純物を固層
拡散させて多結晶Ｓｉ膜１４下に低不純物濃度のＰ型の
拡散層１７を形成する。
【０００６】次に、図６に示した様に、多結晶Ｓｉ膜１
４の両側に側壁スペーサ１８を形成し、多結晶Ｓｉ膜１
４と側壁スペーサ１８とをマスクにして、能動素子領域
１３に高不純物濃度のＮ型の拡散層２１、２２を形成す
る。
４の両側に側壁スペーサ１８を形成し、多結晶Ｓｉ膜１
４と側壁スペーサ１８とをマスクにして、能動素子領域
１３に高不純物濃度のＮ型の拡散層２１、２２を形成す
る。
【０００７】以上の様にして製造したラテラルＮＰＮバ
イポーラトランジスタでは、多結晶Ｓｉ膜１４がベース
電極になっており、拡散層２１がエミッタ領域になって
おり、拡散層１５、１７がドリフト型のベース領域にな
っている。また、拡散層１６が真性コレクタ領域になっ
ており、拡散層２２がコレクタ電極取り出し領域になっ
ている。
イポーラトランジスタでは、多結晶Ｓｉ膜１４がベース
電極になっており、拡散層２１がエミッタ領域になって
おり、拡散層１５、１７がドリフト型のベース領域にな
っている。また、拡散層１６が真性コレクタ領域になっ
ており、拡散層２２がコレクタ電極取り出し領域になっ
ている。
【０００８】
【発明が解決しようとする課題】ところが、上述の一従
来例のラテラルＮＰＮバイポーラトランジスタでは、図
６から明らかな様に、ベース電極である高不純物濃度の
Ｐ型の多結晶Ｓｉ膜１４に真性コレクタ領域であるＮ型
の拡散層１６が接触している。このため、逆バイアスさ
れるこれらの間の耐圧が６〜７Ｖ程度と低く、高耐圧の
トランジスタとして用いることができない。
来例のラテラルＮＰＮバイポーラトランジスタでは、図
６から明らかな様に、ベース電極である高不純物濃度の
Ｐ型の多結晶Ｓｉ膜１４に真性コレクタ領域であるＮ型
の拡散層１６が接触している。このため、逆バイアスさ
れるこれらの間の耐圧が６〜７Ｖ程度と低く、高耐圧の
トランジスタとして用いることができない。
【０００９】従って本願の発明は、ベース電極とコレク
タ領域との間の耐圧が高い半導体装置及びこの半導体装
置を安定的に製造することができる方法を提供すること
を目的としている。
タ領域との間の耐圧が高い半導体装置及びこの半導体装
置を安定的に製造することができる方法を提供すること
を目的としている。
【００１０】
【課題を解決するための手段】請求項１の半導体装置で
は、第１導電型の半導体基板上に不純物濃度が相対的に
高い第１導電型の電極が形成されており、絶縁膜から成
る側壁スペーサが前記電極の少なくとも一方に形成され
ており、前記半導体基板のうちで前記電極及び前記側壁
スペーサに接している領域に不純物濃度が相対的に低い
第１導電型の拡散層が形成されており、前記半導体基板
のうちで前記側壁スペーサの前記電極とは反対側の領域
に第２導電型の拡散層が形成されている。
は、第１導電型の半導体基板上に不純物濃度が相対的に
高い第１導電型の電極が形成されており、絶縁膜から成
る側壁スペーサが前記電極の少なくとも一方に形成され
ており、前記半導体基板のうちで前記電極及び前記側壁
スペーサに接している領域に不純物濃度が相対的に低い
第１導電型の拡散層が形成されており、前記半導体基板
のうちで前記側壁スペーサの前記電極とは反対側の領域
に第２導電型の拡散層が形成されている。
【００１１】請求項２の半導体装置の製造方法は、第１
導電型の半導体基板上に第１導電型の電極を形成する工
程と、絶縁膜から成り第１導電型の不純物を含む側壁ス
ペーサを前記電極の少なくとも一方に形成する工程と、
前記電極及び前記側壁スペーサから前記半導体基板へ第
１導電型の不純物を拡散させて、第１導電型の拡散層を
形成する工程と、前記電極及び前記側壁スペーサをマス
クにして、前記半導体基板に第２導電型の拡散層を形成
する工程とを有している。
導電型の半導体基板上に第１導電型の電極を形成する工
程と、絶縁膜から成り第１導電型の不純物を含む側壁ス
ペーサを前記電極の少なくとも一方に形成する工程と、
前記電極及び前記側壁スペーサから前記半導体基板へ第
１導電型の不純物を拡散させて、第１導電型の拡散層を
形成する工程と、前記電極及び前記側壁スペーサをマス
クにして、前記半導体基板に第２導電型の拡散層を形成
する工程とを有している。
【００１２】請求項３の半導体装置の製造方法は、第１
導電型の半導体基板上に第１導電型の電極を形成する工
程と、絶縁膜から成り第１導電型の不純物を含む第１の
側壁スペーサを前記電極の少なくとも一方に形成する工
程と、絶縁膜から成り第２導電型の不純物を含む第２の
側壁スペーサを前記第１の側壁スペーサの前記電極とは
反対側に形成する工程と、前記電極及び前記第１の側壁
スペーサから前記半導体基板へ第１導電型の不純物を拡
散させて第１導電型の拡散層を形成すると共に、前記第
２の側壁スペーサから前記半導体基板へ第２導電型の不
純物を拡散させて第２導電型の拡散層を形成する工程と
を有している。
導電型の半導体基板上に第１導電型の電極を形成する工
程と、絶縁膜から成り第１導電型の不純物を含む第１の
側壁スペーサを前記電極の少なくとも一方に形成する工
程と、絶縁膜から成り第２導電型の不純物を含む第２の
側壁スペーサを前記第１の側壁スペーサの前記電極とは
反対側に形成する工程と、前記電極及び前記第１の側壁
スペーサから前記半導体基板へ第１導電型の不純物を拡
散させて第１導電型の拡散層を形成すると共に、前記第
２の側壁スペーサから前記半導体基板へ第２導電型の不
純物を拡散させて第２導電型の拡散層を形成する工程と
を有している。
【００１３】
【作用】請求項１の半導体装置では、第１導電型の電極
をベース電極にし、第１導電型の拡散層及び第２導電型
の拡散層を夫々ベース領域及びコレクタ領域にした場合
に、コレクタ領域は、不純物濃度が低いベース領域には
接触しているが、不純物濃度が高いベース電極には接触
していない。
をベース電極にし、第１導電型の拡散層及び第２導電型
の拡散層を夫々ベース領域及びコレクタ領域にした場合
に、コレクタ領域は、不純物濃度が低いベース領域には
接触しているが、不純物濃度が高いベース電極には接触
していない。
【００１４】請求項２の半導体装置の製造方法では、電
極及び側壁スペーサからの不純物の拡散で半導体基板に
形成される第１導電型の拡散層の不純物濃度は、電極の
不純物濃度よりも低い。しかも、電極及び側壁スペーサ
をマスクにして半導体基板に形成される第２導電型の拡
散層は、側壁スペーサの電極とは反対側の領域に形成さ
れる。
極及び側壁スペーサからの不純物の拡散で半導体基板に
形成される第１導電型の拡散層の不純物濃度は、電極の
不純物濃度よりも低い。しかも、電極及び側壁スペーサ
をマスクにして半導体基板に形成される第２導電型の拡
散層は、側壁スペーサの電極とは反対側の領域に形成さ
れる。
【００１５】請求項３の半導体装置の製造方法では、電
極及び第１の側壁スペーサからの不純物の拡散で半導体
基板に形成される第１導電型の拡散層の不純物濃度は、
電極の不純物濃度よりも低い。しかも、第２の側壁スペ
ーサからの不純物の拡散で半導体基板に形成される第２
導電型の拡散層は、第１の側壁スペーサの電極とは反対
側の領域に形成される。
極及び第１の側壁スペーサからの不純物の拡散で半導体
基板に形成される第１導電型の拡散層の不純物濃度は、
電極の不純物濃度よりも低い。しかも、第２の側壁スペ
ーサからの不純物の拡散で半導体基板に形成される第２
導電型の拡散層は、第１の側壁スペーサの電極とは反対
側の領域に形成される。
【００１６】
【実施例】以下、ラテラルＮＰＮバイポーラトランジス
タに適用した本願の発明の一実施例を、図１〜４を参照
しながら説明する。なお、図５、６に示した一従来例と
対応する構成部分には、同一の符号を付してある。
タに適用した本願の発明の一実施例を、図１〜４を参照
しながら説明する。なお、図５、６に示した一従来例と
対応する構成部分には、同一の符号を付してある。
【００１７】図１は、本実施例を示しており、図２〜４
はその製造工程を示している。本実施例を製造するため
には、図２に示す様に、Ｐ型で抵抗率が３〜１２Ω・ｃ
ｍ程度のＳｉ基板１１に、Ｌｏｃｏｓ法で、膜厚が３０
０〜１０００ｎｍ程度の素子分離用のフィールド酸化膜
１２と能動素子領域１３とを形成する。
はその製造工程を示している。本実施例を製造するため
には、図２に示す様に、Ｐ型で抵抗率が３〜１２Ω・ｃ
ｍ程度のＳｉ基板１１に、Ｌｏｃｏｓ法で、膜厚が３０
０〜１０００ｎｍ程度の素子分離用のフィールド酸化膜
１２と能動素子領域１３とを形成する。
【００１８】その後、ボロンイオン等のＰ型不純物を１
０20〜１０21原子ｃｍ-3程度のドーズ量で含む多結晶Ｓ
ｉ膜１４をＣＶＤ法で１５０〜６００ｎｍ程度の膜厚に
堆積させ、ホトリソグラフィ技術及びエッチング技術で
この多結晶Ｓｉ膜１４をベース電極のパターンに加工す
る。
０20〜１０21原子ｃｍ-3程度のドーズ量で含む多結晶Ｓ
ｉ膜１４をＣＶＤ法で１５０〜６００ｎｍ程度の膜厚に
堆積させ、ホトリソグラフィ技術及びエッチング技術で
この多結晶Ｓｉ膜１４をベース電極のパターンに加工す
る。
【００１９】そして、能動素子領域１３及び多結晶Ｓｉ
膜１４の全表面にＳｉＯ2 膜２３を形成した後、多結晶
Ｓｉ膜１４の片側の能動素子領域１３のみを覆うパター
ンに、ホトリソグラフィ技術及びエッチング技術でＳｉ
Ｏ2 膜２３を加工する。但し、多結晶Ｓｉ膜１４を形成
する前にＳｉＯ2 膜２３を形成しておいてもよい。
膜１４の全表面にＳｉＯ2 膜２３を形成した後、多結晶
Ｓｉ膜１４の片側の能動素子領域１３のみを覆うパター
ンに、ホトリソグラフィ技術及びエッチング技術でＳｉ
Ｏ2 膜２３を加工する。但し、多結晶Ｓｉ膜１４を形成
する前にＳｉＯ2 膜２３を形成しておいてもよい。
【００２０】次に、図３に示す様に、多結晶Ｓｉ膜１４
のＳｉＯ2 膜２３とは反対側の能動素子領域１３を覆う
様に、レジスト膜２４をホトリソグラフィ技術でパター
ニングする。そして、レジスト膜２４と多結晶Ｓｉ膜１
４とをマスクにして能動素子領域１３に、ボロンイオン
である不純物２５を、１０〜７０ｋｅＶ程度のエネルギ
で１×１０14〜１×１０16イオンｃｍ-2程度のドーズ量
にイオン注入する。
のＳｉＯ2 膜２３とは反対側の能動素子領域１３を覆う
様に、レジスト膜２４をホトリソグラフィ技術でパター
ニングする。そして、レジスト膜２４と多結晶Ｓｉ膜１
４とをマスクにして能動素子領域１３に、ボロンイオン
である不純物２５を、１０〜７０ｋｅＶ程度のエネルギ
で１×１０14〜１×１０16イオンｃｍ-2程度のドーズ量
にイオン注入する。
【００２１】その後、熱処理を行って、イオン注入した
不純物２５を拡散及び活性化させて高不純物濃度のＰ型
の拡散層１５を形成すると共に、多結晶Ｓｉ膜１４から
能動素子領域１３に不純物を固層拡散させて低不純物濃
度のＰ型の拡散層１７を形成する。
不純物２５を拡散及び活性化させて高不純物濃度のＰ型
の拡散層１５を形成すると共に、多結晶Ｓｉ膜１４から
能動素子領域１３に不純物を固層拡散させて低不純物濃
度のＰ型の拡散層１７を形成する。
【００２２】次に、レジスト膜２４を除去し、１０〜２
０重量％程度のＢ2 Ｏ3 を含み膜厚が２００〜６００ｎ
ｍ程度であるＳｉＯ2 膜をＣＶＤ技術で全面に堆積させ
る。そして、このＳｉＯ2 膜に対してＲＩＥによる異方
性エッチングを行って、図４に示す様に、ＳｉＯ2 膜か
ら成る側壁スペーサ２６を多結晶Ｓｉ膜１４の両側に形
成する。
０重量％程度のＢ2 Ｏ3 を含み膜厚が２００〜６００ｎ
ｍ程度であるＳｉＯ2 膜をＣＶＤ技術で全面に堆積させ
る。そして、このＳｉＯ2 膜に対してＲＩＥによる異方
性エッチングを行って、図４に示す様に、ＳｉＯ2 膜か
ら成る側壁スペーサ２６を多結晶Ｓｉ膜１４の両側に形
成する。
【００２３】なお、ＳｉＯ2 膜２３が形成されていない
能動素子領域１３では、側壁スペーサ２６がＳｉ基板１
１に接触するが、ＳｉＯ2 膜２３が形成されている能動
素子領域１３では、側壁スペーサ２６がＳｉＯ2 膜２３
上に形成されてＳｉ基板１１に接触しない。
能動素子領域１３では、側壁スペーサ２６がＳｉ基板１
１に接触するが、ＳｉＯ2 膜２３が形成されている能動
素子領域１３では、側壁スペーサ２６がＳｉＯ2 膜２３
上に形成されてＳｉ基板１１に接触しない。
【００２４】このため、その後に熱処理を行って、Ｓｉ
Ｏ2 膜２３が形成されていない能動素子領域１３では、
側壁スペーサ２６から能動素子領域１３へ不純物を固層
拡散させて低不純物濃度のＰ型の拡散層２７を形成する
が、ＳｉＯ2 膜２３が形成されている能動素子領域１３
では、側壁スペーサ２６から能動素子領域１３へ不純物
が固層拡散されなくて拡散層は形成されない。
Ｏ2 膜２３が形成されていない能動素子領域１３では、
側壁スペーサ２６から能動素子領域１３へ不純物を固層
拡散させて低不純物濃度のＰ型の拡散層２７を形成する
が、ＳｉＯ2 膜２３が形成されている能動素子領域１３
では、側壁スペーサ２６から能動素子領域１３へ不純物
が固層拡散されなくて拡散層は形成されない。
【００２５】その後、拡散層１５を覆う様に、レジスト
膜２８をホトリソグラフィ技術でパターニングする。そ
して、レジスト膜２８、多結晶Ｓｉ膜１４及び側壁スペ
ーサ２６をマスクにして能動素子領域１３に、リンイオ
ンである不純物３１を、１０〜５０ｋｅＶ程度のエネル
ギで１×１０12〜１×１０14イオンｃｍ-2程度のドーズ
量にイオン注入する。そして、熱処理を行って、イオン
注入した不純物３１を拡散及び活性化させて低不純物濃
度のＮ型の拡散層１６を形成する
膜２８をホトリソグラフィ技術でパターニングする。そ
して、レジスト膜２８、多結晶Ｓｉ膜１４及び側壁スペ
ーサ２６をマスクにして能動素子領域１３に、リンイオ
ンである不純物３１を、１０〜５０ｋｅＶ程度のエネル
ギで１×１０12〜１×１０14イオンｃｍ-2程度のドーズ
量にイオン注入する。そして、熱処理を行って、イオン
注入した不純物３１を拡散及び活性化させて低不純物濃
度のＮ型の拡散層１６を形成する
【００２６】この結果、拡散層１６、１７の間に拡散層
２７が挟まれるが、この拡散層２７の幅は側壁スペーサ
２６の幅と略等しい。この側壁スペーサ２６の幅は、側
壁スペーサ２６を形成するためのＳｉＯ2 膜の膜厚を制
御することによって、０．１〜０．３μｍ程度の所望の
値にすることができる。従って、拡散層２７の幅も、
０．１〜０．３μｍ程度の範囲で制御することができ
る。
２７が挟まれるが、この拡散層２７の幅は側壁スペーサ
２６の幅と略等しい。この側壁スペーサ２６の幅は、側
壁スペーサ２６を形成するためのＳｉＯ2 膜の膜厚を制
御することによって、０．１〜０．３μｍ程度の所望の
値にすることができる。従って、拡散層２７の幅も、
０．１〜０．３μｍ程度の範囲で制御することができ
る。
【００２７】次に、レジスト膜２８を除去し、膜厚が２
００〜６００ｎｍ程度であるＳｉＯ2 膜をＣＶＤ技術で
全面に堆積させる。そして、このＳｉＯ2 膜に対してＲ
ＩＥによる異方性エッチングを行って、図１に示した様
に、ＳｉＯ2 膜から成る側壁スペーサ３２を側壁スペー
サ２６の外側に形成する。この側壁スペーサ３２は、不
純物を含んでいない方が望ましい。
００〜６００ｎｍ程度であるＳｉＯ2 膜をＣＶＤ技術で
全面に堆積させる。そして、このＳｉＯ2 膜に対してＲ
ＩＥによる異方性エッチングを行って、図１に示した様
に、ＳｉＯ2 膜から成る側壁スペーサ３２を側壁スペー
サ２６の外側に形成する。この側壁スペーサ３２は、不
純物を含んでいない方が望ましい。
【００２８】その後、多結晶Ｓｉ膜１４と側壁スペーサ
２６、３２とをマスクにして能動素子領域１３に、ヒ素
イオンである不純物３３を、１０〜１００ｋｅＶ程度の
エネルギで１×１０15〜１×１０16イオンｃｍ-2程度の
ドーズ量にイオン注入する。そして、熱処理を行って、
イオン注入した不純物３３を拡散及び活性化させて、高
不純物濃度のＮ型の拡散層２１、２２を形成する。
２６、３２とをマスクにして能動素子領域１３に、ヒ素
イオンである不純物３３を、１０〜１００ｋｅＶ程度の
エネルギで１×１０15〜１×１０16イオンｃｍ-2程度の
ドーズ量にイオン注入する。そして、熱処理を行って、
イオン注入した不純物３３を拡散及び活性化させて、高
不純物濃度のＮ型の拡散層２１、２２を形成する。
【００２９】なお、拡散層１５を形成している不純物２
５であるボロンイオンの拡散係数よりも、拡散層２１を
形成する不純物３３であるヒ素イオンの拡散係数の方が
小さいので、拡散層２１は拡散層１５内に形成される。
５であるボロンイオンの拡散係数よりも、拡散層２１を
形成する不純物３３であるヒ素イオンの拡散係数の方が
小さいので、拡散層２１は拡散層１５内に形成される。
【００３０】以上の様にして製造した本実施例のラテラ
ルＮＰＮバイポーラトランジスタでは、多結晶Ｓｉ膜１
４がベース電極になっており、拡散層２１がエミッタ領
域になっており、拡散層１５、１７、２７がドリフト型
のベース領域になっている。また、拡散層１６が真性コ
レクタ領域になっており、拡散層２２がコレクタ電極取
り出し領域になっている。
ルＮＰＮバイポーラトランジスタでは、多結晶Ｓｉ膜１
４がベース電極になっており、拡散層２１がエミッタ領
域になっており、拡散層１５、１７、２７がドリフト型
のベース領域になっている。また、拡散層１６が真性コ
レクタ領域になっており、拡散層２２がコレクタ電極取
り出し領域になっている。
【００３１】本実施例のラテラルＮＰＮバイポーラトラ
ンジスタでは、図１から明らかな様に、ベース電極であ
る高不純物濃度のＰ型の多結晶Ｓｉ膜１４と真性コレク
タ領域であるＮ型の拡散層１６との間に低不純物濃度の
Ｐ型の拡散層２７が介在しているので、多結晶Ｓｉ膜１
４と拡散層１６とが互いに接触していない。このため、
逆バイアスされるこれらの間の耐圧が２０〜３０Ｖ程度
と高く、高耐圧のトランジスタとして用いることができ
る。
ンジスタでは、図１から明らかな様に、ベース電極であ
る高不純物濃度のＰ型の多結晶Ｓｉ膜１４と真性コレク
タ領域であるＮ型の拡散層１６との間に低不純物濃度の
Ｐ型の拡散層２７が介在しているので、多結晶Ｓｉ膜１
４と拡散層１６とが互いに接触していない。このため、
逆バイアスされるこれらの間の耐圧が２０〜３０Ｖ程度
と高く、高耐圧のトランジスタとして用いることができ
る。
【００３２】なお、本実施例ではレジスト膜２８、多結
晶Ｓｉ膜１４及び側壁スペーサ２６をマスクにした不純
物３１のイオン注入とその後の熱処理とで低不純物濃度
のＮ型の拡散層１６を形成しているが、１０〜２０重量
％のＰ2 Ｏ5 を含むＳｉＯ2膜で側壁スペーサ３２を形
成し、この側壁スペーサ３２からのリンの固層拡散によ
って、拡散層１６を形成してもよい。この様にすると、
レジスト膜２８の形成工程と不純物３１のイオン注入工
程とが不要である。
晶Ｓｉ膜１４及び側壁スペーサ２６をマスクにした不純
物３１のイオン注入とその後の熱処理とで低不純物濃度
のＮ型の拡散層１６を形成しているが、１０〜２０重量
％のＰ2 Ｏ5 を含むＳｉＯ2膜で側壁スペーサ３２を形
成し、この側壁スペーサ３２からのリンの固層拡散によ
って、拡散層１６を形成してもよい。この様にすると、
レジスト膜２８の形成工程と不純物３１のイオン注入工
程とが不要である。
【００３３】
【発明の効果】請求項１の半導体装置では、不純物濃度
が高いベース電極にコレクタ領域が接触していないの
で、逆バイアスされるベース電極とコレクタ領域との間
の耐圧が高い。
が高いベース電極にコレクタ領域が接触していないの
で、逆バイアスされるベース電極とコレクタ領域との間
の耐圧が高い。
【００３４】請求項２の半導体装置の製造方法では、第
１導電型の拡散層の不純物濃度は電極の不純物濃度より
も低く、しかも第２導電型の拡散層は側壁スペーサの電
極とは反対側の領域に形成されるので、請求項１の半導
体装置を安定的に製造することができる。
１導電型の拡散層の不純物濃度は電極の不純物濃度より
も低く、しかも第２導電型の拡散層は側壁スペーサの電
極とは反対側の領域に形成されるので、請求項１の半導
体装置を安定的に製造することができる。
【００３５】請求項３の半導体装置の製造方法では、第
１導電型の拡散層の不純物濃度は電極の不純物濃度より
も低く、しかも第２導電型の拡散層は第１の側壁スペー
サの電極とは反対側の領域に形成されるので、請求項１
の半導体装置を安定的に製造することができる。
１導電型の拡散層の不純物濃度は電極の不純物濃度より
も低く、しかも第２導電型の拡散層は第１の側壁スペー
サの電極とは反対側の領域に形成されるので、請求項１
の半導体装置を安定的に製造することができる。
【図１】本願の発明の一実施例の側断面図である。
【図２】一実施例を製造するための最初の工程を示す側
断面図である。
断面図である。
【図３】図２に続く工程を示す側断面図である。
【図４】図３に続く工程を示す側断面図である。
【図５】一従来例を製造するための最初の工程を示す側
断面図である。
断面図である。
【図６】本願の発明の一従来例の側断面図である。
１１ Ｓｉ基板 １４ 多結晶Ｓｉ膜 １６ 拡散層 １７ 拡散層 ２６ 側壁スペーサ ２７ 拡散層 ３２ 側壁スペーサ
Claims (3)
- 【請求項１】 第１導電型の半導体基板上に不純物濃度
が相対的に高い第１導電型の電極が形成されており、 絶縁膜から成る側壁スペーサが前記電極の少なくとも一
方に形成されており、 前記半導体基板のうちで前記電極及び前記側壁スペーサ
に接している領域に不純物濃度が相対的に低い第１導電
型の拡散層が形成されており、 前記半導体基板のうちで前記側壁スペーサの前記電極と
は反対側の領域に第２導電型の拡散層が形成されている
半導体装置。 - 【請求項２】 第１導電型の半導体基板上に第１導電型
の電極を形成する工程と、 絶縁膜から成り第１導電型の不純物を含む側壁スペーサ
を前記電極の少なくとも一方に形成する工程と、 前記電極及び前記側壁スペーサから前記半導体基板へ第
１導電型の不純物を拡散させて、第１導電型の拡散層を
形成する工程と、 前記電極及び前記側壁スペーサをマスクにして、前記半
導体基板に第２導電型の拡散層を形成する工程とを有す
る半導体装置の製造方法。 - 【請求項３】 第１導電型の半導体基板上に第１導電型
の電極を形成する工程と、 絶縁膜から成り第１導電型の不純物を含む第１の側壁ス
ペーサを前記電極の少なくとも一方に形成する工程と、 絶縁膜から成り第２導電型の不純物を含む第２の側壁ス
ペーサを前記第１の側壁スペーサの前記電極とは反対側
に形成する工程と、 前記電極及び前記第１の側壁スペーサから前記半導体基
板へ第１導電型の不純物を拡散させて第１導電型の拡散
層を形成すると共に、前記第２の側壁スペーサから前記
半導体基板へ第２導電型の不純物を拡散させて第２導電
型の拡散層を形成する工程とを有する半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056966A JPH05218059A (ja) | 1992-02-07 | 1992-02-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056966A JPH05218059A (ja) | 1992-02-07 | 1992-02-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218059A true JPH05218059A (ja) | 1993-08-27 |
Family
ID=13042273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4056966A Withdrawn JPH05218059A (ja) | 1992-02-07 | 1992-02-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218059A (ja) |
-
1992
- 1992-02-07 JP JP4056966A patent/JPH05218059A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| US4965220A (en) | Method of manufacturing a semiconductor integrated circuit device comprising an MOS transistor and a bipolar transistor | |
| KR930008018B1 (ko) | 바이씨모스장치 및 그 제조방법 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPS63141349A (ja) | 集積半導体回路とその製造方法 | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US5218227A (en) | Semiconductor device and method of manufacturing same | |
| US5506156A (en) | Method of fabricating bipolar transistor having high speed and MOS transistor having small size | |
| JPH05218059A (ja) | 半導体装置及びその製造方法 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPH05175214A (ja) | 半導体装置及びその製造方法 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JPH0521446A (ja) | 半導体装置およびその製造方法 | |
| JP3052347B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH0479334A (ja) | 半導体装置およびその製造方法 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPH0312471B2 (ja) | ||
| JPH0529148B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |