JPH0258867A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0258867A JPH0258867A JP63211254A JP21125488A JPH0258867A JP H0258867 A JPH0258867 A JP H0258867A JP 63211254 A JP63211254 A JP 63211254A JP 21125488 A JP21125488 A JP 21125488A JP H0258867 A JPH0258867 A JP H0258867A
- Authority
- JP
- Japan
- Prior art keywords
- region
- memory cell
- peripheral circuit
- circuit element
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000006378 damage Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体記憶装置に関する。
従来、この種の半導体記憶装置は第４図に示すように、
トランジスタ素子と容量素子からなるメモリセルを有す
るメモリセル領域１と周辺回路素子領域２とから構成さ
れており、これらを分離するウェル領域３Ａは周辺回路
素子領域２の一部だけを囲んで形成されていた。
トランジスタ素子と容量素子からなるメモリセルを有す
るメモリセル領域１と周辺回路素子領域２とから構成さ
れており、これらを分離するウェル領域３Ａは周辺回路
素子領域２の一部だけを囲んで形成されていた。
しかし上述した半導体記憶装置では、近年の短チヤンネ
ル素子化に伴うイオン化電流の増大とともに、周辺回路
素子から出た電子がメモリセル領域１に到達し、メモリ
セルに蓄積された情報を中和して、メモリセルに蓄積さ
れた情報を破壊するという欠点があった。
ル素子化に伴うイオン化電流の増大とともに、周辺回路
素子から出た電子がメモリセル領域１に到達し、メモリ
セルに蓄積された情報を中和して、メモリセルに蓄積さ
れた情報を破壊するという欠点があった。
本発明の半導体記憶装置は、−導電型半導体基板に形成
されたトランジスタ素子と容量素子からなるメモリセル
を有するメモリセル領域と該メモリセル領域の外側に形
成された周辺回路素子領域とを有する半導体記憶装置に
おいて、前・記半導体基板に前記メモリセル領域または
前記周辺回路素子領域の周囲をかこむ逆導電型ウェル領
域を設けたものである。
されたトランジスタ素子と容量素子からなるメモリセル
を有するメモリセル領域と該メモリセル領域の外側に形
成された周辺回路素子領域とを有する半導体記憶装置に
おいて、前・記半導体基板に前記メモリセル領域または
前記周辺回路素子領域の周囲をかこむ逆導電型ウェル領
域を設けたものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の上面図である。
第１図において、Ｐ型シリコン基板４には、トランジス
タ素子と容量素子からなるメモリセルを有するメモリセ
ル領域１と、このメモリセル領域１の外側に周辺回路素
子領域２が形成されている。そして特にこのメモリセル
領域１と周辺回路素子領域２との間には、メモリセル領
域１をかこむＮ型拡散層からなるウェル領域３が形成さ
れており、このウェル領域３は・、例えば５Ｖの電源に
接続されている。尚、見易いようにウェル領域３には斜
線を施しである。
タ素子と容量素子からなるメモリセルを有するメモリセ
ル領域１と、このメモリセル領域１の外側に周辺回路素
子領域２が形成されている。そして特にこのメモリセル
領域１と周辺回路素子領域２との間には、メモリセル領
域１をかこむＮ型拡散層からなるウェル領域３が形成さ
れており、このウェル領域３は・、例えば５Ｖの電源に
接続されている。尚、見易いようにウェル領域３には斜
線を施しである。
このように構成された第１の実施例によれば、周辺回路
素子領域２からメモリセルに向って出た電子は、５Ｖに
印加されたウェル領域３に吸収されてしまうため、メモ
リセルに蓄積された情報が破壊されることはなくなり、
メモリセル情報を長時間保持することができる。
素子領域２からメモリセルに向って出た電子は、５Ｖに
印加されたウェル領域３に吸収されてしまうため、メモ
リセルに蓄積された情報が破壊されることはなくなり、
メモリセル情報を長時間保持することができる。
第２図は本発明の第２の実施例の上面図であり、周辺回
路素子領域２をかこむウェル領域３を設けた場合を示し
ている。
路素子領域２をかこむウェル領域３を設けた場合を示し
ている。
この第２の実施例においても周辺回路素子から出た電子
は、ウェル領域３に吸収されるため、メモリセルの情報
を破壊することはない。
は、ウェル領域３に吸収されるため、メモリセルの情報
を破壊することはない。
第３図は本発明の第３の実施例の上面図であり、個々の
周辺回路素子領域３の三方をウェル領域３でかこみ、実
質的に周辺回路素子から出た電子を阻止できるようにし
たものである。
周辺回路素子領域３の三方をウェル領域３でかこみ、実
質的に周辺回路素子から出た電子を阻止できるようにし
たものである。
以上説明したように本発明は、メモリセル領域または周
辺回路素子領域をウェル領域で囲むことにより、周辺回
路素子から出た電子をこのウェル領域で吸収できるため
、メモリセルに蓄積された情報が破壊されることはなく
なる。
辺回路素子領域をウェル領域で囲むことにより、周辺回
路素子から出た電子をこのウェル領域で吸収できるため
、メモリセルに蓄積された情報が破壊されることはなく
なる。
第１図〜第３図は本発明の第１〜第３の実施例の上面図
、第４図は従来の半導体記憶装置の上面図である。 １・・・メモリセル領域、２・・・周辺回路素子領域、
３．３Ａ・・・ウェル領域、４・・・Ｐ型シリコン基板
。
、第４図は従来の半導体記憶装置の上面図である。 １・・・メモリセル領域、２・・・周辺回路素子領域、
３．３Ａ・・・ウェル領域、４・・・Ｐ型シリコン基板
。
Claims (1)
- 一導電型半導体基板に形成されたトランジスタ素子と容
量素子からなるメモリセルを有するメモリセル領域と該
メモリセル領域の外側に形成された周辺回路素子領域と
を有する半導体記憶装置において、前記半導体基板に前
記メモリセル領域または前記周辺回路素子領域の周囲を
かこむ逆導電型ウェル領域を設けたことを特徴とする半
導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211254A JPH0258867A (ja) | 1988-08-24 | 1988-08-24 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211254A JPH0258867A (ja) | 1988-08-24 | 1988-08-24 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258867A true JPH0258867A (ja) | 1990-02-28 |
Family
ID=16602864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211254A Pending JPH0258867A (ja) | 1988-08-24 | 1988-08-24 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258867A (ja) |
-
1988
- 1988-08-24 JP JP63211254A patent/JPH0258867A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190008B1 (ko) | 반도체 장치의 정전하 보호 장치 | |
| JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
| JPS6050066B2 (ja) | Ｍｏｓ半導体集積回路装置 | |
| JPH0258867A (ja) | 半導体記憶装置 | |
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPH05235379A (ja) | 保護用ダイオード素子 | |
| JPH0258864A (ja) | 半導体装置 | |
| KR100247830B1 (ko) | Dram 셀 캐패시터 | |
| JPH0412034B2 (ja) | ||
| JPH0215666A (ja) | 半導体集積回路装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPS61156860A (ja) | 半導体記憶装置 | |
| JP3118893B2 (ja) | 縦型ｍｏｓトランジスタ | |
| KR900002915B1 (ko) | 반도체 기억 장치 | |
| JPH0258870A (ja) | 半導体記憶装置 | |
| JPH0354866B2 (ja) | ||
| JPS628559A (ja) | 半導体集積回路装置 | |
| JPS6052053A (ja) | 半導体記憶装置 | |
| JPS5828745B2 (ja) | 半導体記憶装置 | |
| JPH02294065A (ja) | 半導体記憶装置 | |
| JPH0320081A (ja) | 半導体集積回路 | |
| JPS62141758A (ja) | 半導体記憶装置 | |
| JPS6193657A (ja) | 半導体装置 | |
| JPS6285460A (ja) | 半導体装置 |