JPH0259955A - マルチプロセッサシステムにおける動作監視方法 - Google Patents

マルチプロセッサシステムにおける動作監視方法

Info

Publication number
JPH0259955A
JPH0259955A JP63211982A JP21198288A JPH0259955A JP H0259955 A JPH0259955 A JP H0259955A JP 63211982 A JP63211982 A JP 63211982A JP 21198288 A JP21198288 A JP 21198288A JP H0259955 A JPH0259955 A JP H0259955A
Authority
JP
Japan
Prior art keywords
processor
monitoring
processors
link information
monitored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63211982A
Other languages
English (en)
Other versions
JPH0740253B2 (ja
Inventor
Satoru Ozaki
覚 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63211982A priority Critical patent/JPH0740253B2/ja
Publication of JPH0259955A publication Critical patent/JPH0259955A/ja
Publication of JPH0740253B2 publication Critical patent/JPH0740253B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数のマイクロプロセッサ(以下、単にプロ
セッサという)が共有メモリを介してデータの授受を行
なうマルチプロセッサシステムにおいて、これらのプロ
セッサが相互に監視を行なうための動作監視方法に関す
る。
(従来の技術) 従来、この種の動作監視方法として、プロセッサ相互間
で予め決められた手順でデータのやりとりを行ない、そ
の動作が実施されなくなった時にそのプロセッサを異常
として判断する方法がある。
例えば、第10図に示すように複数のプロセッサ21.
22,23.共有バス24、共有メモリ25及びバス調
停回路26を備えたマルチプロセッサシステムにおいて
、プロセッサ22の動作をプロセッサ21が監視する場
合を例にとると、まずプロセッサ22は、共有メモリ2
5内の所定のアドレスのデータΔに対して一定時間ごと
に。
(A)+ I→A の演算を施してデータへの内容を更新する。これに対し
、プロセッサ21は上記のデータAを一定時間ごとに読
み出してそれが前回値と異なることを確認する。
ここで、仮りにプロセッサ22に障害が発生していわゆ
る暴走状態になると、データAの更新が行なわれなくな
り(データAが変化しなくなり)、データAを監視する
プロセッサ21によってプロセッサ22の異常を検出す
ることができる。これを相互監視動作のために予め決め
られたプロセッサ間で相互に実施することにより、マル
チプロセッサシステムにおける動作監視を行なっている
(発明が解決しようとする課題) 上記のように相互監視時の監視側及び被監視側の関係が
予め決められた従来の方式では、相互監視を行なうへく
組み合わされたプロセッサの一方、例えばプロセッサ2
2が暴走すれば、健全なプロセッサ21によって暴走の
発生を検出することができるが、これと同時に暴走した
プロセッサ22がもともと行なっていた他の健全なプロ
セッサ、例えばプロセッサ23の動作を監視するべきプ
ロセッサがなくなり、プロセッサ23の信頼性も同時に
低下するという問題を有している。
これを防ぐ意味で、単一のプロセッサを常に監視側プロ
セッサとしてシステムを構成する複数のプロセンサの動
作監視を行なう方式や、単一のプロセッサがシステムを
構成する他の全てのプロセッサの動作監視を行なう方式
が考えられる。しかるに、前者は一部プロセッサの故障
に対して信頼性を維持する点では有効であるが、後述の
ような監視動作の起動のばらつきに起因する問題に対し
ては改善効果はない。また、後者の場合には、n個のプ
ロセッサで構成されるシステムにおいて、単一のプロセ
ッサが他のn−1個のプロセッサすべての動作監視を行
なう必要があり、システムの規模が大きくなるのに比例
して監視側プロセッサの負荷が大きくなるという欠点が
あった。
また、電源投入によるパワーオン・リセット直後のよう
に、システムを構成するプロセッサ相互間で起動(前記
の相互監視処理を開始)するタイミングのずれがある場
合、監視側プロセッサが監視動作を開始した時点で被監
視側プロセッサがまだ相互監視動作を開始していないと
、監視側プロセッサは一時的しこ被監視側プロセッサを
異常と判断してしまうおそれがある。このような誤検出
を防ぐ目的で、被監視側プロセッサがまだ起動していな
い場合にはそれを検出し、起動するまでの間、監視動作
を停止する方法があるが、被監視側プロセッサが起動し
ていないことを判別し、かつその場合には監視動作を行
なわないという処理が新たに必要となり、ソフトウェア
がそれだけ複雑になる。
しかも、これとは逆に被監視側プロセッサが相互監視動
作を開始した時点で、監視側プロセッサがまだ相互監視
動作を開始していない場合には、監視側プロセッサが相
互監視動作を開始するまでの間、被監視側プロセッサの
動作を監視するものがなく、このため信頼性の低下を招
くという問題がある。加えて、従来のように複数のプロ
セッサの監視側、被監視側の組み合わせを予め決めてお
く方式では、プロセッサの追加や除去によってシステム
構成が変更されるたびに新たな組み合わせを指定する必
要があり、ソフトウェア設計の負担が増大するという問
題があった。
本発明は上記問題点を解決するために提案されたもので
、その目的とするところは、監視側プロセッサの負荷増
大を招くことがなく、また、起動直後のタイミングのず
れによる誤検出や信頼性低下を防ぐと共に、システム構
成の変化時にもソフトウェアの変更を伴うことなく相互
監視体制を直ちに構築できるようにしたマルチプロセッ
サシステムにおける動作監視方法を提供することにある
(課題を解決するための手段) 上記目的を達成するため、本発明は、マルチプロセッサ
システムの共有メモリ内に設けたリンク情報格納領域に
、各プロセッサが監視する対象である被監視側プロセッ
サを示す監視リンク情報と、各プロセッサを監視対象と
する監視側プロセッサを示す被監視リンク情報とを格納
する領域を各プロセッサごとに設け、かつ、前記システ
ムの起動後に順次相互監視体制に入るプロセッサを示す
最終リンク情報を格納する領域を設け、前記システムを
構成するプロセッサが起動される度に、このプロセッサ
によって最終リンク情報が示すプロセッサを監視するべ
く監視リンク情報及び被監視リンク情報を更新して相互
監視体制を構築すると共に最終リンク情報を更新し、監
視側のプロセッサがこのプロセッサにかかる監視リンク
情報に示すプロセッサの異常を検出した際に、この異常
発生プロセッサにかかる監視リンク情報が示すプロセッ
サを前記監視側プロセッサの新たな監視対象とするべく
監視リンク情報及び被監視リンク情報を更新して異常発
生プロセッサを除外した相互監視体制を再構築すると共
に、異常発生プロセッサが最終リンク情報に示すプロセ
ッサである場合には最終リンク情報に前記監視側プロセ
ッサを示す情報を格納することを特徴とする。
(作用) 本発明は、動作監視を行なうためのプロセッサの監視側
及び被監視側の組み合わせ(関係)は、システム全体が
果たすべき機能におけるプロセッサの関係とは必ずしも
同一のものである必要はないことに着目してなされたも
ので、本発明においては、動作監視を行なうプロセッサ
の組み合わせをシステム構成上のプロセッサの関係から
切り放してリング状になるようにし、システムの起動時
にいわゆる先着順で前記リングを拡大するようにプロセ
ッサを割り当てていくことにより、プロセッサ相互の起
動タイミングのずれに関係なく監視及び被監視動作の可
能なものから相互監視動作に入っていく。
すなわち、複数のプロセッサに起動タイミングのずれが
ある場合には、新たに相互監視体制に加わったプロセッ
サが、直07iに相互監視体制に入ったプロセッサを監
視するように各プロセッサの監視、被監視の関係を組み
替えていく。
更に、一部プロセッサの異常を検出した場合には、既存
の相互監視体制から異常と判定されたプロセッサのみを
除外し、この除外されて切り離された部分をつなぎ合わ
せるように残りのプロセッサでリングを構成するように
相互監視のための新たな組み合わせを再構築することに
より、健全なプロセッサについては常に相互監視体制が
維持されることになる。
(実施例) 以下、図に沿って本発明の一実施例を説明する。
第1図は、複数のプロセッサにより例えば分散処理を行
なうマルチプロセッサシステムを示しており、図中、1
1.12.13.14はプロセッサ、15は共有メモリ
、24は共有バス、26はバス調停回路である。各プロ
セッサ11〜14は、共有メモ1月5を介してデータの
授受を行なうが、複数のプロセッサが共有メモリ15に
対して同時にアクセスした場合に共有バス24」二で信
号が競合、交#it Lないように。
予め決められた優先順位に従ってバス調停回路26によ
り唯一のプロセッサに対して共有メモリ15へのアクセ
ス権が与えられ、このプロセッサがアクセスを終了(ア
クセス権を放棄)するまでの間は他のプロセッサが共有
メモリ15にアクセスできないようになっている。
しかして、この実施例では、第2図に示すようなリンク
情報格納領域15aが共有メモリH内に設けられている
。このリンク情報格納領域15aにおいて、最終リンク
情報とはマルチプロセッサシステムに最後に加わったプ
ロセッサを示す情報、また、各プロセッサ11〜14に
対応してそれぞれ設けられた監視リンク情報とは、当該
プロセッサが監視側である場合に監視する対象となるプ
ロセッサ(被監視側プロセッサ)を示す情報、更に、被
監視リンク情報とは当該プロセッサが被監視側である場
合にどのプロセッサ(監視側プロセッサ)によって監視
されるかを示す情報である。そして、これらの最終リン
ク情報、監視リンク情報及び被監視リンク情報は、例え
ば各プロセッサ11〜14を識別するための番号等から
なるプロセッサコードによって溝底されるものである。
次に、このマルチプロセッサシステムにおける起動時の
処理を第3図に沿って説明する。
まず、システムの電源投入直後の初期化プログラムの一
部として、共有メモリ15の初期化処理にあてられたプ
ロセッサは、始めに初期化処理の要否を判断しく第3図
ステップSl)、必要な場合には所定の初期化(同S2
)終了の後、リンク情報格納領域15aの最終リンク情
報に自らのプロセッサコートを設定した上で、同じくリ
ンク情報格納領域15aの自己の監視リンク情報、被監
視リンク情報の双方に自己のプロセッサコードを設定し
く同S3)、しかる後に他のプロセッサが共有メモリ1
5を使用してもよい旨を、例えば共有メモリ15の所定
の領域に使用許可フラグをセットすることによって他の
プロセッサに対し通知する(同S4)。
その後、後述する相互監視動作を含む通常の処理動作を
開始する。
共有メモリ15の初期化処理を行なわないプロセッサは
、所定の初期化処理が終了していることを確認しく同3
1)、その後、共有メモリ15の使用が許可されたこと
を確認した上で(同S6)ステップ7に移行する。
このステップS7においては、■最終リンク情報で指定
されたプロセッサコードをリンク情報格納領域15aに
設けられた自己の監視リンク情報に設定する。■リンク
情報格納領域15aにおいて、最終リンク情報で指定さ
れたプロセッサに割り当てられた被監視リンク情報に設
定されているプロセッサコードを、自己の被監視リンク
情報に設定する。■最終リンク情報で指定されたプロセ
ッサに割り当てられた被監視リンク情報に自己のプロセ
ッサコードを設定する。■自己のプロセッサコートを最
終リンク情報に設定する。■自己の被監視リンク情報に
設定したプロセッサ(前記■におけるプロセッサコード
にかかるプロセッサ)に割当てられた監視リンク情報に
、自己のプロセッサコートを設定する。しかる後、相互
監視動作を含む通常の処理動作を開始する(同S5)。
従って、例えばプロセッサ12が共有メモリ15の初期
化処理を実施した後、プロセッサ14→同11の順で相
互監視体制を構築していく過程では、リンク情報格納領
域15aの各リンク情報は第4図、(a)→(b)→(
c)の順で変化していくと共に、プロセッサ13が新た
に追加される場合のプロセッサ13の具体的な処理は以
下のようになる。なg、同図においてプロセッサコード
は、各プロセッサ11〜14につきぞれぞれ# 11.
 # 12. # 13. # 14により示しである
■まず、最終リンク情報で指定されるプロセッサコード
(#11)をプロセッサ13に割り当てられた監視リン
ク情報に設定する。■最終リンク情報で指定されたプロ
セッサ11に割り当てられた被監視リンク情報に設定さ
れているプロセッサコード(#12)を、プロセッサ1
3の被監視リンク情報に設定する。■最終リンク情報で
指定されたプロセッサ11に割り当てられた被監視リン
ク情報に、自己のプロセッサコード(#13)を設定す
る。■自己のプロセッサコード(813)を最終リンク
情報にセットする。■自己の被監視リンク情報に設定し
たプロセッサ12に割当てられた監視リンク情報に、自
己のプロセッサコード(#13)を設定する。
この結果、リンク情報格納領域15aの各リンク情報は
、最終的に第4図(d)のとおりとなる。また、各段階
(第4図(a)〜(d))における各プロセッサ相互の
監視・被監視の関係は第5図(a)〜(d)のようにな
る。すなわち、第5図において、各プロセッサ間の矢印
の根元は監視側、矢印の先は被監視側であり、これらの
相互関係は第4図(a)〜(d)の各段階における各プ
ロセッサの監視リンク情報及び被監視リンク情報に基づ
くものである。また、実線の円で表わされたプロセッサ
は起動中のもの、破線の円で表わされたプロセッサは未
起動のものを示す。
次いで、前記リンク情報に基づいた各プロセッサ間の相
互監視動作について説明する。第7図及び第8図は、そ
れぞれ被監視側及び監視側のプロセッサの処理を示すフ
ローチャートである。まず、被監視側のプロセッサは、
第7図に示すように、共有ツーモリ15内にプロセッサ
ごとに予め設けられた動作監視用データの内容を一定時
間ごとに1だけ加算(インクリメント)する(ステップ
S 101)。
従って、この被監視側プロセッサが正常に動作していれ
ば、そのプロセッサの動作監視用データの内容は一定の
時間をかけて変化し続ける。
また、第8図において、監視側プロセッサは第7図のフ
ローチャートの処理と同時に、リンク情報格納領域15
aに設けられた自己の監視リンク情報で指定されたプロ
セッサの動作監視用データの内容を一定期間毎に共有メ
モリ15から読み出しく同S 201)、その内容が常
に変化していることを確認する(同S 202)。動作
監視用データの内容が所定の期間を経過しても変化しな
い場合は、そのプロセッサに障害が生じたものとして他
のプロセッサに対して障害発生を通知する(同S 20
3)と共に、後述のシステム再構成処理(同S 204
)を実施して相互監視体制から障害の発生したプロセッ
サを除外する。
第9図は上述した相互監視動作の結果、他のプロセッサ
の障害発生を検出した場合、相互監視体制から障害の発
生したプロセッサを除外するためのシステム再構成処理
のフローチャートを表わしたものであり、実質上、第8
図のステップS 204に相当する。すなわち、監視側
プロセッサは自己の監視リンク情報で指定されたプロセ
ッサコードで表わされるプロセッサ(すなわち異常が発
生したプロセッサであり、相互監視動作の枠組みから外
す必要があるプロセッサ)の監視リンク情報に設定され
ているプロセッサコードを自己の監視リンク情報に設定
する(ステップS 301)と共に、設定したプロセッ
サコードにかかるプロセッサの被監視リンク情報に自己
のプロセッサコードを設定する(同S 302)。
つまり監視側プロセッサは、それまで監視対象であった
異常発生プロセッサに代えて、この異常発生プロセッサ
が監視していたプロセッサを以後の監視対象とし、この
新たに監視対象となったプロセッサは、自己を監視する
プロセッサとして前記監視側プロセッサのプロセッサコ
ードを設定することになる。
その後、リンク情報格納領域15aの最終リンク情報の
内容が異常と判定されたプロセッサである場合は(同S
 303)、自己のプロセッサコードを新たな最終リン
ク情報として設定する(同S 304)。
前述の第5図(d)で表わされる相互監視の組み合わせ
で、プロセッサ12がプロセッサ13の異常を検出して
プロセッサ13を相互監視体制から除外する場合を例に
とると、その処理は以下のとおりである。■自己(プロ
セッサ12)の監視リンク情報で指定されたプロセッサ
(プロセッサ13)の動作監視のだめのデータが一定時
間変化しないことから、プロセッサ13の異常を検出す
る。■プロセッサ13の異常を検出したことを共有メモ
リ15内に設けられた故障検出フラグ等を使用して他の
プロセッサに通知する。■リンク情報格納領域15a内
に設けられたプロセッサ13の監視リンク情報に設定さ
れているプロセッサコード(#11)を自己の監視リン
ク情報に設定すると共に、設定したプロセッサコードで
表わされるプロセッサ11の被監視リンク情報に自己の
プロセッサコード(#12)を設定する。
■最終リンク情報の内容($13)が異常と判断された
プロセッサ13に相当するため、自己のプロセッサコー
ド(#12)を新たな最終リンク情報の内容として設定
する。
この結果、再構成されたシステムの相互監視の関係は第
6図のように変化する。また、異常と判定されたプロセ
ッサ13が正常状態に復帰した場合には、電源投入直後
と同一の手順に従ってこのプロセッサ13が相互監視体
制に組み入れられ、再び第5図(d)の状態に戻る。
なお、上記システムの再構成処理は、別の監視側、被監
視側プロセッサ間においても同様であり、例えば第5図
(d)において、プロセッサ11がプロセッサ14の異
常を検出した場合にはプロセッサ14がシステムから除
去され、以後、プロセッサ11はプロセッサ12を監視
することになる。この場合、最終リンク情報(313)
は変化しない。
また、上記実施例はシステムを構成するプロセッサが4
つである場合についてのものであるが、本発明は一般に
複数のプロセッサからなるマルチプロセッサシステム全
般に適用することができる。
(発明の効果) 以上のように本発明によれば、マルチプロセッサシステ
ムを構成する複数のプロセッサの一部に障害が発生した
場合も、異常と判定されたプロセッサを除外して共有メ
モリを介した相互監視のための組み合わせを新たに再構
築することから、健全なプロセッサ間では障害発生の有
無に関わらず常に相互監視動作を継続できるため、シス
テムの信頼性を高めることができると共に、単一のプロ
セッサが複数ないし多数のプロセッサを監視するもので
はないから、監視側プロセッサの負荷も少なく〈済むと
いう効果がある。
また、電源投入による起動直後のように個々のプロセッ
サの動作を同期させることが困難な場合でも、準備の整
ったプロセッサから順次相互監視の枠組みに組み込まれ
ていくために相互監視動作の抜けがなくなり、その為の
ソフトウェアも極めて単純なものとなってプログラムの
簡略化を図ることができる。
更に、相互監視を行なうためのプロセッサの組み合わせ
を固定せずに、いわゆる先着順で決定していくため、シ
ステム構成(プロセッサの数)が変更されてもプロセッ
サの追加・削減のたびごとに新たな組み合わせが構築さ
れていくことから、相互監視のためのソフトウェアはシ
ステムを構成するプロセッサの数に影響されることがな
い。例えば、システム内でプロセッサがひとつしか起動
していない場合でも、システムを構成する全てのプロセ
ッサが起動している場合でも、実行されるソフトウェア
は同一のものでよく(例えば第5図(a)の場合、自分
で自分の動作監視を行なうことになり、そのプロセッサ
の動作が正常である限り実質的な支障はなく、むしろ第
7図と第8図のソフトウェア(監視側・被監視側の処置
)を実行するプログラムレベルが異なる場合は、実行周
期の相違等により、第7図のラフ1−ウェアを実行する
プログラムレベルの動作を第8図のラフ1−ウェアを実
行するプログラムレベルが監視するという効果も生しる
)、システム変更に対しても柔軟に対応することができ
る等の効果がある。
【図面の簡単な説明】
第1図ないし第9図は本発明の一実施例を示すもので、
第1図はマルチプロセッサシステムの構成図、第2図は
リンク情報格納領域の説明図、第3図はマルチプロセッ
サシステムにおける起動時の処理を示すフローチャート
、第4図(a)、(b)。 (C)、(d)はリンク情報の変化を示す説明図、第5
図(a)、(b)、(c)、(d)及び第6図はプロセ
ッサ内の相互監視の関係を示す説明図、第7図は被監視
側プロセッサの処理を示すフローチャート、第8図は監
視側プロセッサの処理を示すフローチャート、第9図は
システム再構成処理を示すフローチャート、第10図は
従来例を説明するためのマルチプロセッサシステムの構
成図である。 11〜14・・・プロセッサ     15・・・共有
メモリ15a・・リンク情報格納領域  24・・共有
バス26・・バス調停回路

Claims (1)

  1. 【特許請求の範囲】 複数のプロセッサと、その共有メモリとから構成される
    マルチプロセッサシステムであって前記プロセッサが相
    互に監視を行なう動作監視方法において、 前記共有メモリ内に設けたリンク情報格納領域に、前記
    各プロセッサが監視する対象である被監視側プロセッサ
    を示す監視リンク情報と、各プロセッサを監視対象とす
    る監視側プロセッサを示す被監視リンク情報とを格納す
    る領域を各プロセッサごとに設け、かつ、前記システム
    の起動後に順次相互監視体制に入るプロセッサを示す最
    終リンク情報を格納する領域を設け、 前記システムを構成するプロセッサが起動される度に、
    このプロセッサによって前記最終リンク情報が示すプロ
    セッサを監視するべく前記監視リンク情報及び被監視リ
    ンク情報を更新して相互監視体制を構築すると共に前記
    最終リンク情報を更新し、 監視側のプロセッサがこのプロセッサにかかる前記監視
    リンク情報に示すプロセッサの異常を検出した際に、こ
    の異常発生プロセッサにかかる前記監視リンク情報が示
    すプロセッサを前記監視側プロセッサの新たな監視対象
    とするべく前記監視リンク情報及び被監視リンク情報を
    更新して前記異常発生プロセッサを除外した相互監視体
    制を再構築すると共に、前記異常発生プロセッサが前記
    最終リンク情報に示すプロセッサである場合には前記最
    終リンク情報に前記監視側プロセッサを示す情報を格納
    することを特徴とするマルチプロセッサシステムにおけ
    る動作監視方法。
JP63211982A 1988-08-26 1988-08-26 マルチプロセッサシステムにおける動作監視方法 Expired - Lifetime JPH0740253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63211982A JPH0740253B2 (ja) 1988-08-26 1988-08-26 マルチプロセッサシステムにおける動作監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63211982A JPH0740253B2 (ja) 1988-08-26 1988-08-26 マルチプロセッサシステムにおける動作監視方法

Publications (2)

Publication Number Publication Date
JPH0259955A true JPH0259955A (ja) 1990-02-28
JPH0740253B2 JPH0740253B2 (ja) 1995-05-01

Family

ID=16614931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63211982A Expired - Lifetime JPH0740253B2 (ja) 1988-08-26 1988-08-26 マルチプロセッサシステムにおける動作監視方法

Country Status (1)

Country Link
JP (1) JPH0740253B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329023A (ja) * 1995-05-30 1996-12-13 Shikoku Nippon Denki Software Kk 並列電子計算機システム
JP2000010949A (ja) * 1998-06-19 2000-01-14 Nec Corp リレー型分散ヘルスチェック制御システム及び方法
JP2001155002A (ja) * 1999-11-30 2001-06-08 Ntt Comware Corp 監視対象決定装置およびその記録媒体
JP2006155193A (ja) * 2004-11-29 2006-06-15 Nec Corp マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ
JP2010094787A (ja) * 2008-10-17 2010-04-30 Yamaha Motor Co Ltd 電動グリッパを装備するロボットおよび電動グリッパの制御方法
JP2012234483A (ja) * 2011-05-09 2012-11-29 Canon Inc 情報処理装置、その制御方法、および制御プログラム
US9381413B2 (en) 2007-01-23 2016-07-05 Greenkeepers Of Delaware, Llc Golf tee with rigid stake and flexible crown

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855355B2 (ja) * 2007-07-18 2012-01-18 株式会社日立製作所 フェールオーバにおける引き継ぎ先を自律的に変更する計算機システム及び方法
JP5255035B2 (ja) * 2010-10-08 2013-08-07 株式会社バッファロー フェイルオーバシステム、記憶処理装置及びフェイルオーバ制御方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329023A (ja) * 1995-05-30 1996-12-13 Shikoku Nippon Denki Software Kk 並列電子計算機システム
JP2000010949A (ja) * 1998-06-19 2000-01-14 Nec Corp リレー型分散ヘルスチェック制御システム及び方法
JP2001155002A (ja) * 1999-11-30 2001-06-08 Ntt Comware Corp 監視対象決定装置およびその記録媒体
JP2006155193A (ja) * 2004-11-29 2006-06-15 Nec Corp マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ
US9381413B2 (en) 2007-01-23 2016-07-05 Greenkeepers Of Delaware, Llc Golf tee with rigid stake and flexible crown
JP2010094787A (ja) * 2008-10-17 2010-04-30 Yamaha Motor Co Ltd 電動グリッパを装備するロボットおよび電動グリッパの制御方法
JP2012234483A (ja) * 2011-05-09 2012-11-29 Canon Inc 情報処理装置、その制御方法、および制御プログラム
US9075752B2 (en) 2011-05-09 2015-07-07 Canon Kabushiki Kaisha Information processing apparatus that detects startup error, method of controlling the same, and storage medium

Also Published As

Publication number Publication date
JPH0740253B2 (ja) 1995-05-01

Similar Documents

Publication Publication Date Title
JP2760363B2 (ja) 初期化処理装置
US20080229158A1 (en) Restoration device for bios stall failures and method and computer program product for the same
EP3229137B1 (en) Control device, control method and program
JPS5868163A (ja) システム障害検出方式
JPH0259955A (ja) マルチプロセッサシステムにおける動作監視方法
CN112486740A (zh) 一种多控制器之间的主从关系确认方法、系统及相关装置
JP2024500196A (ja) 安全及びプロセス制御アプリケーション間のデータ分離のための方法及び装置
JPH0766368B2 (ja) ブ−トプロセツサ決定方式
JP5596322B2 (ja) 多重化サービスプロセッサ、多重化サービスプロセッサの障害処理方法、およびプログラム
JP3536293B2 (ja) 二重化コンピュータ装置
JPH0424838A (ja) マルチプロセッサの障害管理方式
JPH064354A (ja) マルチプロセッサ間相互監視方式
JPS62200449A (ja) セマフオ制御方式
JPS5839307A (ja) プログラマブル・コントロ−ラ
JP4983806B2 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JPH02281344A (ja) プログラム走行監視方式
JPH02281343A (ja) Cpu動作の監視方式
EP4124960A1 (en) Method and system for inspecting memory of multi-core processor
JP2778344B2 (ja) 複数プロセッサシステム
JPS6158858B2 (ja)
JPH05143562A (ja) リンク型マルチプロセツサー監視方法
JPH02206866A (ja) マルチプロセッサシステムにおけるリセット信号発生装置
JPH04109302A (ja) 演算処理システム
JPS5827538B2 (ja) 相互監視方式
JPH0279135A (ja) プログラム走行監視方式