JP2006155193A - マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ - Google Patents
マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ Download PDFInfo
- Publication number
- JP2006155193A JP2006155193A JP2004344220A JP2004344220A JP2006155193A JP 2006155193 A JP2006155193 A JP 2006155193A JP 2004344220 A JP2004344220 A JP 2004344220A JP 2004344220 A JP2004344220 A JP 2004344220A JP 2006155193 A JP2006155193 A JP 2006155193A
- Authority
- JP
- Japan
- Prior art keywords
- notification
- processor
- state
- processors
- operating state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 154
- 238000012544 monitoring process Methods 0.000 title claims description 37
- 230000002159 abnormal effect Effects 0.000 claims abstract description 114
- 238000012545 processing Methods 0.000 claims description 39
- 230000007704 transition Effects 0.000 claims description 27
- 230000006266 hibernation Effects 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 description 14
- 230000005856 abnormality Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007958 sleep Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】 複数個のプロセッサ1〜3をループ状に直列に接続され、共有メモリ4は各プロセッサ1〜3が自身の状態を示す状態情報を書き込むのに使用する状態書込領域15〜17を備える。各プロセッサ1〜3は、両隣のプロセッサ1〜3に対し通知を発行する通知手段21〜23とタイマ11〜13を備える。各プロセッサ1〜3は、通知を一方向にリレーし、非正常稼働状態となるプロセッサ1〜3は、リレーの方向を反転させる。通知を待っている側と反対側からの通知を受けた場合、自身以外の何れかのプロセッサ1〜3が非正常稼働状態であると認識する。待っている通知を受ける以前に自身のタイマが満了した場合には、該通知を発行するはずだったプロセッサ1〜3が異常状態であると認識する。
【選択図】 図7
Description
この場合、各プロセッサは、順次、第4の処理を行うことにより、受けた通知を発行したのとは反対側のプロセッサに対して通知を発行することとなる(一方向にのみ通知のリレーが行われる)。つまり、各プロセッサは、常に、両隣のうち片側のプロセッサからの通知を受けることとなり、該通知を受ける度に、第1〜第4の処理を行う。
この場合、非正常稼働状態に遷移するプロセッサは、第7の処理により、それまでとは反対側のプロセッサに対して通知を発行する。
この場合は、ループにおいて通知のリレーがなされる範囲が、非正常稼働状態の各プロセッサによって分断された状態となる点の他は、上記(2)の場合と同様である。
この場合、異常状態のプロセッサからは通知が発行されなくなるので、該プロセッサからの通知を待っているプロセッサでは、該通知を受ける以前にタイマによる計時動作が満了してしまう。よって、通知を待っているプロセッサでは、本来(正常であれば)通知を発行すべきプロセッサが異常状態となった旨を認識することができる(第9の処理)。
図1は第1の実施形態に係るマルチプロセッサシステム100を示すブロック図である。
この場合は、ループにおいて通知のリレーがなされる範囲が、非正常稼働状態の各各制御装置によって分断された状態となる点の他は、上記(2)の場合と同様である。
この場合、異常状態の制御装置(例えば、第1の制御装置1)からは通知が発行されなくなるので、該制御装置からの通知を待っている制御装置(例えば、第2の制御装置2)では、該通知を受ける以前にタイマ(例えば、タイマ12)による計時動作が満了してしまう。よって、通知を待っている制御装置では、本来(正常であれば)通知を発行すべき制御装置が異常状態となった旨を認識することができる。
第2の実施形態では、ループを構成する制御装置を増減することが可能な例について説明する。
第3の実施形態では、第1乃至第3制御装置状態記憶領域15〜17が、図13に示すように、制御装置シリアル番号記憶領域19と、稼働状態/省電力状態識別フラグ記憶領域20に加えて、カウント情報記憶領域31を備えている例について説明する。
2 第2の制御装置(プロセッサ)
3 第3の制御装置(プロセッサ)
4 共有記憶領域(共有メモリ)
11 タイマ
12 タイマ
13 タイマ
15 第1制御装置状態領域(状態書込領域)
16 第2制御装置状態領域(状態書込領域)
17 第3制御装置状態領域(状態書込領域)
21 通知手段
22 通知手段
23 通知手段
100 マルチプロセッサシステム
n 制御装置(プロセッサ)
Claims (23)
- 複数個のプロセッサと、前記複数個のプロセッサに共通に使用される共有メモリと、を備えるマルチプロセッサシステムにおいて、
前記複数個のプロセッサは、ループ状に直列に接続され、
前記共有メモリは、各プロセッサが自身の状態を示す状態情報を書き込むのに使用する状態書込領域を備え、
各プロセッサは、全プロセッサにより構成されるループにおける両隣のプロセッサに対し通知を発行する通知手段と、タイマと、を備え、
各プロセッサは、
前記通知を受けた際には、自身のタイマを停止させる第1の処理と、前記状態書込領域に対して自身の状態が正常稼働状態である旨を書き込む第2の処理と、前記状態書込領域を参照する第3の処理と、を行い、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサが正常稼働状態であると判定した場合には、該プロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第4の処理を行う一方で、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサは正常稼働状態でなく、且つ、受けた通知を発行したプロセッサは正常稼働状態であると判定した場合には、該受けた通知を発行したプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第5の処理を行い、
各プロセッサは、
自身が正常稼働状態から非正常稼働状態へと遷移する際には、前記状態書込領域に対して自身の状態が非正常稼働状態である旨を書き込む第6の処理と、両隣のプロセッサのうち自身が前回通知を発行した方とは反対側のプロセッサに対して自身の通知手段による通知を発行する第7の処理と、を行い、
更に、各プロセッサは、
両隣のプロセッサのうち、自身が前回通知を発行した方のプロセッサからの通知を受けた場合には、自身以外の何れかのプロセッサが非正常稼働状態である旨を認識する第8の処理を行う一方で、
両隣のプロセッサのうち、自身が前回通知を発行した方とは反対側のプロセッサからの通知を受ける以前に自身のタイマによる計時動作が満了した場合には、該プロセッサが異常状態である旨を認識する第9の処理を行うことを特徴とするマルチプロセッサシステム。 - 複数個のプロセッサと、前記複数個のプロセッサに共通に使用される共有メモリと、を備えるマルチプロセッサシステムにおいて、
前記複数個のプロセッサは、ループ状に直列に接続され、
前記共有メモリは、各プロセッサが自身の状態を示す状態情報を書き込むのに使用する状態書込領域を備え、
各プロセッサは、全プロセッサにより構成されるループにおける両隣のプロセッサに対し通知を発行する通知手段と、タイマと、を備え、
各プロセッサは、
前記通知を受けた際には、自身のタイマを停止させる第1の処理と、前記状態書込領域に対して自身の状態が正常稼働状態である旨を書き込む第2の処理と、前記状態書込領域を参照する第3の処理と、を行い、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサが正常稼働状態であると判定した場合には、該プロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第4の処理を行う一方で、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサは正常稼働状態でなく、且つ、受けた通知を発行したプロセッサは正常稼働状態であると判定した場合には、該受けた通知を発行したプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第5の処理を行い、
更に、各プロセッサは、
両隣のプロセッサのうち何れか一方のプロセッサからの通知を待つように予め設定され、
自身が正常稼働状態から非正常稼働状態へと遷移する際には、前記状態書込領域に対して自身の状態が非正常稼働状態である旨を書き込む第6の処理と、両隣のプロセッサのうち自身が通知を待っている方のプロセッサに対して自身の通知手段による通知を発行する第7の処理と、を行い、
両隣のプロセッサのうち、自身が通知を待っている方のプロセッサとは反対側のプロセッサからの通知を受けた場合には、自身以外の何れかのプロセッサが非正常稼働状態である旨を認識する第8の処理を行う一方で、
両隣のプロセッサのうち、自身が通知を待っている方のプロセッサからの通知を受ける以前に自身のタイマによる計時動作が満了した場合には、該プロセッサが異常状態である旨を認識する第9の処理を行うことを特徴とするマルチプロセッサシステム。 - 前記非正常稼働状態は、省電力状態又は休止状態であることを特徴とする請求項1又は2に記載のマルチプロセッサシステム。
- 各プロセッサは、隣のプロセッサが異常状態である旨を認識した場合には、両隣のプロセッサのうち、該異常と認識したプロセッサとは反対側のプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始することを特徴とする請求項1乃至3の何れか一項に記載のマルチプロセッサシステム。
- 各プロセッサは、前記第3の処理の結果に基づき、両隣のプロセッサの何れもが正常稼働状態でないと判定した場合には、前記第2の処理以降の動作を行うことを特徴とする請求項1乃至4の何れか一項に記載のマルチプロセッサシステム。
- 前記共有メモリは、前記ループにおいての各プロセッサの並び順を示す情報を格納する並び情報格納領域を備え、
各プロセッサは、前記並び情報格納領域を参照することにより、両隣のプロセッサを認識することを特徴とする請求項1乃至5の何れか一項に記載のマルチプロセッサシステム。 - 当該マルチプロセッサシステムの初期化動作には、各プロセッサが、前記並び情報格納領域を参照することにより、両隣のプロセッサを認識する処理が含まれていることを特徴とする請求項6に記載のマルチプロセッサシステム。
- 前記初期化動作には、各プロセッサが、前記状態書込領域に自身の状態を書き込む動作と、前記並び情報格納領域に自身の並び順を示す情報を格納する動作と、が含まれていることを特徴とする請求項7に記載のマルチプロセッサシステム。
- 前記状態書込領域は、各プロセッサが自身の識別情報を自身の状態情報と対応付けて書き込むのに使用する領域を備えていることを特徴とする請求項1乃至8の何れか一項に記載のマルチプロセッサシステム。
- 各プロセッサは、自身が前記非正常稼働状態である場合に、自身が前回通知を発行した方とは反対側のプロセッサからの通知を受けると、前記非正常稼働状態から前記正常稼働状態に遷移することを特徴とする請求項1に記載のマルチプロセッサシステム。
- 各プロセッサは、隣のプロセッサを前記非正常稼働状態から前記正常稼働状態に遷移させるために、該隣のプロセッサに対して自身の通知手段による通知を発行することが可能であることを特徴とする請求項10に記載のマルチプロセッサシステム。
- 各プロセッサは、自身が前記非正常稼働状態である場合に、自身が通知を待っている側のプロセッサからの通知を受けると、前記非正常稼働状態から前記正常稼働状態に遷移することを特徴とする請求項2に記載のマルチプロセッサシステム。
- 各プロセッサは、自身からの通知を待っている隣のプロセッサを前記非正常稼働状態から前記正常稼働状態に遷移させるために、該隣のプロセッサに対して自身の通知手段による通知を発行することが可能であることを特徴とする請求項12に記載のマルチプロセッサシステム。
- 請求項1乃至13に記載のマルチプロセッサシステムを備えることを特徴とする電子機器。
- 当該電子機器は、携帯情報端末装置であることを特徴とする請求項14に記載の電子機器。
- 当該電子機器は、携帯電話機であることを特徴とする請求項15に記載の電子機器。
- 当該電子機器は、パーソナルコンピュータであることを特徴とする請求項14に記載の電子機器。
- ループ状に直列に接続された複数個のプロセッサと、前記複数個のプロセッサに共通に使用される共有メモリと、を備えるマルチプロセッサシステムにおいて、前記複数個のプロセッサを監視する方法であって、
前記共有メモリは、各プロセッサが自身の状態を示す状態情報を書き込むのに使用する状態書込領域を備え、
各プロセッサは、全プロセッサにより構成されるループにおける両隣のプロセッサに対し通知を発行する通知手段と、タイマと、を備え、
当該監視方法は、
前記通知を受けたプロセッサが自身のタイマを停止させる第1の工程と、
前記第1の工程を行うプロセッサが、前記状態書込領域に対して自身の状態が正常稼働状態である旨を書き込む第2の工程と、
前記第2の工程を行うプロセッサが、前記状態書込領域を参照する第3の工程と、
前記第3の工程を行うプロセッサが、該第3の工程の結果に基づき、受けた通知を発行したのとは反対側のプロセッサが正常稼働状態であると判定した場合には、該プロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第4の工程を行う一方で、
前記第3の工程を行うプロセッサが、該第3の工程の結果に基づき、受けた通知を発行したのとは反対側のプロセッサは正常稼働状態でなく、且つ、受けた通知を発行したプロセッサは正常稼働状態であると判定した場合には、該受けた通知を発行したプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第5の工程を行い、
更に、当該監視方法は、
正常稼働状態から非正常稼働状態へと遷移するプロセッサが、前記状態書込領域に対して自身の状態が非正常稼働状態である旨を書き込む第6の工程と、
前記第6の工程を行うプロセッサが、両隣のプロセッサのうち自身が前回通知を発行した方とは反対側のプロセッサに対して自身の通知手段による通知を発行する第7の工程と、
両隣のプロセッサのうち、自身が前回通知を発行した方のプロセッサからの通知を受けたプロセッサが、自身以外の何れかのプロセッサが非正常稼働状態である旨を認識する第8の工程と、
両隣のプロセッサのうち、自身が前回通知を発行した方とは反対側のプロセッサからの通知を受ける以前に自身のタイマによる計時動作が満了したプロセッサが、自身が前回通知を発行した方とは反対側のプロセッサが異常状態である旨を認識する第9の工程と、
を備えることを特徴とするマルチプロセッサシステムにおける監視方法。 - ループ状に直列に接続された複数個のプロセッサと、前記複数個のプロセッサに共通に使用される共有メモリと、を備えるマルチプロセッサシステムにおいて、前記複数個のプロセッサを監視する方法であって、
前記共有メモリは、各プロセッサが自身の状態を示す状態情報を書き込むのに使用する状態書込領域を備え、
各プロセッサは、全プロセッサにより構成されるループにおける両隣のプロセッサに対し通知を発行する通知手段と、タイマと、を備え、
当該監視方法は、
前記通知を受けたプロセッサが自身のタイマを停止させる第1の工程と、
前記第1の工程を行うプロセッサが、前記状態書込領域に対して自身の状態が正常稼働状態である旨を書き込む第2の工程と、
前記第2の工程を行うプロセッサが、前記状態書込領域を参照する第3の工程と、
前記第3の工程を行うプロセッサが、該第3の工程の結果に基づき、受けた通知を発行したのとは反対側のプロセッサが正常稼働状態であると判定した場合には、該プロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第4の工程を行う一方で、
前記第3の工程を行うプロセッサが、該第3の工程の結果に基づき、受けた通知を発行したのとは反対側のプロセッサは正常稼働状態でなく、且つ、受けた通知を発行したプロセッサは正常稼働状態であると判定した場合には、該受けた通知を発行したプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第5の工程を行い、
更に、当該監視方法は、
各プロセッサに対して、両隣のプロセッサのうち何れか一方のプロセッサからの通知を待つように設定する第6の工程と、
正常稼働状態から非正常稼働状態へと遷移するプロセッサが、前記状態書込領域に対して自身の状態が非正常稼働状態である旨を書き込む第7の工程と、
前記第7の工程を行うプロセッサが、両隣のプロセッサのうち自身が通知を待っている方のプロセッサに対して自身の通知手段による通知を発行する第8の工程と、
両隣のプロセッサのうち、自身が通知を待っている方のプロセッサとは反対側のプロセッサからの通知を受けたプロセッサが、自身以外の何れかのプロセッサが非正常稼働状態である旨を認識する第9の工程と、
両隣のプロセッサのうち、自身が通知を待っている方のプロセッサからの通知を受ける以前に自身のタイマによる計時動作が満了したプロセッサが、自身が通知を待っている方のプロセッサが異常状態である旨を認識する第10の工程と、
を備えることを特徴とするマルチプロセッサシステムにおける監視方法。 - ループ状に直列に接続された複数個のプロセッサと、前記複数個のプロセッサに共通に使用される共有メモリと、を備え、前記共有メモリは、各プロセッサが自身の状態を示す状態情報を書き込むのに使用する状態書込領域を備えるマルチプロセッサシステムにおけるプロセッサであって、
前記マルチプロセッサシステムを構成する全てのプロセッサにより構成されるループにおける両隣のプロセッサに対し通知を発行する通知手段と、タイマと、を備え、
前記通知を受けた際には、自身のタイマを停止させる第1の処理と、前記状態書込領域に対して自身の状態が正常稼働状態である旨を書き込む第2の処理と、前記状態書込領域を参照する第3の処理と、を行い、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサが正常稼働状態であると判定した場合には、該プロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第4の処理を行う一方で、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサは正常稼働状態でなく、且つ、受けた通知を発行したプロセッサは正常稼働状態であると判定した場合には、該受けた通知を発行したプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第5の処理を行い、
自身が正常稼働状態から非正常稼働状態へと遷移する際には、前記状態書込領域に対して自身の状態が非正常稼働状態である旨を書き込む第6の処理と、両隣のプロセッサのうち自身が前回通知を発行した方とは反対側のプロセッサに対して自身の通知手段による通知を発行する第7の処理と、を行い、
更に、
両隣のプロセッサのうち、自身が前回通知を発行した方のプロセッサからの通知を受けた場合には、自身以外の何れかのプロセッサが非正常稼働状態である旨を認識する第8の処理を行う一方で、
両隣のプロセッサのうち、自身が前回通知を発行した方とは反対側のプロセッサからの通知を受ける以前に自身のタイマによる計時動作が満了した場合には、該プロセッサが異常状態である旨を認識する第9の処理を行うことを特徴とするプロセッサ。 - ループ状に直列に接続された複数個のプロセッサと、前記複数個のプロセッサに共通に使用される共有メモリと、を備え、前記共有メモリは、各プロセッサが自身の状態を示す状態情報を書き込むのに使用する状態書込領域を備えるマルチプロセッサシステムにおけるプロセッサであって、
前記マルチプロセッサシステムを構成する全てのプロセッサにより構成されるループにおける両隣のプロセッサに対し通知を発行する通知手段と、タイマと、を備え、
前記通知を受けた際には、自身のタイマを停止させる第1の処理と、前記状態書込領域に対して自身の状態が正常稼働状態である旨を書き込む第2の処理と、前記状態書込領域を参照する第3の処理と、を行い、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサが正常稼働状態であると判定した場合には、該プロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第4の処理を行う一方で、
前記第3の処理の結果に基づき、受けた通知を発行したのとは反対側のプロセッサは正常稼働状態でなく、且つ、受けた通知を発行したプロセッサは正常稼働状態であると判定した場合には、該受けた通知を発行したプロセッサに対して自身の通知手段による通知を発行するとともに自身のタイマによる計時動作を開始する第5の処理を行い、
更に、
両隣のプロセッサのうち何れか一方のプロセッサからの通知を待つように予め設定され、
自身が正常稼働状態から非正常稼働状態へと遷移する際には、前記状態書込領域に対して自身の状態が非正常稼働状態である旨を書き込む第6の処理と、両隣のプロセッサのうち自身が通知を待っている方のプロセッサに対して自身の通知手段による通知を発行する第7の処理と、を行い、
両隣のプロセッサのうち、自身が通知を待っている方のプロセッサとは反対側のプロセッサからの通知を受けた場合には、自身以外の何れかのプロセッサが非正常稼働状態である旨を認識する第8の処理を行う一方で、
両隣のプロセッサのうち、自身が通知を待っている方のプロセッサからの通知を受ける以前に自身のタイマによる計時動作が満了した場合には、該プロセッサが異常状態である旨を認識する第9の処理を行うことを特徴とするプロセッサ。 - コンピュータが実行可能なプログラムにおいて、
請求項20又は21に記載のプロセッサによる前記第1乃至第9の処理を実行することを特徴とするプログラム。 - コンピュータ読み取り可能な記録媒体において、請求項22に記載のプログラムを格納したことを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004344220A JP4595512B2 (ja) | 2004-11-29 | 2004-11-29 | マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004344220A JP4595512B2 (ja) | 2004-11-29 | 2004-11-29 | マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006155193A true JP2006155193A (ja) | 2006-06-15 |
| JP4595512B2 JP4595512B2 (ja) | 2010-12-08 |
Family
ID=36633422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004344220A Expired - Fee Related JP4595512B2 (ja) | 2004-11-29 | 2004-11-29 | マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4595512B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234117A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 |
| JP2009075710A (ja) * | 2007-09-19 | 2009-04-09 | Fujitsu Ltd | 冗長化システム |
| JP2011107910A (ja) * | 2009-11-16 | 2011-06-02 | Fujitsu Ltd | マルチプロセッサシステム及びその障害検出方法 |
| JP2011192034A (ja) * | 2010-03-15 | 2011-09-29 | Nec Corp | 端末装置、cpuログ蓄積方法、及びプログラム |
| CN112667459A (zh) * | 2020-12-09 | 2021-04-16 | 北京无线电测量研究所 | 一种多处理器系统信息采集方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217666A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | マルチプロセッサシステムの障害検出方式 |
| JPH0259955A (ja) * | 1988-08-26 | 1990-02-28 | Fuji Electric Co Ltd | マルチプロセッサシステムにおける動作監視方法 |
| JPH0314161A (ja) * | 1989-06-13 | 1991-01-22 | Toshiba Corp | プロセッサ監視処理方式 |
| JPH07262042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | プロセッサ障害検出方法 |
| JPH10283225A (ja) * | 1997-04-01 | 1998-10-23 | Fujitsu Ltd | 情報収集方式 |
-
2004
- 2004-11-29 JP JP2004344220A patent/JP4595512B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217666A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | マルチプロセッサシステムの障害検出方式 |
| JPH0259955A (ja) * | 1988-08-26 | 1990-02-28 | Fuji Electric Co Ltd | マルチプロセッサシステムにおける動作監視方法 |
| JPH0314161A (ja) * | 1989-06-13 | 1991-01-22 | Toshiba Corp | プロセッサ監視処理方式 |
| JPH07262042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | プロセッサ障害検出方法 |
| JPH10283225A (ja) * | 1997-04-01 | 1998-10-23 | Fujitsu Ltd | 情報収集方式 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234117A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 |
| JP2009075710A (ja) * | 2007-09-19 | 2009-04-09 | Fujitsu Ltd | 冗長化システム |
| JP2011107910A (ja) * | 2009-11-16 | 2011-06-02 | Fujitsu Ltd | マルチプロセッサシステム及びその障害検出方法 |
| JP2011192034A (ja) * | 2010-03-15 | 2011-09-29 | Nec Corp | 端末装置、cpuログ蓄積方法、及びプログラム |
| CN112667459A (zh) * | 2020-12-09 | 2021-04-16 | 北京无线电测量研究所 | 一种多处理器系统信息采集方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4595512B2 (ja) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535170B2 (ja) | マイクロコンピュータシステム | |
| KR101534474B1 (ko) | 디스플레이 이미지의 선택적 갱신을 이용하는 플랫폼 전력 소비의 제어 | |
| JP5995571B2 (ja) | 情報処理装置及びその制御方法 | |
| JP5359742B2 (ja) | 省電力制御装置、画像形成装置、及びプログラム | |
| JPWO2011033626A1 (ja) | コンピュータシステム | |
| JP4595512B2 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ | |
| CN116662092A (zh) | 一种内存数据测试方法、装置、存储介质及电子设备 | |
| CN116700177A (zh) | 生产线设备控制方法、系统、计算机设备和存储介质 | |
| JP5508354B2 (ja) | モジュール、周波数制御方法、及び周波数制御プログラム | |
| JP2006229509A (ja) | 情報機器および装置再起動方法 | |
| JP6623901B2 (ja) | リブートシステムおよびリブート方法 | |
| JP2009116719A (ja) | マイクロコンピュータ | |
| JP2009037403A (ja) | マルチコアプロセッサにおけるコアメモリの有効活用方法 | |
| JP4322606B2 (ja) | ウォッチドッグタイマ | |
| JP4523910B2 (ja) | 並列処理装置及び並列処理方法及び並列処理プログラム | |
| JP4653838B2 (ja) | 演算処理装置、演算処理装置の制御方法及び制御プログラム | |
| JP5145910B2 (ja) | 情報処理装置及び情報処理方法 | |
| US12314025B2 (en) | Control device and control method | |
| US7617339B2 (en) | Serial interface circuit for data transfer | |
| JP4024603B2 (ja) | プログラマブルコントローラ | |
| JP4983806B2 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| JP2000347758A (ja) | 情報処理装置 | |
| JP2014157554A (ja) | 通信用スレーブ | |
| JP2009205276A (ja) | ウォッチドッグタイマ制御装置、ウォッチドッグタイマ制御方法およびプログラムならびにcpuシステム | |
| JP2005215316A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |