JPH0260138A - 半導体素子の実装用の基板 - Google Patents
半導体素子の実装用の基板Info
- Publication number
- JPH0260138A JPH0260138A JP21043388A JP21043388A JPH0260138A JP H0260138 A JPH0260138 A JP H0260138A JP 21043388 A JP21043388 A JP 21043388A JP 21043388 A JP21043388 A JP 21043388A JP H0260138 A JPH0260138 A JP H0260138A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- film
- insulating layer
- semiconductor element
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体素子実装用基板に関するものであり、と
くに、接着剤を不要とする構造の半導体素子実装用基板
に好適な耐熱性の樹脂フィルムおよびそれを使用した半
導体素子の実装用基板に関する。
くに、接着剤を不要とする構造の半導体素子実装用基板
に好適な耐熱性の樹脂フィルムおよびそれを使用した半
導体素子の実装用基板に関する。
近年、半導体素子を基板に実装する技術の進歩は急激で
ある。特にテープ自動配線接続（ＴａｐｅＡｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ 、以下ＴＡＢと略称する）は
集積回路を形成された半導体素子（以下ＩＣチップと略
称する）を半導体素子実装用の回路基板にワイヤボンデ
ィングなしで、接続する技術であり、５００〜６００個
と云う多数の外部接続配線数を有するＩＣチップの配線
接続を一度に可能にするため、高密度の実装技術が必要
とされている現在、研究開発が活発に進められている。
ある。特にテープ自動配線接続（ＴａｐｅＡｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ 、以下ＴＡＢと略称する）は
集積回路を形成された半導体素子（以下ＩＣチップと略
称する）を半導体素子実装用の回路基板にワイヤボンデ
ィングなしで、接続する技術であり、５００〜６００個
と云う多数の外部接続配線数を有するＩＣチップの配線
接続を一度に可能にするため、高密度の実装技術が必要
とされている現在、研究開発が活発に進められている。
ＴＡＢに用いる基板の方式には二層構造と三層構造があ
るが、いずれの構造においても第３図ａ（二層構造）お
よび第３図ｂ（三層構造）に示されるように、ＩＣチッ
プが実装される位置において樹脂フィルム３は穴あけ加
工を施さねばならない、これは、耐熱性の樹脂フィルム
といえども、ＩＣチップ実装時の温度に耐えることが困
難であるからである。
るが、いずれの構造においても第３図ａ（二層構造）お
よび第３図ｂ（三層構造）に示されるように、ＩＣチッ
プが実装される位置において樹脂フィルム３は穴あけ加
工を施さねばならない、これは、耐熱性の樹脂フィルム
といえども、ＩＣチップ実装時の温度に耐えることが困
難であるからである。
しかして、穴あけ加工は、二層構造と三層構造において
、それぞれ異なる方式で行われている。
、それぞれ異なる方式で行われている。
二層構造のＴＡＢにおいては、樹脂フィルムは工ッチン
グ加工により穴あけ加工が行われている。
グ加工により穴あけ加工が行われている。
しかしながら、耐熱性の樹脂フィルムの場合、このエツ
チングは困難である。一般的にＴＡＢに利用される耐熱
性の樹脂フィルムは耐薬品性にもすぐれているからであ
る。これに対して、三層構造のＴＡＢにおいては、あら
かじめ型抜きやパンチング等により穴あけ加工を行うこ
とができるので、従来技術においては、もっばら、この
三層構造のＴＡＢが半導体の実装用に用いられてきた。
チングは困難である。一般的にＴＡＢに利用される耐熱
性の樹脂フィルムは耐薬品性にもすぐれているからであ
る。これに対して、三層構造のＴＡＢにおいては、あら
かじめ型抜きやパンチング等により穴あけ加工を行うこ
とができるので、従来技術においては、もっばら、この
三層構造のＴＡＢが半導体の実装用に用いられてきた。
しかしながら、この三層構造のＴＡＢは、−船釣に銅箔
と耐熱性の樹脂フィルムを接着剤で貼り合わせたもので
あり、耐熱性の低い接着剤を用いているために、ＴＡＢ
としての耐熱性は樹脂フィルムの耐熱性よりも低下する
という大きい問題点を有している。このために、接着剤
を不要にする構造のＴＡＢによる実装技術の開発が望ま
れており、従来は、接着剤が不要である三層構造におい
て、耐熱性の樹脂フィルムのエツチング技術が盛んに検
討されてきた。
と耐熱性の樹脂フィルムを接着剤で貼り合わせたもので
あり、耐熱性の低い接着剤を用いているために、ＴＡＢ
としての耐熱性は樹脂フィルムの耐熱性よりも低下する
という大きい問題点を有している。このために、接着剤
を不要にする構造のＴＡＢによる実装技術の開発が望ま
れており、従来は、接着剤が不要である三層構造におい
て、耐熱性の樹脂フィルムのエツチング技術が盛んに検
討されてきた。
本発明者等は、エツチング技術そのものを不要にする技
術を開発すべく、ＴＡＢの実装工程を鋭意検討した結果
、ＩＣチップの実装において、必要とされる熱負荷に耐
えるには、５００°Ｃにおいて、約１秒の耐熱性を有す
れば、実質的に充分であり、該耐熱性は特定の絶縁層を
形成することにより与えられることを見出した０本発明
はかかる知見に基づきなされるに到ったものである。
術を開発すべく、ＴＡＢの実装工程を鋭意検討した結果
、ＩＣチップの実装において、必要とされる熱負荷に耐
えるには、５００°Ｃにおいて、約１秒の耐熱性を有す
れば、実質的に充分であり、該耐熱性は特定の絶縁層を
形成することにより与えられることを見出した０本発明
はかかる知見に基づきなされるに到ったものである。
すなわち、本発明は、
耐熱性の樹脂フィルム上に、無機物質からなる絶縁層を
形成したことを特徴とする半導体素子の実装用の基板に
好適なフィルム、であり、また、耐熱性の樹脂フィルム
上に、無機物質からなる絶縁層を形成し、さらに該絶縁
層の上に導電性薄膜を形成してなることを特徴とする半
導体素子の実装用の基板、である。
形成したことを特徴とする半導体素子の実装用の基板に
好適なフィルム、であり、また、耐熱性の樹脂フィルム
上に、無機物質からなる絶縁層を形成し、さらに該絶縁
層の上に導電性薄膜を形成してなることを特徴とする半
導体素子の実装用の基板、である。
本発明は、第１図に示したように、耐熱性の樹脂フィル
ム１上に、無機物質からなる絶縁層２を形成した半導体
素子の実装用の基板に好適なフィルム、であり、また、
耐熱性の樹脂フィルム２上に、無機物質からなる絶縁層
２を形成し、さらに該絶縁層の上に導電性薄膜３を形成
してなる半導体素子の実装用の基板、である。
ム１上に、無機物質からなる絶縁層２を形成した半導体
素子の実装用の基板に好適なフィルム、であり、また、
耐熱性の樹脂フィルム２上に、無機物質からなる絶縁層
２を形成し、さらに該絶縁層の上に導電性薄膜３を形成
してなる半導体素子の実装用の基板、である。
本発明において、耐熱性Ｏ樹脂フィルム１としては、ポ
リイミド、ポリイミドアミド、ポリエチレンテレフタレ
ート、ポリエチレンナフタレート、ポリパラバン酸、ポ
リヒダントイン、ポリベンゾイミダゾール等の樹脂フィ
ルムを有効に用いることができる。
リイミド、ポリイミドアミド、ポリエチレンテレフタレ
ート、ポリエチレンナフタレート、ポリパラバン酸、ポ
リヒダントイン、ポリベンゾイミダゾール等の樹脂フィ
ルムを有効に用いることができる。
本発明の無機物質からなる絶縁層２の形成に用いること
のできる材料は酸化物、窒化物、炭化物等であり、具体
的には、酸化珪素、酸化アルミ、酸化チタン、酸化タン
タル、窒化珪素、窒化アルミ、炭化珪素等の電気絶縁性
の材料を有効に用いることができる。絶縁層を耐熱フィ
ルム上に形成するには、物理的な手法、化学的な手法の
いずれでもよい、物理的な手法としては、スパッタリン
グや蒸着があり、化学的な手法としては、化学気相堆積
法（ＣＶＤ法）、プラズマ化学気相堆積法（ＰＣＶＤ法
）のような気相成長、ゾルゲル法、浸漬法のように液状
の材料からの薄膜形成等の手法を有効に用いることがで
きる。好ましくは、低温での薄膜形成を可能にするスパ
ッタリングや蒸着、化学気相堆積法、プラズマ化学気相
堆積法等の形成法をもちいる。該絶縁層はＴＡＢプロセ
スにおける熱負荷に耐える性質好ましくは、上記したご
と＜５００°Ｃにおいて１秒間の耐熱性を付与するもの
であり、このために、絶縁層の厚みは０．０１〜２０μ
国、好ましくは、０．１〜１５μｍである。
のできる材料は酸化物、窒化物、炭化物等であり、具体
的には、酸化珪素、酸化アルミ、酸化チタン、酸化タン
タル、窒化珪素、窒化アルミ、炭化珪素等の電気絶縁性
の材料を有効に用いることができる。絶縁層を耐熱フィ
ルム上に形成するには、物理的な手法、化学的な手法の
いずれでもよい、物理的な手法としては、スパッタリン
グや蒸着があり、化学的な手法としては、化学気相堆積
法（ＣＶＤ法）、プラズマ化学気相堆積法（ＰＣＶＤ法
）のような気相成長、ゾルゲル法、浸漬法のように液状
の材料からの薄膜形成等の手法を有効に用いることがで
きる。好ましくは、低温での薄膜形成を可能にするスパ
ッタリングや蒸着、化学気相堆積法、プラズマ化学気相
堆積法等の形成法をもちいる。該絶縁層はＴＡＢプロセ
スにおける熱負荷に耐える性質好ましくは、上記したご
と＜５００°Ｃにおいて１秒間の耐熱性を付与するもの
であり、このために、絶縁層の厚みは０．０１〜２０μ
国、好ましくは、０．１〜１５μｍである。
本発明の一つは、以上説明したように、耐熱性フィルム
上にこのような絶縁層を形成した半導体素子の実装用の
基板に好適なフィルム、である。
上にこのような絶縁層を形成した半導体素子の実装用の
基板に好適なフィルム、である。
本発明の他のひとつは、当該無機物質からなる絶縁層の
上に電気回路用の導電性の薄膜を形成したものである。
上に電気回路用の導電性の薄膜を形成したものである。
この回路形成用の導電性薄膜の材料としては、銅、ニッ
ケル、銀、アルミニウム、クロム等の金属やこれらの合
金を有効に用いることができる。当該金属や合金を薄膜
にする場合、当然のことながら、二種類以上の導電性薄
膜を積雇して用いることもできる。薄膜の形成法として
は、物理的な手法、化学的な手法のいずれでもよい、物
理的な手法としては、スパッタリングや蒸着等があり、
化学的な手法としては、化学気相堆積法（ＣＶＤ法）、
プラズマ化学気相堆積法（ＰＣＶＤ法）のような気相成
長、ゾルゲル法、無電解メツキ法、電気メツキ法、浸漬
法のように液状の材料からの薄膜形成等の手法を有効に
用いることができる。好ましくは、低温での薄膜形成を
可能にするスパッタリングや蒸着、化学気相堆積法、プ
ラズマ化学気相堆積法、無電解メツキ法、電気メツキ法
等の形成法をもちいる。また、これらの形成法を複合し
て用いることもできる。たとえば、スパッタリング法で
薄膜を形成したあとで、メツキ法により膜厚を数十倍に
厚（することもできる、導電性薄膜の厚みは特に限定さ
れる条件ではない、なお、電気回路としては、基本的に
は、０．１μ−程度の膜厚で充分であるが、ＩＣチップ
実装用として、ＴＡＢに用いるために、好ましくは、０
．５〜３５μ糟程度 である、導電性薄膜の膜厚が薄く
なれば、電気回路のパターンを微細にできることは、当
業者が容易に理解できることである。
ケル、銀、アルミニウム、クロム等の金属やこれらの合
金を有効に用いることができる。当該金属や合金を薄膜
にする場合、当然のことながら、二種類以上の導電性薄
膜を積雇して用いることもできる。薄膜の形成法として
は、物理的な手法、化学的な手法のいずれでもよい、物
理的な手法としては、スパッタリングや蒸着等があり、
化学的な手法としては、化学気相堆積法（ＣＶＤ法）、
プラズマ化学気相堆積法（ＰＣＶＤ法）のような気相成
長、ゾルゲル法、無電解メツキ法、電気メツキ法、浸漬
法のように液状の材料からの薄膜形成等の手法を有効に
用いることができる。好ましくは、低温での薄膜形成を
可能にするスパッタリングや蒸着、化学気相堆積法、プ
ラズマ化学気相堆積法、無電解メツキ法、電気メツキ法
等の形成法をもちいる。また、これらの形成法を複合し
て用いることもできる。たとえば、スパッタリング法で
薄膜を形成したあとで、メツキ法により膜厚を数十倍に
厚（することもできる、導電性薄膜の厚みは特に限定さ
れる条件ではない、なお、電気回路としては、基本的に
は、０．１μ−程度の膜厚で充分であるが、ＩＣチップ
実装用として、ＴＡＢに用いるために、好ましくは、０
．５〜３５μ糟程度 である、導電性薄膜の膜厚が薄く
なれば、電気回路のパターンを微細にできることは、当
業者が容易に理解できることである。
本発明の好ましい実施態様を第２図において説明する。
第２図ａは、第１図と同様耐熱性の樹脂フィルムｌ上に
、無機物質からなる絶縁層２および導電性薄膜３を形成
した半導体素子の実装用の基板であり、これが本発明の
一つである。さらに、第２図すは、ＩＣチップを実装で
きるように銅箔３の不必要な部分を常法により、除去し
たところの断面図を示すものである。第２図ＣはＩＣチ
ップ４を実装した時の断面図であり、本発明の適用例で
ある。第１図ならびに第２図において、縦、横のサイズ
は任意に選択されており、とくに断面図においては、説
明を容易にするために、材料の厚みを拡大強調している
ことが注意されるべきである。
、無機物質からなる絶縁層２および導電性薄膜３を形成
した半導体素子の実装用の基板であり、これが本発明の
一つである。さらに、第２図すは、ＩＣチップを実装で
きるように銅箔３の不必要な部分を常法により、除去し
たところの断面図を示すものである。第２図ＣはＩＣチ
ップ４を実装した時の断面図であり、本発明の適用例で
ある。第１図ならびに第２図において、縦、横のサイズ
は任意に選択されており、とくに断面図においては、説
明を容易にするために、材料の厚みを拡大強調している
ことが注意されるべきである。
以下、実施例により、本発明の実施の態様をさらに詳細
に説明する。
に説明する。
〔実施例１〕
１２５μｍのポリイミドフィルム上に、酸化珪素をスパ
ッタリングにより膜厚０．２μｍ形成し本発明の半導体
素子の実装用の基板に好適なフィルムを得た。この上か
ら、ニッケルをスパッタリングにより、１．０μｍの膜
厚に形成した。ついで、銅を無電解メツキによりニッケ
ル上に１０μｍ形成し本発明の半導体素子の実装用の基
板を得た。銅およびニッケルを塩化第二鉄を用いてエツ
チング除去して、回路を形成した。この回路に、ＩＣチ
ップを実装するかわりに、５００°Ｃに加熱した銅の棒
を１秒間接触させて、耐熱性をテストした。テスト後、
耐熱性フィルムには外観ならびに電気的な性質の劣化は
全く観察されず、ＩＣチップの実装に充分耐える耐熱性
を有していることが明らかとなった。
ッタリングにより膜厚０．２μｍ形成し本発明の半導体
素子の実装用の基板に好適なフィルムを得た。この上か
ら、ニッケルをスパッタリングにより、１．０μｍの膜
厚に形成した。ついで、銅を無電解メツキによりニッケ
ル上に１０μｍ形成し本発明の半導体素子の実装用の基
板を得た。銅およびニッケルを塩化第二鉄を用いてエツ
チング除去して、回路を形成した。この回路に、ＩＣチ
ップを実装するかわりに、５００°Ｃに加熱した銅の棒
を１秒間接触させて、耐熱性をテストした。テスト後、
耐熱性フィルムには外観ならびに電気的な性質の劣化は
全く観察されず、ＩＣチップの実装に充分耐える耐熱性
を有していることが明らかとなった。
〔実施例２〕
７５μｍのポリイミドフィルム上に、ジシランおよび二
酸化炭素を原料としてプラズマ化学堆積法により、ポリ
イミドフィルムの温度を２００℃として、酸化珪素薄膜
を２μｍ形成し、本発明の半導体素子の実装用の基板に
好適なフィルムを得た。酸化珪素薄膜形成後、銅をスパ
ッタリングにより膜厚０．５μｍ形成し、さらに、当該
銅薄膜上に銅を無電解メツキにより４．０μｍ形成し本
発明の半導体素子の実装用の基板を得た。ついで、当該
ｗ４ｍ膜をエツチング除去して、回路を形成した。実施
例１と同じ耐熱性のテストを実施し、同様の結果を得た
ことにより、プラズマ化学堆積法により形成される酸化
珪素も本発明において、有効であることが確認された。
酸化炭素を原料としてプラズマ化学堆積法により、ポリ
イミドフィルムの温度を２００℃として、酸化珪素薄膜
を２μｍ形成し、本発明の半導体素子の実装用の基板に
好適なフィルムを得た。酸化珪素薄膜形成後、銅をスパ
ッタリングにより膜厚０．５μｍ形成し、さらに、当該
銅薄膜上に銅を無電解メツキにより４．０μｍ形成し本
発明の半導体素子の実装用の基板を得た。ついで、当該
ｗ４ｍ膜をエツチング除去して、回路を形成した。実施
例１と同じ耐熱性のテストを実施し、同様の結果を得た
ことにより、プラズマ化学堆積法により形成される酸化
珪素も本発明において、有効であることが確認された。
以上の実施例から明らかなように、本発明は接着剤を不
要にする構造の基板を提供するものであり、従来のＴＡ
Ｂ技術において、困難であった耐熱性の樹脂フィルムの
エツチングを不要とするものであるから、今後のＴＡＢ
技術を大幅に進展させ、高密度実装技術にきわめて、貢
献するものである。すなわち、その産業上の利用可能性
はきわめて大きいものであると言わざるを得ない。
要にする構造の基板を提供するものであり、従来のＴＡ
Ｂ技術において、困難であった耐熱性の樹脂フィルムの
エツチングを不要とするものであるから、今後のＴＡＢ
技術を大幅に進展させ、高密度実装技術にきわめて、貢
献するものである。すなわち、その産業上の利用可能性
はきわめて大きいものであると言わざるを得ない。
第１図は本発明の実施の態様を示す断面図である。第２
図ａ〜第２図Ｃは本発明をＴＡＢに使用するときの実施
の態様を示す断面図である。第３図ａおよび第３図すは
従来技術によるＴＡＢ用の基板の例を示す断面図である
０図中、１・・・・・・・・・−・耐熱性の樹脂フィル
ム、２ 無機物質の絶縁層、３ ｗ４箔、４
ＩＣチップ、５接着剤、を示す。 第１図 第２図
図ａ〜第２図Ｃは本発明をＴＡＢに使用するときの実施
の態様を示す断面図である。第３図ａおよび第３図すは
従来技術によるＴＡＢ用の基板の例を示す断面図である
０図中、１・・・・・・・・・−・耐熱性の樹脂フィル
ム、２ 無機物質の絶縁層、３ ｗ４箔、４
ＩＣチップ、５接着剤、を示す。 第１図 第２図
Claims (2)
- （１）耐熱性の樹脂フィルム上に、無機物質からなる絶
縁層を形成したことを特徴とする半導体素子の実装用の
基板に好適なフィルム。 - （２）耐熱性の樹脂フィルム上に、無機物質からなる絶
縁層を形成し、さらに該絶縁層の上に導電性薄膜を形成
してなることを特徴とする半導体素子の実装用の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21043388A JPH0260138A (ja) | 1988-08-26 | 1988-08-26 | 半導体素子の実装用の基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21043388A JPH0260138A (ja) | 1988-08-26 | 1988-08-26 | 半導体素子の実装用の基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260138A true JPH0260138A (ja) | 1990-02-28 |
Family
ID=16589243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21043388A Pending JPH0260138A (ja) | 1988-08-26 | 1988-08-26 | 半導体素子の実装用の基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260137A (ja) * | 1988-08-26 | 1990-02-28 | Mitsui Toatsu Chem Inc | 半導体素子の実装用基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848954A (ja) * | 1981-09-18 | 1983-03-23 | Sumitomo Electric Ind Ltd | テ−プキヤリア型ｉｃ用基板 |
| JPH01133729A (ja) * | 1987-11-19 | 1989-05-25 | Nitto Denko Corp | 導電性積層フイルム |
| JPH0260137A (ja) * | 1988-08-26 | 1990-02-28 | Mitsui Toatsu Chem Inc | 半導体素子の実装用基板 |
-
1988
- 1988-08-26 JP JP21043388A patent/JPH0260138A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848954A (ja) * | 1981-09-18 | 1983-03-23 | Sumitomo Electric Ind Ltd | テ−プキヤリア型ｉｃ用基板 |
| JPH01133729A (ja) * | 1987-11-19 | 1989-05-25 | Nitto Denko Corp | 導電性積層フイルム |
| JPH0260137A (ja) * | 1988-08-26 | 1990-02-28 | Mitsui Toatsu Chem Inc | 半導体素子の実装用基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260137A (ja) * | 1988-08-26 | 1990-02-28 | Mitsui Toatsu Chem Inc | 半導体素子の実装用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
| US4702967A (en) | Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection | |
| JP2004524684A (ja) | 多層の銅が超大規模集積回路に相互接続するための方法 | |
| JPS5940560A (ja) | 多層回路装置 | |
| US5679444A (en) | Method for producing multi-layer circuit board and resulting article of manufacture | |
| JPH0260138A (ja) | 半導体素子の実装用の基板 | |
| JP2757593B2 (ja) | フィルムキャリア装置の製造方法 | |
| JPH0629634A (ja) | フレキシブル回路基板 | |
| JPH0260137A (ja) | 半導体素子の実装用基板 | |
| JP2725390B2 (ja) | 銅配線セラミック基板および製造方法 | |
| JP2729647B2 (ja) | 熱電装置の製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JP2004014880A (ja) | フレキシブル配線基板およびその製造方法 | |
| JPH07297551A (ja) | 薄膜多層配線基板 | |
| US6602431B2 (en) | Enhancements in sheet processing and lead formation | |
| JPS6229192A (ja) | 電子回路用ホ−ロ−基板 | |
| JP2600669B2 (ja) | 転写バンプ用金属突起 | |
| JPH02122532A (ja) | テープキャリア | |
| JPH05251510A (ja) | Ｔａｂ用テープキャリヤ及びその製造方法 | |
| JPH0618220B2 (ja) | チップオンボード | |
| JPH01196852A (ja) | 半導体集積回路装置の電極配線 | |
| JPS6224694A (ja) | 多層配線基板及びその製造方法 | |
| JPS61247097A (ja) | 半導体装置 |