JPH0260164A - 集積回路のレイアウト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路に係り、特に大規模集積回路（ＬＳＩ
）で複数の特定信号間の位相差がＬＳＩ内で低減される
集積回路のレイアウト方式に関する。

〔従来の技術〕

従来の方法は、特開昭６１−８２４５５　′＋全公報記
載のようにブロックｌ駆ｔｌｊＭ路と共通駆動回路とか
ら構成する半導体集積回路となっていた。

〔発明が解決しようとする課題〕

上記従来技術は、信号間の位相差により信号を発生させ
る特定入力信号も他の信号と同様に集積回路チップの入
力端子から内部駆動回路間まで配線長が異なり、特定入
力信号でもＬＳＩ内で遅れの違いが大きくなる点につい
て考慮されておらず。

上記特定信号の遅れが異なるとＬＳＩの入力とＬＳＩの
内部では特定信号間の位相差が異なるという問題があり
、特定信号の遅れの違いを考慮し設計する必要があるた
めにＬＳＩの動作の高速化を防げる原因となった。

本発明の目的は、特定信号に位相差を生じることを対策
することにある。

〔課題を解決するための手段〕

上記目的は、予じめ信号間の位相が問題となる特定信号
を人力する特定端子をＬＳＩ固定としておき、その特定
端子から特定信号入力用駆動回路。

特定信号入力用塵＃回路から内部駆動回路までの各特定
信号の配線長を等しくし、各特定信号の特定＜ａ号入力
駆動回路及び内部駆動回路の回路構成も等しくする。上
記の特定信号配線、特定信号用回路の配置をＬＳＩ固定
とすることにより達成される。

〔作　用〕

特定信号の入力端子から内部駆動回路までを固定配置配
線されているので各特定信号の入力端子から内部駆動回
路までの各特定信号の遅れは等しくなる。これによって
特定４ｇ号間の位相差が従来方式より低減できるので、
高速動作が可能となる。

〔実施例〕

以下１本発明の一実施例を添付図により詳細に説明する
。

第１図、第２図はマスタスライス方式ＬＳＩの構成を示
す。第１図は本発明の一実施例、第２図は従来方法によ
る例であり、対応する部分に同符号を付けである。１は
ＬＳＩのチップでセル列１４にセルを配置する。このチ
ップを構成する論理のうちで特定機能、ここでは位相が
異なるクロック人力信号をチップの入力信号端子である
ボンディングパット２．ｒ３から特定機能信号入力専用
駆動回路すなわちクロックバッファ６．７までを配線４
，５にて結線し、内部駆動回路すなわちクロックトライ
バ１．０．１１までを配線８，９にて結線して、前記ク
ロックトライバの出方を論理を構成している機能ブロッ
クのセル１：３へクロックを給′１セする。

第１図は配線４と５，８と９を等長配線し、クロックバ
ッフ７６．７、クロックトライバ１ｏ。

１１を同一駆動回路とし、ＬＳＩのマスタ上で固定配線
、固定配置する。従来方法である第２図はボンディング
パット２．３からクロックトライバｔｏ、１１までの配
線、回路は固定配線、固定配置されておらず品種ごとに
異なる。クロックバッファ６．７を同一回路、クロック
トライバ１ｏ。

１１を同一回路としてもボンディングパット２゜３、ク
ロックバッファ６．７、クロックトライバ１．０．１１
の配置が固定されず配線４と５，８と９の配線長が異な
る。配線長により各セルの負荷容量が異なり遅延時間が
異なってくるのでクロック信号を機能ブロックのセル１
３で使用すると異相クロック間のクロックスキューが大
きくなる。

第１図のように固定配置、固定配線することによりボン
ディングパット２，３からクロックトライバ入１０．１
１まで同−遅れとなり異相クロック間のクロックスキュ
ーはなく、本クロックを機能ブロックのセル１３で使用
するとき従来方式より異相クロック間のクロックスキュ
ーを低減でき、正確な信号でＬＳＩを動作できる。又論
理設計時、クロックスキューが低減されているのでＬＳ
Ｉを高速に使用できる設計ができる。

第３図、第４図はクロックトライバをマスタスライスＬ
ＳＩ上に実装し電源線により電源を給電した図である。

第：３回は本発明の一実施例、第４図は従来方法による
例であり、対応する部分に同符号を付けである。セルが
配置可能なセル列１、　ＯＬにクロックトライバ１０３
と機能ブロックのセル１０２を配置し、電源幹線１０４
に接続された電源線１０５，１０６，１０７により電源
を給電する。

クロックトライバ１０３は、チップ全体比信号を給電す
るために高駆動のトランジスタを使用する。駆動能力を
高めると電源電流が多く流れ、電源線１０５　、　　ｌ
　Ｏ６、１０７の電圧を変動させるのでクロックトライ
バ１０３と同一電源線により給電されている機能ブロッ
クのセル１０２を誤動作させたり、電源線１０５，１０
６，１０７が配線素材ル；（子のマイブレーションによ
り断線する可能性がある。この点を考慮して電源線１ｏ
５゜１０６．１０７の幅を決めている。

従来方式は第４図のように、クロックトライバ１０３が
自由に配置されるので■、Ｓｔ上の全電源配線１０７を
クロックトライバ１０３がどこに配置されても可能な電
源線幅にする必要があり、クロックトライバ１０３が配
置されていない電源線は幅が必要以上に大きくなる場合
があった。

本発明の実施例である第３図のように、クロックトライ
バ１０３を固定するので電源線１０６のみ配線幅を大き
くし機能ブロックのセル用の電源線１０５は適切な幅に
小さくすることにより、電源線領域を小さくできる。よ
って、ＬＳＩのチップサイズを従来方式より小さくでき
る。

〔発明の効果〕

本発明によれば、集積回路の端子から内部駆動回路まで
固定配置配線できるので特定人力信号の位相差が低減で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のマスクスライス方式のＬＳ
Ｉ構成図、第２図は従来方式のマスタスライス方式のＬ
ＳＩ構成図、第３図は本発明の一実施例のマスクスライ
ス方式のＬＳＩの電源給電図、第４図は従来方式のマス
タスライス方式のＬＳＩの電源給電図である。 １・・・チップ、２，３・・・ボンディングバット、４
゜５・・・配線パターン、６．７・・・クロックバッフ
ァ、８．９・・・配線パターン、１０．１１・・・クロ
ックトライバ、１２・・・配線パターン、１３・・・機
能ブロックのセル、１４・・・セル列、１０１・・・セ
ル列、１０２・・・機能ブロックのセル、１０３・・・
クロックトライバ、１０４・・・電源幹線、１０５，１
０６゜１０７・・・電源線。

Claims (1)

【特許請求の範囲】
1. １、信号端子群と前記信号端子群と接続された入出力駆
   動群を備え、また前記信号端子群のうちの特定の信号端
   子と配線パターンにより接続された特定機能信号入力用
   駆動回路と、前記特定信号入力用駆動回路に接続された
   第１の内部駆動回路と、前記第１の内部駆動回路から信
   号を分配される複数の論理機能ブロックを備え、論理機
   能を実現する要素部品の配置は共通とし前記要素部品間
   の配線により異なる論理構成をもつ集積回路チップが実
   現できる集積回路構成において、前記特定信号端子と特
   定機能信号入力用駆動回路までの配線パターンと、前記
   特定機能信号入力用駆動回路から第１の内部駆動回路ま
   での配線パターンと、前記特定機能入力駆動回路の配置
   と、前記第１の内部駆動回路の配置を異なる論理構成を
   もつ集積回路チップに、共通の位置に固定配置配線した
   ことを特徴とする集積回路のレイアウト方式。