JPH0260169A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH0260169A
JPH0260169A JP63211858A JP21185888A JPH0260169A JP H0260169 A JPH0260169 A JP H0260169A JP 63211858 A JP63211858 A JP 63211858A JP 21185888 A JP21185888 A JP 21185888A JP H0260169 A JPH0260169 A JP H0260169A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
drain
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63211858A
Other languages
English (en)
Other versions
JPH0783119B2 (ja
Inventor
Chizuru Kayama
香山　千鶴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63211858A priority Critical patent/JPH0783119B2/ja
Priority to US07/397,232 priority patent/US4952991A/en
Priority to EP89308664A priority patent/EP0358389A1/en
Publication of JPH0260169A publication Critical patent/JPH0260169A/ja
Publication of JPH0783119B2 publication Critical patent/JPH0783119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特に絶縁ゲート
型電界効果トランジスタに関する。
〔従来の技術〕
従来この種の技術は、第４図に示すようにＮ型半導体基
板１にＮ−型のエピタキシャル層２を成長させ、Ｐ型不
純物を選択的にイオン注入し、押し込み、Ｐ−型領域３
を作り、このＰ−型領域３内に、Ｎ＋ソース層４．Ｐ＋
層７を形成し、ゲート電極６．ソース電極ｌＯを設け、
裏面にドレイン電ａｌｌを有する購造となっていた。
〔発明が解決しようとする課題〕
上述した従来の絶縁ゲート型電界効果トランジスタはド
レイン領域の表層部がＮ−型エピタキシャル成長層２と
なっているので、不純物−濃度が低くなっている。
ソース領域４から流出した電子は、ドレイン領域の表層
部を通過してドレイン電極１１に至るので、ドレイン領
域の不純物濃度は、オン抵抗等に影響するという問題が
ある。
本発明の目的は、耐圧低下をすることなくオン抵抗を低
減させる構造を持つ絶縁ゲート型電界効果トランジスタ
を提供することにある。
〔課題を解決するための手段〕
本発明によれば、一導電型の半導体基板の一主面に対向
する領域を有するように設けられた他の導電型の第１の
半導体領域と、第１の半導体領域の対向する領域間の一
主面に第１の半導体領域と接して設けられた一導電型で
半導体基板より高濃度の第２の半導体領域と、第２の半
導体内に設けられた他の導電型の第３の半導体領域と、
第１の半導体領域内の一主面に第２の半導体領域と離間
に設けられた一導電型の第４の半導体領域と、第２の半
導体領域と第４の半導体領域間の第１の半導体領域上に
設けられたゲート電極と、第２の半導体領域及び第３の
半導体領域上に設けられた絶縁膜と、第４の半導体領域
と電気的に接続されて設けられた第１の電極と、半導体
基板の他の主面と電気的に接続して設けられた第２の電
極とを有する電界効果トランジスタが得られる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明をＮチャネル型絶縁ゲート電界効果トラ
ンジスタに適用した一実施例の断面図である。第２図（
ａ）、　（ｂ）、　（ｃ）、　（ｄ）は本発明の絶縁ゲ
ート電界効果トランジスタを形成するための主か工程に
おける断面図である。
まず、第２図（ａ）に示すように、Ｎ型半導体基板ｌ上
にＮ−型エピタキシャル成長層２を成長させＰ型不純物
を酸化膜９をマスクとＩ−て、選択的にイオン注入し押
し込みを行いＰ−領域３を形成させる。次に同一マスク
でＮ＋ソース領域４を形成するためにＮ型不純物を高濃
度でイオン注入する。
次に、第２図（ｂ）に示すように、別の酸化膜２１をマ
スクとして、ドレイン領域表層部５にＮ型不純物を高濃
度でイオン注入する。
次に、第２図（Ｃ）に示すように、ポリシリコン層６を
マスクとしてＰ型不純物を高濃度でイオン注入してＰ＋
層７，８を形成する。
次に、第２図（ｄ）に示すように、押し込みを行い、適
当な拡散深さを得、その後ドレイン領域上に酸化膜２９
を形成させ、ソース電極１０を設は裏面にドレイン電極
１１を付する。
第３図は、本実施例の絶縁電界効果トランジスタ動作時
の電子の動き及び空乏層の拡がりを示したものである。
Ｎ＋ソース領域４より流れた電子はチャネル１２．ドレ
イン領域表層部５を通過し、ドレイン電極１１に至る。
ドレイン領域表層部５は、Ｐ−領域３形成後の高濃度不
純物イオン注入によるものであり、ドーズ量はＰ＋層８
（５×１０　”／ｃｒａ　〜５　Ｘ　１０　”／ｃｒＡ
）　＞ドレイン領域表層部５　（２Ｘ　１０”／ｃＪ〜
５Ｘ　１０１４／ａｎｔ）　＞Ｐ−領域３とするため押
し込みによって、ドレイン領域表層部５はＰ−領域３に
横方向に拡散する。
このためチャネル１２は短くなり、又、ドレイン領域表
層部５が高濃度であるため、オン抵抗が低下する。
さらに、ドレイン領域のＰ＋層８は、浮遊状態にあり、
フィールドリング同様、空乏層が拡がり、ゲート電極６
下の電界集中が緩和され耐圧の低下を防ぐことができる
。
なお、本実施例においては、Ｎチャネル型の電界効果ト
ランジスタについて説明したが、導電型を反対にしてＰ
チャネル型としても同様の効果が得られる。
〔発明の効果〕
以上説明したように本発明は、絶縁ゲート型電界効果ト
ランジスタにおいて、ベース領域形成後ドレイン表層部
を高濃度とし、ドレイン領域の一部にドレイン領域と反
対の導電型領域を形成させることによって、耐圧の低下
なしにオン抵抗を低減させるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図（ａ）〜（
ｄ）は本発明の一実施例を形成するための主な工程を示
す断面図、第３図は第１図に示した一実施例の動作時の
電子の動き及び空乏層の拡がりを示す断面図、第４図は
従来の絶縁ゲート型電界効果トランジスタの断面図であ
る。 ■・・・・・・Ｎ型半導体基板、２・・・・・・Ｎ−型
エピタキシャル成長層、３・・・・・・Ｐ−型領域（ベ
ース領域）、４・・・・・・Ｎ＋ソース層、５・・・・
・・ドレイン領域表層部、６・・・・・・ポリシリコン
層（ゲート電極）、７・・・・・・Ｐ＋層、８・・・・
・・Ｐ＋層、９・・・・・・酸化膜、１０・・・・・・
ソース電極、１１・・・・・・ドレイン電極、１２・・
・・・・チャネル。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 　一導電型の半導体基板の一主面に対向する領域を有す
    るように設けられた他の導電型の第１の半導体領域と、
    該第１の半導体領域の前記対向する領域間の前記一主面
    に該第１の半導体領域と接して設けられた前記一導電型
    で前記半導体基板より高濃度の第２の半導体領域と、該
    第２の半導体内に設けられた前記他の導電型の第３の半
    導体領域と、前記第１の半導体領域内の前記一主面に前
    記第２の半導体領域と離間に設けられた前記一導電型の
    第４の半導体領域と、前記第２の半導体領域と前記第４
    の半導体領域間の前記第１の半導体領域上に設けられた
    ゲート電極と、前記第２の半導体領域及び前記第３の半
    導体領域上に設けられた絶縁膜と、前記第４の半導体領
    域と電気的に接続されて設けられた第１の電極と、前記
    半導体基板の他の主面と電気的に接続して設けられた第
    ２の電極とを有することを特徴とする電界効果トランジ
    スタ。
JP63211858A 1988-08-25 1988-08-25 電界効果トランジスタ Expired - Lifetime JPH0783119B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63211858A JPH0783119B2 (ja) 1988-08-25 1988-08-25 電界効果トランジスタ
US07/397,232 US4952991A (en) 1988-08-25 1989-08-23 Vertical field-effect transistor having a high breakdown voltage and a small on-resistance
EP89308664A EP0358389A1 (en) 1988-08-25 1989-08-25 Vertical field-effect transistor having a high breakdown voltage and a small on-resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63211858A JPH0783119B2 (ja) 1988-08-25 1988-08-25 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPH0260169A true JPH0260169A (ja) 1990-02-28
JPH0783119B2 JPH0783119B2 (ja) 1995-09-06

Family

ID=16612766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63211858A Expired - Lifetime JPH0783119B2 (ja) 1988-08-25 1988-08-25 電界効果トランジスタ

Country Status (3)

Country Link
US (1) US4952991A (ja)
EP (1) EP0358389A1 (ja)
JP (1) JPH0783119B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523601A (en) * 1993-12-17 1996-06-04 Nec Corporation High-breakdown-voltage MOS transistor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072268A (en) * 1991-03-12 1991-12-10 Power Integrations, Inc. MOS gated bipolar transistor
US5243234A (en) * 1991-03-20 1993-09-07 Industrial Technology Research Institute Dual gate LDMOSFET device for reducing on state resistance
US5243211A (en) * 1991-11-25 1993-09-07 Harris Corporation Power fet with shielded channels
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
DE69509494T2 (de) * 1995-02-24 1999-10-07 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Leistungsbauelement als integrierte Struktur in MOS-Technologie und Verfahren zu seiner Herstellung
US5777371A (en) * 1995-09-29 1998-07-07 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE69531783T2 (de) * 1995-10-09 2004-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Herstellungsverfahren für Leistungsanordnung mit Schutzring
JP3279151B2 (ja) * 1995-10-23 2002-04-30 トヨタ自動車株式会社 半導体装置及びその製造方法
EP0772241B1 (en) 1995-10-30 2004-06-09 STMicroelectronics S.r.l. High density MOS technology power device
EP0772242B1 (en) 1995-10-30 2006-04-05 STMicroelectronics S.r.l. Single feature size MOS technology power device
EP0772244B1 (en) * 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS technology power device with low output resistance and low capacity and related manufacturing process
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
DE69518653T2 (de) * 1995-12-28 2001-04-19 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Technologie-Leistungsanordnung in integrierter Struktur
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6147362A (en) * 1997-03-17 2000-11-14 Honeywell International Inc. High performance display pixel for electronics displays
EP0961325B1 (en) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. High integration density MOS technology power device
US6617643B1 (en) * 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
US8354310B2 (en) * 2010-07-06 2013-01-15 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences SOI MOS device having a source/body ohmic contact and manufacturing method thereof
JP2015056472A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262468A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd Ｍｏｓ型電界効果トランジスタ
JPS6211275A (ja) * 1986-07-18 1987-01-20 Hitachi Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135284A (en) * 1977-04-30 1978-11-25 Nec Corp Production of field effect transistor
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPS61150378A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 電界効果トランジスタ
EP0279403A3 (en) * 1987-02-16 1988-12-07 Nec Corporation Vertical mos field effect transistor having a high withstand voltage and a high switching speed

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262468A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd Ｍｏｓ型電界効果トランジスタ
JPS6211275A (ja) * 1986-07-18 1987-01-20 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523601A (en) * 1993-12-17 1996-06-04 Nec Corporation High-breakdown-voltage MOS transistor

Also Published As

Publication number Publication date
EP0358389A1 (en) 1990-03-14
JPH0783119B2 (ja) 1995-09-06
US4952991A (en) 1990-08-28

Similar Documents

Publication Publication Date Title
JPH0260169A (ja) 電界効果トランジスタ
KR100232369B1 (ko) 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR100854078B1 (ko) 모스 게이트형 전력용 반도체소자 및 그 제조방법
JPH1012887A (ja) トランジスタ素子及びその製造方法
JPH0330310B2 (ja)
KR100883795B1 (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
KR20070083844A (ko) 탄화규소 ｍｏｓ 전계 효과 트랜지스터 및 그 제조 방법
KR100374551B1 (ko) 반도체 소자 및 그 제조방법
JP2003518748A (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
JPH0621468A (ja) 絶縁ゲート型半導体装置
JP2000077663A (ja) 電界効果型半導体装置
JPH0237777A (ja) 縦型電界効果トランジスタ
JP3642768B2 (ja) 横型高耐圧半導体装置
CN114597264A (zh) 一种功率mosfet器件及其制作方法
JPH02144971A (ja) 半導体装置及びその製造方法
JPH07226514A (ja) 高導電率絶縁ゲートバイポーラトランジスタ集積構造
US4916500A (en) MOS field effect transistor device with buried channel
JP2004207492A (ja) 半導体素子の製造方法
US6107127A (en) Method of making shallow well MOSFET structure
US4923824A (en) Simplified method of fabricating lightly doped drain insulated gate field effect transistors
JPH02159070A (ja) 半導体装置とその製造方法
JP3017783B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP3223125B2 (ja) 半導体装置及び半導体装置の製造方法
JPH02102578A (ja) 絶縁ゲート電界効果トランジスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

EXPY Cancellation because of completion of term