JPH0260224A - 単安定マルチバイブレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に用いられる論理回路に係わり、
特に一定のパルス幅をもったパルスを作成する単安定マ
ルチバイブレータ回路に関する。

〔従来の技術〕

一定のパルス幅のパルスを出力するものとして、単安定
マルチバイブレータ回路がある。この単安定マルチバイ
ブレータ回路におけるそのパルス幅の設定は、キャパシ
タンスＣと抵抗Ｒとの値を適切に設定することにより行
われている。

第３図はそのような単安定マルチバイブレータ回路を示
すものである。まず最初に、スイッチＳを閉じ、電源Ｖ
でキャパシタンスＣを充電しておく、。その状態でスイ
ッチＳを開（と、キャパシタンスＣに充電された電荷は
抵抗Ｒを通して放電されるため、その放電波形は第、４
図に示すようにＣＲの時定数により決まる電圧信号へと
なる。この波形をゲート１１に入力し、その入力電圧が
ゲート１１のスレッショルド電圧Ｖｔｈより高いときは
、その出力Ｘは論理値“１”となる。一方、スレッショ
ルド電圧Ｖｔｈより低いときは、出力Ｘは論理値“０”
となり、その結果パルス幅ｔｗのパルスが得られる。

つまり、パルス幅ｔｗ　はＣＲの放電波形Ａがスレッシ
ョルド電圧Ｖｔｈを越えているときの時間により決まり
、キャパシタンスＣおよび抵抗Ｒの値を適当に選択する
ことにより所望のパルス幅を得ることができる。

〔発明が解決しようとする課題〕

ところが、このような従来の単安定マルチバイブレータ
回路では、パルス幅の設定は抵抗Ｒおよびキャパシタン
スＣの値を適当に選択することにより行っているため、
パルス幅の変動が非常に大きい。また、スレッショルド
電圧ｖｔｈはゲートｌｌの製造バラツキや温度、電源電
圧等の変動により変化し、一方キャパシタンスＣおよび
抵抗Ｒも製造バラツキや温度等により変化する。従って
、出力Ｘのパルス幅もこれらの変動により変化すること
になる。

特に、広いパルス幅を得ようとする場合、ＣＲの値を大
きく設定することになるが、その場合、その放電波形Ａ
もなまりが大きくなるため、スレッショルド・電圧Ｖ　
ｔ　ｈ　％キャパシタンスＣおよび抵抗Ｒの変動がパル
ス幅を大きく変動させることになる。

さらにまた、従来の単安定マルチバイブレータ回路では
キャパシタンスＣを用いているので、ＬＳＩ化し：ごく
いものであった。

〔課題を解決するための手段〕

本発明の単安定マルチバイブレータ回路は、トリガ信号
を入力し、所定のパルス幅のパルス信号を出力するＲ−
Ｓフリップフロップと、クロック信号に基づいて所定の
パルス幅を定めるためのカウンタと、カウンタにクロッ
ク信号を与えるためのゲート回路とからなり、トリガ信
号をＲ−Ｓフリップフロップの一方の入力端子に入力し
、ゲート回路の出力をカウンタのクロック入力端子に入
力し、カウンタの出力をＲ−Ｓフリップフロップの他方
の入力端子およびカンウタのリセット入力端子に接続す
る構成となっている。

〔作用〕

これにより、パルス信号のパルス幅は、トリガ信号が入
力されてからカウンタで定められたカウント値のクロッ
ク信号がカウントされるまでの時間に対応したパルス幅
となる。

口実絶倒〕 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。本
発明の単安定マルチバイブレータ回路は、Ｒ−Ｓフリッ
プフロップ１２　（以下単にＲ−５ＦＦ１２という）と
、ゲート回路１３およびカウンタ１４とからなる。Ｒ−
５ＦＦ１２は２個の２入力ナンドゲー）１５．１６から
構成され、互いに出力信号をそれぞれ帰還している。そ
して、入力端子１７にはトリガ信号ａが入力され、出力
端子１８からは所定のパルス幅のパルス信号すが出力さ
れることとなる。

ゲート回路１３は２入力アンド回路であり、Ｒ−３ＦＦ
１２のナントゲート１５の出力端子からの出力信号Ｃと
、クロック信号ｄとを入力する。

そして、これらの信号ｃ、ｄの双方の論理値が“１”で
あるときに論理値が“１”となる出力信号ｅを出力する
。従って、信号Ｃが論理値“１”であるときは、出力信
号ｅはクロッ５り信号ｄとなり、信号Ｃが論理値“０”
であるときは出力信号ｅは論理値″０″の信号となる。

カウンタ１４は信号ｅを入力し、信号ｅがクロック信号
ｄであるときのクロッグ数をカウントする。すなわち、
入力端子ＣＬＫに入力される信号ｅの入力波形の立上が
りをカウントし、カウント値が所定の値になるとその出
力信号ｆが論理値“０”になるように構成されている。

なお、出力信号ｆはＭＲ端子ｉこ入力され、出力信号ｆ
が論理値“０”になるとカウンタ１４はリセットされて
、再び出力信号ｆは論理値“１”となる。

第２図は第１図に示した本発明の単安定マルチバイブレ
ータ回路の各部の信号波形を示すタイミング図である。

今、時点１．でトリガ信号ａが論理値“０”として与え
られたとする。カラン１夕１４がリセット状態にあると
きはその出力信号ｆは論理値“１”であり、ナントゲー
ト１５の出力信号Ｃは論理値“０．”であるから、ナン
トゲート１６の出力信号すは論理値“１”である。従っ
七、ナントゲート１５のナントゲート１６からの帰還信
号である出力信号すが論理値“１”の状態で、論理値“
０”のトリガ信号ａが与えられたことになるから、ナン
トゲート１５の出力信号Ｃは論理値゛１″となる。

一方、出力信号Ｃが論理値“ｌ”となると、この出力信
号Ｃを帰還しているナントゲート１６は、出力信号ｆも
論理値“１”であることから、その出力信号すは論理値
“０″となる。

ゲート回路１３には、論理値が“１”の出力信号Ｃが入
力されるので、ゲート回路１３が開き、クロック信号ｄ
が出力信号ｅとしてカウンタ１４に出力されることに、
なる。

カウンタ１４は入力された出力信号ｅの立上がりをカウ
ントする。今、所定のカウント値を８とすると、カウン
タ１４はクロック信号ｄを８個カウントし終えた時点ｔ
１　で、その出力信号ｆの論理値を“０”とする。出力
信号ｆの論理値が“０”となると、ナントゲート１６の
出力信号すは論理値“１”となり、これによってナント
ゲート１５の出力信号Ｃは論理値“０”となる。従って
、ゲート回路１３は閉じ、カウンタ１４へのクロック信
号ｄの供給は停止する。一方、カウンタ１４の出力信号
ｆの論理値が“０”となったことに伴い、ＭＲ端子にそ
れが帰還されて、カウンタ１４はリセットされ、出力信
号ｆは再び論理値゛′１”となる。

以上の動作により、Ｒ−３ＦＦ　ｌ　２の出力端子１８
からは、カウンタ１４の所定のクロックのカウント値で
定まるパルス幅１．のパルスが出力信号すとして出力さ
れることとなる。一般にクロック信号の周期は高精度に
作成することができるので、パルス幅ｔ、も高精度に作
成することができる。

〔発明の効果〕

以上述べたように、本発明によればキャパシタンスと抵
抗とによってパルス幅の決定をするものではなく、タロ
ツク信号を用いてパルス幅を決定するようにしたので、
パルス幅を高精度のものとすることができる。また、ゲ
ート回路およびナンド回路等で構成するようにしている
ので、ＬＳＩ化が容易に図れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の単安定マルチバイブレータ回路の動作説明図、
第３図は従来の単安定マルチバイ。 ブレーク回路の構成図、第４図は従来例の動作説明図で
ある。 １２・・・・・・Ｒ−Ｓフリプフロソプ、１３・・・・
・・ゲート回路、１４・・・・・・カウンタ、１５．１
６・・・・・・ナントゲート、１７・・・・・・入力端
子、１８・・・・・・出力端子。 出　願　人　　日本電気株式会社 代　理　人　　弁理士　山内梅雄 第１図 第２図 ｔ。

Claims (1)

【特許請求の範囲】
1. トリガ信号を入力し、所定のパルス幅のパルス信号を出
   力するＲ−Ｓフリップフロップと、クロック信号に基づ
   いて前記パルス信号の所定のパルス幅を定めるためのカ
   ウンタと、このカウンタに前記クロック信号を与えるた
   めのゲート回路とからなり、前記トリガ信号を前記Ｒ−
   Ｓフリップフロップの一方の入力端子に入力し、前記ゲ
   ート回路の出力を前記カウンタの入力端子に入力し、前
   記カウンタの出力を前記Ｒ−Ｓフリップフロップの他方
   の入力端子および前記カウンタのリセット入力端子に接
   続するようにしたことを特徴とする単安定マルチバイブ
   レータ回路。