JPH0260230A - Ｓ／ｈ回路およびａ／ｄ変換器のダイナミック試験方法 - Google Patents
Ｓ／ｈ回路およびａ／ｄ変換器のダイナミック試験方法Info
- Publication number
- JPH0260230A JPH0260230A JP63210479A JP21047988A JPH0260230A JP H0260230 A JPH0260230 A JP H0260230A JP 63210479 A JP63210479 A JP 63210479A JP 21047988 A JP21047988 A JP 21047988A JP H0260230 A JPH0260230 A JP H0260230A
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- wave oscillator
- analog input
- circuit
- phase noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、試験の高精度化を可能にするＳ／Ｈ回路およ
びＡ／Ｄ変換器のダイナミック試験方法に関するもので
ある。
びＡ／Ｄ変換器のダイナミック試験方法に関するもので
ある。
Ｓ／Ｈ回路およびＡ／Ｄ変換器のダイナミック試験は、
従来、第２図に示すような構成で、Ｓ／Ｎを求める方法
をとっていた。図中のアナログ入力４に接続するフィル
タ８は、正弦波発振器１゜２の高周波成分を取り除くた
めに接続している。
従来、第２図に示すような構成で、Ｓ／Ｎを求める方法
をとっていた。図中のアナログ入力４に接続するフィル
タ８は、正弦波発振器１゜２の高周波成分を取り除くた
めに接続している。
被試験Ｓ／Ｈ回路およびＡ／Ｄ変換器の高性能化にとも
ない、被試験回路からの歪やジッタによる精度劣化に対
して、正弦波発振器のジッタによる精度劣化が無視でき
ないにもかかわらず、従来は実際に正弦波発振器のジッ
タも含めて試験していた。
ない、被試験回路からの歪やジッタによる精度劣化に対
して、正弦波発振器のジッタによる精度劣化が無視でき
ないにもかかわらず、従来は実際に正弦波発振器のジッ
タも含めて試験していた。
Ｓ／Ｈ回路およびＡ／Ｄ変換器のダイナミック試験にお
いて、回路内部のジッタ以外にアナログ入力信号源や、
サンプリングクロック信号源に用いる正弦波発振器のジ
ッタによる影響のために、Ｓ／Ｎの劣化を生じ、回路自
身の試験ではなくて上記正弦波発振器のジッタによる影
響が含まれる。
いて、回路内部のジッタ以外にアナログ入力信号源や、
サンプリングクロック信号源に用いる正弦波発振器のジ
ッタによる影響のために、Ｓ／Ｎの劣化を生じ、回路自
身の試験ではなくて上記正弦波発振器のジッタによる影
響が含まれる。
このため、試験を高精度化するためには超低位相雑音正
弦波発振器が必要になるが、これは非常に高価であるこ
とと、低位相雑音化も限界にきているという問題があっ
た。
弦波発振器が必要になるが、これは非常に高価であるこ
とと、低位相雑音化も限界にきているという問題があっ
た。
本発明は、上記信号源に用いる正弦波発振器のジッタを
容易かつ安価に低減することを可能にし、高精度なＳ／
Ｈ回路およびＡ／Ｄ変換器のダイナミック試験方法を得
ることを目的とする。
容易かつ安価に低減することを可能にし、高精度なＳ／
Ｈ回路およびＡ／Ｄ変換器のダイナミック試験方法を得
ることを目的とする。
〔課題を解決するための手段〕
上記目的は、正弦波発振器の出力に、適正なフィルタを
接続することにより達成される。
接続することにより達成される。
上記信号源に用いる正弦波発振器のジッタは、発振周波
数のまわりのスペクトルに現れる位相雑音が原因である
。したがって、本発明はアナログ入力信号源またはサン
プリングクロック信号源に用いる正弦波発振器の出力に
、上記正弦波発振器のジッタの原因となる、発振周波数
のスペクトル近傍の位相雑音を減衰させる。急峻なカッ
トオフのローパスフィルタあるいはバンドパスフィルタ
を接続して、上記正弦波発振器のジッタを低減するもの
である。
数のまわりのスペクトルに現れる位相雑音が原因である
。したがって、本発明はアナログ入力信号源またはサン
プリングクロック信号源に用いる正弦波発振器の出力に
、上記正弦波発振器のジッタの原因となる、発振周波数
のスペクトル近傍の位相雑音を減衰させる。急峻なカッ
トオフのローパスフィルタあるいはバンドパスフィルタ
を接続して、上記正弦波発振器のジッタを低減するもの
である。
つぎに本発明の実施例を図面とともに説明する。
第１図Ｃａ）〜（ｃ）は本発明によるＳ／Ｈ回路および
Ａ／Ｄ変換器のダイナミック試験を行う構成のそれぞれ
の実施例を示すブロック図、第３図はフィルタによるジ
ッタの改善効果を確認するためのブロック図、第４図は
１０ＭＨｚと２０ＭＨｚのローパスフィルタの減衰特性
をそれぞれ示す図、第５図はフィルタによるジッタの改
善の測定結果を示す図、第６図は位相雑音の改善効果を
確認するためのブロック図、第７図は位相雑音の改善効
果を確認する試験に用いるバンドパスフィルタの減衰特
性を示す図、第８図（ａ）および（ｂ）は位相雑音改善
の測定結果を比較して示した図である。
Ａ／Ｄ変換器のダイナミック試験を行う構成のそれぞれ
の実施例を示すブロック図、第３図はフィルタによるジ
ッタの改善効果を確認するためのブロック図、第４図は
１０ＭＨｚと２０ＭＨｚのローパスフィルタの減衰特性
をそれぞれ示す図、第５図はフィルタによるジッタの改
善の測定結果を示す図、第６図は位相雑音の改善効果を
確認するためのブロック図、第７図は位相雑音の改善効
果を確認する試験に用いるバンドパスフィルタの減衰特
性を示す図、第８図（ａ）および（ｂ）は位相雑音改善
の測定結果を比較して示した図である。
第１図において、１はアナログ入力、信号源の第１正弦
波発振器、２はサンプリングクロック源の第２正弦波発
振器、３は上記第１正弦波発振器出力の位相雑音低減の
ためのローパスフィルタまたはバンドパスフィルタ、４
は被試験Ｓ／Ｈ回路あるいはＡ／Ｄ変換器、５は上記被
試験回路出力を取り込み処理するデータ処理装置である
。なお。
波発振器、２はサンプリングクロック源の第２正弦波発
振器、３は上記第１正弦波発振器出力の位相雑音低減の
ためのローパスフィルタまたはバンドパスフィルタ、４
は被試験Ｓ／Ｈ回路あるいはＡ／Ｄ変換器、５は上記被
試験回路出力を取り込み処理するデータ処理装置である
。なお。
３′は第２正弦波発振器出力の位相雑音を低減するため
のローパスフィルタまたはバンドパスフィルタである。
のローパスフィルタまたはバンドパスフィルタである。
正弦波発振器のジッタｔＪは次式で表される。
ｆＣは正弦波発振器の発振周波数である。 Ｌ （ｆ）
は発振周波数ｆｃの近傍のスペクトルを表す位相雑音で
正弦波発振器に使用する発振回路、迎倍回路等の雑音で
決まる。τはジッタを観測する時間で、サンプリング速
度と取り込むデータ数によって決まり、実際にデータを
取り込むのに要する時間である。ｆはｆＣからの離調周
波数である。位相雑音を積分する範囲を示す低域および
高域カットオフ周波数ｆＬｙ ｆＨは正弦波発振器の信
号が通過する系で決まる定数であり、アナログ入力信号
系とサンプリングクロック系とでは異なる量である。し
たがって（１）式からジッタと位相雑音との関係が定量
化できる。
は発振周波数ｆｃの近傍のスペクトルを表す位相雑音で
正弦波発振器に使用する発振回路、迎倍回路等の雑音で
決まる。τはジッタを観測する時間で、サンプリング速
度と取り込むデータ数によって決まり、実際にデータを
取り込むのに要する時間である。ｆはｆＣからの離調周
波数である。位相雑音を積分する範囲を示す低域および
高域カットオフ周波数ｆＬｙ ｆＨは正弦波発振器の信
号が通過する系で決まる定数であり、アナログ入力信号
系とサンプリングクロック系とでは異なる量である。し
たがって（１）式からジッタと位相雑音との関係が定量
化できる。
上記位相雑音は発振周波数近傍のスペクトルに現れる雑
音であるから、適当なフィルタを接続することにより、
上記位相雑音を減衰させることができる。１ ｆＬｐ
ｆＨは被試験回路で決まり、正弦波発振器の位相雑音に
は無関係なので、結局、正弦波発振器の低ジッ、り化が
はかれる。また、積分帯域が変らず位相雑音特性にそれ
ほど違いがないならば、積分値は一定になる。つまり、
ジッタは１／ｆｃに比例する。したがって、アナログ入
力信号とサンプリングクロックのうち、低周波数の正弦
波発振器の出力に特に減衰特性がよい急峻なバンドパス
フィルタを接続しく第１図（ａ）または（ｂ）相当）、
あるいはまた第１図（ｃ）に示すように、両方の発振器
１および２に上記フィルタを接続した方が低ジツタ化の
効果が大きい。効果の実測例として、第３図に示す構成
により、第１正弦波発振器１のアナログ入力周波数２０
０Ｍ）（ｚで、第２正弦波発振器のサンプリングクロッ
ク信号１０ Ｍ Ｈｚ 。
音であるから、適当なフィルタを接続することにより、
上記位相雑音を減衰させることができる。１ ｆＬｐ
ｆＨは被試験回路で決まり、正弦波発振器の位相雑音に
は無関係なので、結局、正弦波発振器の低ジッ、り化が
はかれる。また、積分帯域が変らず位相雑音特性にそれ
ほど違いがないならば、積分値は一定になる。つまり、
ジッタは１／ｆｃに比例する。したがって、アナログ入
力信号とサンプリングクロックのうち、低周波数の正弦
波発振器の出力に特に減衰特性がよい急峻なバンドパス
フィルタを接続しく第１図（ａ）または（ｂ）相当）、
あるいはまた第１図（ｃ）に示すように、両方の発振器
１および２に上記フィルタを接続した方が低ジツタ化の
効果が大きい。効果の実測例として、第３図に示す構成
により、第１正弦波発振器１のアナログ入力周波数２０
０Ｍ）（ｚで、第２正弦波発振器のサンプリングクロッ
ク信号１０ Ｍ Ｈｚ 。
２０ＭＨｚに、それぞれカットオフ１０ＭＨｚ、２０Ｍ
Ｈｚのローパスフィルタを接続してジッタを評価した。
Ｈｚのローパスフィルタを接続してジッタを評価した。
上記ローパスフィルタの減衰特性をそれぞれ第４図（ａ
）、（ｂ）に示す。結果を第５図に示すが、フィルタを
接続することによりアナログ入力大振幅の領域でフラッ
トのＳ／Ｎが改善され、サンプリングクロック信号１０
ＭＩ（ｚで３．２７ｐｓ、 ２０Ｍ Ｈｚで１．２５ｐ
ｓの低ジツタ化を確認した（ジッダ測定法は特願昭６３
−２３９８０号「サンプルホールド回路のジッタ試験方
法」を参照）。
）、（ｂ）に示す。結果を第５図に示すが、フィルタを
接続することによりアナログ入力大振幅の領域でフラッ
トのＳ／Ｎが改善され、サンプリングクロック信号１０
ＭＩ（ｚで３．２７ｐｓ、 ２０Ｍ Ｈｚで１．２５ｐ
ｓの低ジツタ化を確認した（ジッダ測定法は特願昭６３
−２３９８０号「サンプルホールド回路のジッタ試験方
法」を参照）。
また、第６図に示す構成で、基準発振器６には高純度の
正弦波発振器、被試験発振器２にはサンプリングクロッ
ク源に用いた正弦波発振器を使用し、上記被試験発振器
２に改善効果が大きい第７図に示す特性のバンドパスフ
ィルタを接続して位相雑音測定を行ったが、その結果を
第８図に示す。
正弦波発振器、被試験発振器２にはサンプリングクロッ
ク源に用いた正弦波発振器を使用し、上記被試験発振器
２に改善効果が大きい第７図に示す特性のバンドパスフ
ィルタを接続して位相雑音測定を行ったが、その結果を
第８図に示す。
これにより、約ＩＭＨｚ以上の位相雑音特性がバンドパ
スフィルタにより改善されており、正弦波発振器の低位
相雑音化と低ジツタ化を対応付けている。
スフィルタにより改善されており、正弦波発振器の低位
相雑音化と低ジツタ化を対応付けている。
上記のように、Ｓ／Ｈ回路やＡ／Ｄ変換器のダイナミッ
ク試験に使用する正弦波発振器に、フィルタを接続する
ことにより正弦波発振器の位相雑音を減衰させ、上記正
弦波発振器のジッタを低減し、試験装置側が原因となる
精度劣化を軽減できるので試験の高精度化を図ることが
できる。試験に使用するフィルタは、バンドパスフィル
タでかつ減衰特性が急峻であるものがよく、特にアナロ
グ入力とサンプリングクロックのうち、低周波側の正弦
波発振器に特性がよいフィルタを接続すると効果が大き
い。
ク試験に使用する正弦波発振器に、フィルタを接続する
ことにより正弦波発振器の位相雑音を減衰させ、上記正
弦波発振器のジッタを低減し、試験装置側が原因となる
精度劣化を軽減できるので試験の高精度化を図ることが
できる。試験に使用するフィルタは、バンドパスフィル
タでかつ減衰特性が急峻であるものがよく、特にアナロ
グ入力とサンプリングクロックのうち、低周波側の正弦
波発振器に特性がよいフィルタを接続すると効果が大き
い。
上記のように本発明によるＳ／Ｈ回路およびＡ／Ｄ変換
器のダイナミック試験方法は、同期した２つの正弦波発
振器を、Ｓ／Ｈ回路およびＡ／Ｄ変換器のアナログ入力
信号とサンプリングクロックに用いた。Ｓ／Ｈ回路およ
びＡ／Ｄ変換器のダイナミック試験方法において１発振
周波数スペクトルの近傍の位相雑音を減衰させる急峻な
カットオフのローパスフィルタあるいはバンドパスフィ
ルタを、上記アナログ入力信号に用いる正弦波発振器の
出力に接続することにより、発振周波数のまわりのスペ
クトルに現れる位相雑音を減衰させ、容易かつ安価に上
記正弦波発振器のジッタを低減しく実施例では約１〜３
ｐｓ）、試験装置側が原因となって生じる精度劣化を軽
減できるので、高精度に被試験Ｓ／Ｈ回路およびＡ／Ｄ
変換器のダイナミック試験を行うことができるという効
果がある。
器のダイナミック試験方法は、同期した２つの正弦波発
振器を、Ｓ／Ｈ回路およびＡ／Ｄ変換器のアナログ入力
信号とサンプリングクロックに用いた。Ｓ／Ｈ回路およ
びＡ／Ｄ変換器のダイナミック試験方法において１発振
周波数スペクトルの近傍の位相雑音を減衰させる急峻な
カットオフのローパスフィルタあるいはバンドパスフィ
ルタを、上記アナログ入力信号に用いる正弦波発振器の
出力に接続することにより、発振周波数のまわりのスペ
クトルに現れる位相雑音を減衰させ、容易かつ安価に上
記正弦波発振器のジッタを低減しく実施例では約１〜３
ｐｓ）、試験装置側が原因となって生じる精度劣化を軽
減できるので、高精度に被試験Ｓ／Ｈ回路およびＡ／Ｄ
変換器のダイナミック試験を行うことができるという効
果がある。
第１図（ａ）〜（ｃ）は本発明にょるＳ／Ｈ回路および
Ａ／Ｄ変換器のダイナミック試験を行う構成のそれぞれ
の実施例を示すブロック図、第２図は従来のダイナミッ
ク試験のブロック図、第３図はフィルタによるジッダの
改善効果を確認するためのブロック図、第４図はローパ
スフィルタの減衰特性を示す図で、（ａ）は１０ＭＨｚ
用、（ｂ）は２０Ｍ）Ｉｚ用をそれぞれ示す図、第５図
はフィルタによるジッタの改善測定結果を示す図、第６
図は位相雑音の改善効果を確認するためのブロック図、
第７図は位相雑音の改善を確認する試験に用いるバンド
パスフィルタの減衰特性を示す図、第８図は位相雑音の
改善の測定結果で、（ａ）はフィルタなしの場合を示す
図、（ｂ）は１００ＭＩ（ｚバンドパスフィルタを接続
した場合を示す図である。 １・・・第１正弦波発振器 ２・・・第２正弦波発振器 ３．３′・・・位相雑音減衰用フィルタ４・・・Ｓ／Ｈ
およびＡ／Ｄ被試験回路特許出願人 日本電信電話株
式会社 代理人弁理士 中 村 純 之 助 第 図 右得（ｄＢ） 才１１俳（ｄＢ） 第５図 第６図 第 図
Ａ／Ｄ変換器のダイナミック試験を行う構成のそれぞれ
の実施例を示すブロック図、第２図は従来のダイナミッ
ク試験のブロック図、第３図はフィルタによるジッダの
改善効果を確認するためのブロック図、第４図はローパ
スフィルタの減衰特性を示す図で、（ａ）は１０ＭＨｚ
用、（ｂ）は２０Ｍ）Ｉｚ用をそれぞれ示す図、第５図
はフィルタによるジッタの改善測定結果を示す図、第６
図は位相雑音の改善効果を確認するためのブロック図、
第７図は位相雑音の改善を確認する試験に用いるバンド
パスフィルタの減衰特性を示す図、第８図は位相雑音の
改善の測定結果で、（ａ）はフィルタなしの場合を示す
図、（ｂ）は１００ＭＩ（ｚバンドパスフィルタを接続
した場合を示す図である。 １・・・第１正弦波発振器 ２・・・第２正弦波発振器 ３．３′・・・位相雑音減衰用フィルタ４・・・Ｓ／Ｈ
およびＡ／Ｄ被試験回路特許出願人 日本電信電話株
式会社 代理人弁理士 中 村 純 之 助 第 図 右得（ｄＢ） 才１１俳（ｄＢ） 第５図 第６図 第 図
Claims (1)
- 【特許請求の範囲】 １、同期した２つの正弦波発振器を、Ｓ／Ｈ回路および
Ａ／Ｄ変換器のアナログ入力信号とサンプリングクロッ
クに用いた、Ｓ／Ｈ回路およびＡ／Ｄ変換器のダイナミ
ック試験方法において、発振周波数スペクトルの近傍の
位相雑音を減衰させる急峻なカットオフのローパスフィ
ルタあるいはバンドパスフィルタを、上記アナログ入力
信号に用いる正弦波発振器の出力に接続することを特徴
とするＳ／Ｈ回路およびＡ／Ｄ変換器のダイナミック試
験方法。 ２、上記アナログ入力信号は、サンプリングクロックに
代わるものであることを特徴とする特許請求の範囲第１
項に記載したＳ／Ｈ回路およびＡ／Ｄ変換器のダイナミ
ック試験方法。 ３、上記アナログ入力信号は、該アナログ入力信号とサ
ンプリングクロックの両方であることを特徴とする、特
許請求の範囲第１項に記載したＳ／Ｈ回路およびＡ／Ｄ
変換器のダイナミック試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210479A JPH0260230A (ja) | 1988-08-26 | 1988-08-26 | Ｓ／ｈ回路およびａ／ｄ変換器のダイナミック試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210479A JPH0260230A (ja) | 1988-08-26 | 1988-08-26 | Ｓ／ｈ回路およびａ／ｄ変換器のダイナミック試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260230A true JPH0260230A (ja) | 1990-02-28 |
Family
ID=16590026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210479A Pending JPH0260230A (ja) | 1988-08-26 | 1988-08-26 | Ｓ／ｈ回路およびａ／ｄ変換器のダイナミック試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340954A (ja) * | 1998-05-28 | 1999-12-10 | Nec Corp | 光クロック抽出回路 |
| US9543976B2 (en) | 2015-05-07 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Time-interleaved analog-to-digital converter |
-
1988
- 1988-08-26 JP JP63210479A patent/JPH0260230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340954A (ja) * | 1998-05-28 | 1999-12-10 | Nec Corp | 光クロック抽出回路 |
| US9543976B2 (en) | 2015-05-07 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Time-interleaved analog-to-digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shouran et al. | Design and implementation of Butterworth filter | |
| JP2015087271A (ja) | 弾性表面波センサを備えた特性測定装置 | |
| CN111030765B (zh) | 一种能识别镜频信号的外差扫频式频谱分析系统 | |
| JPS6311807B2 (ja) | ||
| US9553601B2 (en) | Conversion of analog signal into multiple time-domain data streams corresponding to different portions of frequency spectrum and recombination of those streams into single-time domain stream | |
| JPH0260230A (ja) | Ｓ／ｈ回路およびａ／ｄ変換器のダイナミック試験方法 | |
| US4131852A (en) | Single dispersive delay line compressive receiver | |
| KR100489084B1 (ko) | 엔진 소음 진동 신호 분석 장치 및 그 방법 | |
| JP2006017486A (ja) | 核磁気共鳴を用いるスペクトル分析方法および核磁気共鳴装置 | |
| US7680493B2 (en) | Low phase noise testing system utilizing a crystal filter | |
| CN104980109B (zh) | 一种用于超外差测试仪器的半中频假响应抑制方法及装置 | |
| JPH03214307A (ja) | クロック伝送方式 | |
| JP2021136647A (ja) | 計測装置 | |
| JPH03154432A (ja) | 高周波受信装置 | |
| JPH0360510A (ja) | 周波数変換並びにフィルタリング装置 | |
| JP2007003458A (ja) | ディジタル直交ロックイン検出方法及び装置 | |
| JP3036985B2 (ja) | スペクトル演算装置 | |
| CN120454681A (zh) | 一种多音信号分离系统及信号分离方法 | |
| JPH034646A (ja) | デジタル変調装置 | |
| JP2647318B2 (ja) | 非直線ひずみの自動測定装置 | |
| JPS5837166Y2 (ja) | Ｓ カ−ブトクセイケンシユツソウチ | |
| JPS58159725A (ja) | 生体信号のドリフト補正装置 | |
| KR900005636B1 (ko) | 디지탈 필터를 사용하여 음질의 손상을 제거한 디엠퍼시스 회로 | |
| JPH08307401A (ja) | タイミング抽出回路 | |
| SU1022313A1 (ru) | Устройство подавлени узкополосных помех |