JPH0260282A - ディジタルクランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 入力信号のなかで一定の値を有すべき直流レベルを所定
の値の直流レベルに再生するディジタルクランプ回路に
関するものである。

［従来の技術］ ビデオ信号の直流レベルを精度良く再生する回路にディ
ジタルクランプ回路がある。このディジタルクランプ回
路は、Ａ／Ｄ変換されたビデオ信号のうち、例えば同期
信号の底部や、同期信号の直後で画面が開始される直前
の期間に相当するいわゆるフロントポーチ期間や、ある
いは同期信号直前で画面が終了した直後に相当するいわ
ゆるバックポーチ期間等が一定の直流レベルの値を持つ
期間であることに着目し、この期間の入力値を再生すべ
き所定のしきい値にクランプするものである。このため
、上記の直流レベルの入力値と所定のしきい値とを比較
し、入力値が大きいときはその大きさに応じて全体のレ
ベルを下げるように、また入力値が小さいときは、それ
に応じて全体レベルを上げるように増幅器へのフィード
バック制御をするものである。そして一般には、このフ
ィードバック制御が雑音等の影響により不安定にならな
いように、１サンプルのみの信号を用いるのではなく、
複数サンプルを用いてフィードバック量を決定している
。

従来のこの種の回路の一例では、例えばフロントポーチ
に該当する複数サンプル期間、Ａ／Ｄ変換された入力信
号を累算し、この累算結果を所定のしきい値と比較する
ような比較処理回路により雑音の影響を除去していた。

又、他の一例では。

累算回路の規模を削減するために、Ａ／Ｄ変換された入
力信号としきい値との引算結果を積分する比較処理回路
が用いられていた。

［発明が解決しようとする課題］ 上記のように、従来回路では、サンプル値そのものを累
算してしきい値との差をとったり、サンプル値としきい
値との差分値を積分するような比較処理をしていたため
、積分回路のビット数を多く必要とし、回路規模が大き
くなるという欠点があった。

本発明の目的は回路規模の小さいディジタルクランプ回
路を提供することにある。

［課題を解決するための手段］ 上記の目的を達成するため、本発明では、ディジタルク
ランプ回路の上記比較処理回路として、ゲート信号によ
り取り出された直流レベルの部分のデータの値を所定の
しきい値と比較し、データの値がしきい値より大きいサ
ンプル数および小さいサンプル数のデータを出力する手
段を備えさせ、この出力情報をフィードバック量決定回
路へ入力することとした。

［作　用］ 本発明は、クランプすべき信号のディジタルサンプル値
がしきい値より大きいサンプルの数、および小さいサン
プルの数を累算すること、すなわちしきい値との大小の
判別比較をすることを特徴とする。従来の技術では例え
ばディジタルで表現したサンプルの値を累算してしきい
値との引算をしていた点が異なる。

従来のように引算結果の値をディジタルで表現するには
１サンプル当り８ビット程度を要する。

これに対して本発明のように大小判別だけを出力情報と
する場合は、１サンプル当り１ビツトで表現される。

本発明でこのことが次段階のフィードバック量決定回路
の処理を簡易にし、回路規模を小さくするよう作用する
ものである。

［実施例］ 第１図は本発明の一実施例であって、１はビデオ入力端
子、２は差動増幅回路、３はＡ／Ｄ変換回路、４はゲー
ト回路、５はゲート信号発生回路、６は比較回路、７は
しきい値設定端子、１００はフィードバック量決定回路
、８はアップダウンカウンタ、９はＤ／Ａ変換回路、１
０はビデオデータ出力端子である。

ビデオ入力端子１から入力されるビデオ信号は差動増幅
回路２において所定のレベルに設定された後、Ａ／Ｄ変
換回路３においてアナログ信号からディジタル信号に変
換される。Ａ／Ｄ変換回路３の出力はゲート回路４にお
いてクランプすべき所定の期間のみ通過する。この所定
の期間を表わすゲート信号は、ゲート信号発生回路５に
おいて、入力ビデオ信号に含まれる水平同期信号を基に
例えばフロントポーチ内の所定のサンプル数の期間を表
わす信号として発生される。ゲート回路４を通過してき
たデータは、比較回路６において、しきい値設定端子７
に設定されたしきい値と比較され、しきい値より大きか
ったことを表わす信号りと、しきい値より小さかったこ
とを表わす信号Ｓをサンプル毎にフィードバック量決定
回路１００に出力する。第１図はフィードバック量決定
回路１００の一実施例を示しており、アップダウンカウ
ンタ８では例えば信号りをダウン用クロック、信号Ｓを
アップ用クロックとして入力する。従って、信号りが多
く発生すればカウンタ出力は小さくなり、信号Ｓが多く
発生すればカウンタ出力は大きくなる。アップダウンカ
ウンタ８の出力はＤ／Ａ変換回路９においてアナログ信
号に変換され、差動増幅回路２にフィードバックされる
。

第１図において比較回路６が本発明の特徴を示している
。

以上の説明においては、アップダウンカウンタ８をカウ
ンタとして説明したが、カウンタではなく累算回路とし
て実現しても同様の機能を実現し得ることは明らかであ
る。更にアップダウンカウンタ８とＤ／Ａ変換回路９の
間に比較回路を設定し、アップダウンカウンタ８の出力
が所定の値より大きいか小さいかを比較した結果をＤ／
Ａ変換するようにすれば、Ｄ／Ａ変換回路９が１ビツト
Ｄ／Ａで構成し得ることは明らかである。

第２図はフィードバック量決定回路１００の他の実施例
であって、１０１はＤ／Ａ変換回路、１０２は積分回路
である。Ｄ／Ａ変換回路１０１は比較回路６から供給さ
れる信号をアナログ信号に変換し、その結果を積分回路
１０２において、アナログ的に積分する。

［発明の効果］ 以上説明したように、フィードバック量決定回路１００
で処理する信号として、入力信号がしきい値より大きい
サンプルの数、および小さいサンプルの数を積分するよ
うにしたため、１サンプル当り１ビツトの入力信号とす
ることが可能となり、従来は１サンプル当り８ビット程
度を要していたのに比べて信号が簡易化された。

そしてこれに伴い、従来の入力信号でフィードバック量
決定回路内の累算演算を行うには加算器やフリップフロ
ップ回路の複雑な構成を要したのに対し、本発明の場合
はカウンタでも実現できるようになるなど、回路規模を
小型化することができた。

【図面の簡単な説明】

第１図は本発明の実施例、第２図はフィードバック量決
定回路の他の実施例である。 １・・・ビデオ入力端子　　２・・・差動増幅回路３・
・・Ａ／Ｄ変換回路　　４・・・ゲート回路５・・・ゲ
ート信号発生回路 ６・・・比較回路　　　　　７・・・しきい値設定端子
８・・・アップダウンカウンタ ９．１０１・・・Ｄ／Ａ変換回路 １００・・・フィードバック量決定回路１０２・・・積
分回路 １０・・・ビデオデータ出力端子 特許出願人　日本電信電話株式会社 代理人弁理士　　中　村　純之助 手 続 補 正 書 （自発） 昭和６３年 ９月２２日

Claims (1)

【特許請求の範囲】
1. 一定の直流レベルの部分を有する同期信号などの繰返し
   波形を含む入力信号を増幅する増幅回路と、その出力を
   Ａ／Ｄ変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換されたデ
   ータのうち上記繰り返し波形の直流レベルの部分のみゲ
   ートを開きデータを通過させるゲート回路と、およびこ
   のためのゲート信号を発生するゲート信号発生回路と、
   上記ゲート回路から取り出されたデータと、所定のしき
   い値信号との入力により両者の所要の比較処理を行う比
   較処理回路と、その出力情報により上記増幅回路へのフ
   ィードバック量を決定するフィードバック量決定回路と
   、およびこれに相応するフィードバックを行うフィード
   バック回路とを有して、上記入力信号の繰返し波形の直
   流レベルを所定の上記しきい値レベルにクランプするデ
   ィジタルクランプ回路において、上記比較処理回路とし
   て、上記ゲート信号により取り出された直流レベルの部
   分のデータの値を所定のしきい値と比較し、データの値
   がしきい値より大きいサンプル数および小さいサンプル
   数のデータを出力する手段を備えることを特徴とするデ
   ィジタルクランプ回路。