JPH0260341A - データ送信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業の技術分野〕 この発明はデータ送信回路に関し、特に一方のデータ・
バスから他方にデータを送信する双方向送信回路に関す
る。

〔従来の技術〕

コンピュータの一部分から他の部分に送信するため、通
称ババス″と称する１群の並列導体を使用している。各
導体はノ・イ″又は゛′ロー″電圧で表わされる１ビツ
ト情報を送信する。バスはマクロ・レベル及びミクロ・
レベルの両方で使用される。例えば、マクロ・レベルで
は、システム・バスは周辺装置のような独立システムと
の間を接続するかもしれない。ミクロ・レベルのバスは
多数の算術、ロジック、メモリー型の装置相互間に対す
る集積回路チップに直接形成される。

〔この発明が解決しようとする問題点〕この発明は、例
えば、大規模集積（ＶＬＳＩ）回路としてミクロ・レベ
ルに特別な用途を見いだした。

ＶＬＳ　Ｉ回路の個々の成分の大きさは徐々に小さくな
ってきた。これは同一寸法のチップによシ多くの成分及
び機能を持たせることができる。しかし、これはバスに
よる相互接続が多くなシ、一般にバスの全長が長くなっ
てきた。長く大きい相互接続バスは寄生容量が高くなる
。それによって生じる１つの問題はバスを通してデータ
を送信するドライバを大きくしなければならないことで
ある。大ドライバは占有面積を大きくし、大きな電力を
消費するので望ましくない。その第２の問題はドライバ
が大きくなるため取扱電流が大きくなり大きなバスを必
要とするということである。バスが大きくなるとチップ
面積が狭くなるので望ましくない。

従って、この発明の目的はバスを小さくするよう設計し
た新たな改良した回路を提供することである。

この発明の他の目的はバスにデータを送信するに必要な
ドライバの大きさを小さくした集積回路の新たな改良し
た設計を提供することである。

この発明の他の目的は、１つのバスから他のバスにデー
タを送信する新たな改良したシステムを提供することで
ある。

〔問題を解決するための手段〕

上記の問題を解決するため、この発明は、第１及び第２
のバスと、それらバスにデータ信号を送信するため夫々
のバスに取付けられた第１及び第２の手段とから成るデ
ータ送信システムを提供する。このシステムは、又バス
を第１の電圧レベルにプリチャージするためバスに接続
された電源手段と、それらバスに接続され前記バスのど
ちらかの第２の電圧レベルのデータ信号に応答して他の
バスに信号を送信する回路手段とを含む。

〔実施例〕

第１図はこの発明の一形式によるデータ送信システム１
００回路図である。データ・バス１２゜１４は、夫々そ
れらバスにデータ信号を送信するよう取付けられたＮＭ
Ｏ８電界効果トランジスタ１６゜１８を有する。各トラ
ンジスタ１６．１８は電源端子３０（接地として示しで
ある）に接続され、信号がバスに送られたときを検出す
るバス・ロジックを有する。ここに使用される用語“デ
ータ”はいかなるタイプのディジタル信号でもよく、特
に制御信号、アドレス信号、データ信号及びその他の情
報信号などを含む。各バス１２．１４は通常バスに現わ
れた信号を受信するよう取付けられた受信回路（図に示
していない）を持つ。

先行技術システムのデータ・バス１２，１４１ｄ否イン
タラブド・ラインであった。しかし、背景の理由説明の
ため、この発明によるバスはバスを細くして容量を減少
するものに分けて説明する。

第１図でＮＭＯ８電界効果トランジスタ２２．２４とし
て示す電源手段２０は夫々バス１２．１４と電源端子２
６との間に接続される。各トランジスタ２２．２４のダ
ートは装置（図に示していない）からディジタル制御信
号（クロック信号のような）を受信する制御ライン２８
に接続される。トランジスタ２２．２４はスイッチオン
による制御信号の′°ハイ”の値に応答して電源端子２
６をバス１２．１４に接続する。この方法で、データ・
バス１２．１４は本質的に電源端子２６の電圧レベルに
プリチャージされる。電源端子２６．３０はデータ・バ
ス１２．１４に現われた２つのロジック・レベルを表わ
す電位にある。その一方は他方に対して゛′ハイ”であ
る。しかし、第１図の実施例における電源２６は電源３
０に対してパハイ”である。データ・バス１２．１４Ｈ
口・シック゛ハイ”レベルにプリチャージされる。その
ように″ハイ″レベルにプリチャージすると、バス・ラ
インヲパロー″に゛′ゾール”するためにトランジスタ
１６又は１８に必要な時間が一般にバスをハイ″にプー
ルするに要する時間より速くなるという利点を有する。

データ送信システム１０は、又バス１２．１４に接続さ
れている回路手段３２を含む。回路手段３２は電源端子
３０から供給される電圧レベルのバス１２又は１４のデ
ータ信号に応答して他のバスにデータを送信する。回路
手段３２は、又制御ライン２８の制御信号の゛°ロー”
の値に応答する。

この方法により、パハイ″制御信号がライン２８に現わ
れ、電源手段２ｏがデータ・バス１２．１４をプリチャ
ージしうると、回路手段３２はパインアクティブ″状態
となる。“ロー″制御信号がライン２８に現われると、
回路手段３２は゛アクティブ”状態となり、他のバスに
ＮＭＯ８）ランジスタ１６又は１８からバスの一方に送
られた新たな電圧レベルを検出でき、送信可能である。

夫々電源端子２６．３０の“ハイＩＩ　／　ＩＩコロ−
電圧構造を変更すると、電源手段２ｏ及び回路手段３２
は、バス１２，１４が゛ロー″制御信号にノリチャージ
され、回路手段３２が“ハイ”制御信号にアクティブで
あるように構成される。

データ送信システム１０は更に制御ライン２８に接続さ
れた入力ライン３２と、回路手段３２に接続された出力
ライン３８とを有するインバータ３４を含む。インバー
タ３４は入力ライン３６に制御信号を受信し、出力ライ
ン３８に相補制御信号を供給する。第１図において、イ
ンバータ３４は電源端子２６．３０間に直列に接続され
たＮＭＯ８電界効果トランジスタ４２とＰＭＯ８電界効
果トランジスタ４０とを含むＣＭＯＳタイプ・インノぐ
一夕である。インバータ３４の出力ライン３８はＮＭＯ
８電界効果トランジスタ４４．４６のダートに接続され
る。トランジスタ４４．４６は回路手段３２を電源端子
３０に接続する。

回路手段３２は久カライン４８，５０と出力ライン５２
とを含むナンド・ダートを有する。入力ライン４８はデ
ータ・バス１２に接続され、入力ライン５０はデータ・
バス１４に接続される。出力ライン５２はＮＭＯＳ電界
効果トランジスタ５４゜５６のケ９−トに接続される。

トランジスタ５４はデータ・バス１２とトランジスタ４
４との間に接続され、トランジスタ５６はデータ・バス
１４とトランジスタ４６との間に接続される。

ナンド・ダートは、又ＰＭＯ８電界効果トランジスタ５
８，６０とＮＭＯ８電界効果トランジスタ６２゜６４と
を有する。トランジスタ５８は電源端子２Ｇとダートが
データ・バス１２に接続されてｂるナンド・ケ゛−ト出
カライン５２との間に接続される。トランジスタ６０は
電源端子２６とダートがデータ・バス１４に接続されて
いるナンド・ダート出力ライン５２との間に接続される
。トランジスタ６２．６４はナンド・ケ９−ト出カライ
ン５２と電源端子３ｏとの間に直列に接続される。

トランジスタ６２のダートはデータ・バス１４に接続さ
れ、トランジスタ６４のダートはデータ・バス１２に接
続される。

動作において、データ送信システム１ｏは制御ライン２
８に゛′ハイ”制御信号を受信してトランジスタ２２．
２４にスイッチオンし、電源端子２６を通してデータ・
バス１２．１４がプリチャージしうるようにする。ノリ
チャージ動作期間中、ライン２８の′°ハイ″制御信号
はインバータ３４でパ口−″の値に反転される。この゛
′コロ−はトランジスタ４４又は４６のしきい値電圧よ
り低いため回路手段３２をインアクティブに維持する。

ライン２８の制御信号が″ロー”になると、トランジス
タ２２．２４はスイッチオフしてバス１２．１４を電源
端子２６がら分離する。同時に、インバータ３４は出力
ライン３８に゛′ハイ″の値を出力し、トランジスタ４
４．４６をターンオンして回路手段３２（！−アクティ
ブ・モードにする。

この期間中、バス・ロジックがＮＭＯ８）ランジスタ１
６又は１８全通してバス１２．１４のどちらがを″ロー
″にひっばる（プール）と、回路手段３２は他方のバス
を直ちに″ロー”にひっばるであろう。例えば、ＮＭＯ
８）ランジスタ１６がバス１２　’ｉ　”ロー″にひっ
ばるとＰＭＯ８）ランジスタ５８はターンオンして出力
ライン５２に′°ハイ″を供給する。この出力ライン５
２のパハイ″はトランジスタ５４．５６ｅターンオンシ
テバス１２゜１４’ｔ　”ロー”である電源端子３０に
接続する。

同様にして、ＮＭＯ８１８がバスｌ　４　（ｉ７　”ロ
ー”にひっばると、ＰＭＯ８）ランジスタロ０はターン
オンして出力ライン５２に″ハイ′″を供給し、再びバ
ス１２．１４を電源端子３０に接続する。

第２図はこの発明の他の実施例を示し、第１図と同じ参
照番号は同一成分を示すものとする。回路手段３２はイ
ンバータ６６．６８と、転送グー）７０，７２と、ＮＭ
Ｏ８電界効果トランノスタ７４゜７６．７８．８０とか
ら成る。

インバータ６６は電源端子２６と３０との間に直列に接
続されたＮＭＯ８電界効果トランジスタ８４とＰＭＯ８
電界効果トランジスタ８２とを有するＣＭＯＳタイプ・
インバータである。インバータ６６はデータ・バス１２
に接続された入力８６と転送ダート７０の入力９０に接
続された出力８８とを有する。転送グー）７０ＦｉＰＭ
Ｏ８電界効果トランジスタ９４に並列に接続されたＮＭ
Ｏ８電界効果トランジスタ９２を有するＰＮチャンネル
組合せダートである。トランジスタ９２のダートはイン
バータ３４の出力ライン３８に接続され、そこから相補
制御信号を受信する。トランジスタ９４のデートは制御
ライン２８に接続され、そこから制御信号を受信する。

トランジスタ７４はデータ・バス１４と、そのダートが
転送ゲート７０の出力９６に接続されている電源端子３
０との間に接続される。トランジスタ８０は転送ダート
７０と電源端子３０との間に接続される。

インバータ６８は電源端子２６（！：３０との間に直列
接続されたＮＭＯ８電界効果トランジスタ１００とＰＭ
Ｏ８電界効果トランジスタ９８とを有するＣＭＯＳタイ
プ・インバータである。インバータ６８はデータ・バス
１４に接続された入力１０２と転送ゲート７２の入力１
０６に接続された出力１０４とを有する。転送ゲート７
２はＰＭＯ８電界効果トランジスタ１１０に並列に接続
されたＮＭＯ８電界効果トランジスタ１０８を有するＰ
Ｎチャンネル組合せデートである。トランジスタ１０８
のダートはインバータ３４の出力ライン３８に接続され
、相補制御信号を受信する。トランジスタ１１０のダー
トは制御ライン２８に接続され、制御信号を受信する。

トランジスタ７６はデータ・バス１２とそのダートが転
送ダート７２の出力１１２に接続されている電源端子３
０との間に接続される。トランジスタ７８は転送ゲート
７２の出力１１２と電源端子３０との間に接続される。

動作において、第２図のデータ送信システム１０は制御
ライン２８に′）・イ″制御信号を受信しトランジスタ
２２．２４をスイッチオンして、データ・バス１２．１
４を電源端子２６からプリチャージしうるようにする。

このプリチャージ動作期間中、ライン２８の°′ハイ”
制御信号はトランジスタ７８．８０のダートに受信する
。こレバ夫々転送グー）７２，７０の出力１１２．９６
を°′コロ−の値にひっはシ、トランジスタ７６゜７４
を導通しないようにする。ライン２８の゛ハイ”信号は
ＰＭＯ８）ランジスタ１１０．９４のダートに受信し、
インバータ３４の出力ライン３８のパロー″信号（相補
制御信号）はＮＭＯ８トランジスタ１０８．９２のダー
トに受信し、転送ゲート７２．７０を導通しないように
する。従って１回路手段３２はライン２８の制御信号が
゛ハイ”の間インアクティブに維持される。

ライン２８の制御信号がパロー″になったとき、トラン
ジスタ２２．２４はスイッチオフしてバス１２．１４を
電源端子２６から分離する。同様に。

トランジスタ７８．８０はスイッチオンして転送ダート
出力１１２．９６を電源端子３０から分離する。同時に
、インパーク３４は出力ライン３８に′°ハイ″の値を
出力してトランジスタ１ｏ８゜９２をターンオンし、ラ
イン２８の″ロー”の値はトランジスタ１１０，９４を
ターンオンして回路手段３２をアクティブ・モードにす
る。この期間中、バス・ロジックが夫々ＮＭＯ８）ラン
ジスタ１６又は１８全通してバス１２か又は１４のどち
らかを°°ロー″にひっばると、回路手段３２は直ちに
他方のバスを″ロー″にひっばる。例えば、ＮＭＯ８）
ランノスタ１６がバス１２　’ｉ　”ロー”ニヒっばる
と、インバータ６６は出力８８に“ハイ”を供給する。

この出力８８におけるパハイ″は転送ゲート７０を通し
てトランジスタ７４をターンオンし、バス１４を°゛ロ
ー″電源端子３０に接続する。同様に、ＮＭＯ８）ラン
ノスタ１８がバス１４をパロー″にひっばると、インバ
ータ６８は転送ゲート７２を通して出力１０４をパハイ
”にし、トランジスタ７６をターンオンしてバス１２を
電源端子３０に接続する。

第３図はこの発明の他の実施例を示し、第１図及び第２
図で示したものと同一の要素は同一番号で示した。回路
手段３２はインバータ６６．６８と、転送ダート１１４
，１１６と、ＮＭＯ８電界効果トランジスタ７４，７６
．７８．８０とから成る。

ＰＮチャンネル転送ケ”−ドア０．７２を有する第２図
の実施例とは異なシ、第３図の実施例はＮチャンネル転
送グー）１１４，１１６を有する。特に、転送グー）１
１４，１１６は夫々ＮＭＯＳ電界効果トランジスタ１１
８，１２０を含む。各トランジスタ１１８，１２０のｒ
−トはインバータ３４の出力ライン３８に接続され、そ
こから相補制御信号を受信する。

動作において、第３図のデータ送信システム１０は制御
ライン２８に゛ハイ”制御信号を受信してトランジスタ
２２．２４をスイッチオンし、データ・バス１２．１４
が電源端子２６を通してプリチャージしうるようにする
。ノリチャージ動作期間中、ライン２８の″ハイ”制御
信号はトランジスタ７８，８０のダートに受信する。こ
れは夫々転送グー）１１６，１１４の出力１工２゜９６
を°°ロー″にひっばり、トランジスタ７６゜７４を導
通しないようにする。インノ４−夕３４の出力ライン３
８のパロー”信号（相補制御信号）はＮＭＯ８）ランジ
スタ１２０，１１８のダートに受信して転送グー）１１
６，１１８の導通を防止する。従って１回路手段３２は
ライン２８の制御信号がノ・イ”の間インアクティブに
維持される。

ライン２８の制御信号が°′ロー″になったとき、トラ
ンジスタ２２．２４はスイッチオフしてノ々ス１２．１
４は電源端子２６から分離される。同様に、トランジス
タ７８．８０はスイッチオフして転送ダート出力１１２
．９６を電源端子３０から分離する。同時に、インバー
タ３４は出力ライン３８に″ハイ“の値を供給し、トラ
ンジスタ１２０゜１１８をターンオンして回路手段３２
をアクティブ・モードにする。この期間中、バス・ロジ
ックが夫々ＮＭＯ８）ランジスタ１６又は１８を通して
ノぐス１２か又は１４のどちらかを゛°コロ−にひっば
ると、回路手段３２は直ちに他方のバスを″ローにひっ
ばる。例えば、ＮＭＯＳトランジスタ１６がノぐス１２
をパ口−″にひっばると、インノぐ一夕６６はその出力
８８に“ハイ”を供給する。この出力８８における″ハ
イ“は転送グー）１１４全通してトランジスタ７４をタ
ーンオンし、バス１４を″ロー”である電源端子３０に
接続する。同様に、ＮＭＯＳトランジスタ１８がバス１
４　Ｑ　”ロー”ニヒっばると、インバータ６８は転送
ダート１２０を通る出力１０４に°゛ハイ″供給し、バ
ス１２を電源端子３０に接続する。

第４図は更にこの発明の他の実施例を示し、第１図乃至
第３図で説明したものと同一番号の要素は同一性の要素
を示す。回路手段３２はインバータ６６．６８と、転送
ダート１２２，１２４と、ＮＭＯ８電界効果トランジス
タ７４，７６．７８゜８０とが含まれる。ＰＮチャンネ
ル転送ダート７０．７２を有する第２図の実施例とは異
なり、第３図の実施例はＮチャンネル転送ダート１１４
゜１１６を有し、第４図の実施例はＰチャンネル転送グ
−）１２２，１２４Ｑ有する。特に、転送ダート１２２
，１２４は夫々ＰＭＯ８電界効果トランジスタ１２６，
１２８を含む。各トランジスタ１２６゜１２８のダート
は制御ライン２８に接続されてそこから制御信号を受信
する。第１図乃至第３図の実施例とは異なり、第４図の
実施例はインバータ３４を持たない。

動作において、第４図のデータ送信システム１０は制御
ライン２８に°′ノ・イ”制御信号を受信してトランジ
スタ２２．２４をスイッチオンし、データ・バス１２．
１４’に電源端子２６からプリチャージ可能にする。プ
リチャージ動作期間中、ライン２８の゛′ハイ″制御信
号はトランジスタ７８．８０のダートに受信する。これ
は夫々転送グー）１２４．１２２の出力１１２，９６を
口”にひっばり、トランジスタ７６．７４の導通を防止
する。ライン２８のパノ・イ″信号はＰＭＯＳトランジ
スタ１２８，１２６のダートに受信して転送ケ”　−ト
１．２４，１２６の導通を防止する。従って、回路手段
３２はライン２８の制御信号が“ハイ″の間インアクテ
ィブに維持される。

ライン２８の制御信号がパロー″になると、トランジス
タ２２．２４をスイッチオフして、ノ々ス１２．１４を
電源端子２６から分離する。同様に、トランジスタ７８
．８０はスイッチオンして転送ダート出力１１２．９６
を電源端子３０から分離する。同時に、制御ライン２８
の゛′ロー″はＰＭＯＳトランジスタ１２８，１２６を
ターンオンして回路手段３２をアクティブ・モードにす
る。この期間中、バス・ロジックがＮＭＯ８）ランジス
タ１６又は１８を通してバス１２又は１４のどちらかを
″ロー”にひっばると、回路手段３２は直ちに他方のバ
スを″ロー”にひっばる。例えば、ＮＭＯ８）ランジス
タ１６がバス１２を“′ロー”にひっばると、インバー
タ６６は′°ハイ″を出力８８に供給する。これは出力
８８の゛′ハイ″が転送ダート１２２を通過してトラン
ジスタ７４をターンオンし、バス１４を電源端子３０（
“′ロー″である）に接続する。同様に、ＮＭＯ８トラ
ンジスタ１８がバス１４を″ロー”にひっばるとインバ
ータ６８は”′ハイ″を出力１０４に供給して転送ダー
ト１２４を通しトランジスタ７６をターンオンしてバス
１２を電源端子３０に接続する。

この発明は上記の実施例に限定されるべきではなく、例
えば、ＰＭＯ８及びＮＭＯ８電界効果トランジスタの使
用にのみ限定されず、バイポーラ・トランジスタのよう
な他のスイッチ手段を含め使用することもできる。その
上、　ＭＯＳ　）ランジスタの°゛ダート″一般に゛′
制御電極”に接続されているものと考えられる。

以上の実施例は２つのデータ・バスの使用のみを示した
が、それ以上のバスを使用することもできることは明ら
かである。その上、バスの各々は好ましい形が″ハイ”
である第１の電圧レベルにノリチャージされる。しかし
、選択的にＮＭＯ３及びＰＭＯ８）ランジスタとＰＭＯ
８及びＮＭＯ８）ランジスタとを入れ換えて、同様にこ
の発明を適用して°゛ローある第１の電圧レベルにバス
をプリチャージすることができる。その場合、ノルアッ
プ・トランジスタがバスに取付けられ、バス・ロジック
に従い第２の電圧レベルのデータ信号をバスに出力する
であろう。

【図面の簡単な説明】

第１図は、この発明の一形式によるデータ送信システム
の回路図、 第２図は、この発明の他の形式によるデータ送信システ
ムの回路図、 第３図は、この発明の他の形式によるデータ送信システ
ムの回路図。 第４図は、この発明の更に他の形式によるデータ送信シ
ステムの回路図である。 図中、１０・・・データ送信システム、１２．１４・・
・データ・バス、１６，１８，２２，２４，４４゜４６
．５４．５６・・・ＮＭＯ８電界効果トシンジスタ、２
６．３０・・・電源端子、３４・・・インバータ、５８
゜６０・・・ＰＭＯ８電界効果トランジスタ。 出願代理人　斉　藤　　　勲

Claims (1)

【特許請求の範囲】
1. （１）第１及び第２のバスと、 夫々前記第１及び第２のバスに取付けられ、データ信号
   を前記バスに送信する第１及び第２の手段と、 前記バスに接続され前記バスを第１の電圧レベルにプリ
   チャージする電源手段と、 前記バスに接続され前記バスのどちらかの第２の電圧レ
   ベルのデータ信号に応答して他方のバスに対し前記信号
   を送信する回路手段とを含むデータ送信システム。