JPH0157378B2 - - Google Patents

Info

Publication number
JPH0157378B2
JPH0157378B2 JP58073279A JP7327983A JPH0157378B2 JP H0157378 B2 JPH0157378 B2 JP H0157378B2 JP 58073279 A JP58073279 A JP 58073279A JP 7327983 A JP7327983 A JP 7327983A JP H0157378 B2 JPH0157378 B2 JP H0157378B2
Authority
JP
Japan
Prior art keywords
output
control signal
port
circuit
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58073279A
Other languages
English (en)
Other versions
JPS59200326A (ja
Inventor
Juko Kusaka
Keiji Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58073279A priority Critical patent/JPS59200326A/ja
Priority to US06/604,249 priority patent/US4728822A/en
Priority to DE8484104699T priority patent/DE3485418D1/de
Priority to EP84104699A priority patent/EP0162932B1/en
Publication of JPS59200326A publication Critical patent/JPS59200326A/ja
Priority to US07/087,842 priority patent/US4823309A/en
Publication of JPH0157378B2 publication Critical patent/JPH0157378B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 本発明は、データ処理システムに関し、とくに
その制御系（データ処理装置）と被制御系との結
合機構に関するものである。
近年、CMOC製造技術の発達により低消費電
力で動作するデータ処理システムが数多く出現し
ている。しかし、低消費電力化の波はそれをはる
かに超えるものに、最近では次のような工夫がな
されている。即ち、制御系（データ処理装置）が
処理を停止してもかまわない期間には、データ処
理装置内部へクロツクが供給されないようにし
て、非処理時での消費電力を低減させている。こ
の状態はスタンバイ・モードと呼ばれている。
従来、このスタンバイ・モードでは、多くの場
合制御系のポート出力はハイレベルに固定されて
いた。従つて、この出力ポートに接続されるべき
被制御系の入力インピーダンスが小さいと、スタ
ンバイ時に制御系の出力ポートから周辺の被制御
系へと電流が流れてしまい、不要な電力が消費さ
れてしまう。
一方、上述の考察より、スタンバイ・モード時
の制御系のポート出力をハイレベルではなく、ハ
イ・インピーダンスにすることも考えられるが、
その場合には周辺の被制御系がCMOSで構成さ
れているものについてはポート出力の論理が確定
せず誤動作の原因となる。
すなわち、従来は制御系のポート出力の論理レ
ベルに応じて、これに接続される周辺装置を選択
しなければならず、システムアーキテクチヤーが
複雑になり高いパフオーマンスが得られないとい
う欠点があつた。
従つて本発明は被制御系の入力ポートインピー
ダンスに関係なく使用可能な制御系（データ処理
装置）を有する処理システムを提供することを目
的とする。
上記目的を達成するために本発明はスタンバイ
機能を有するデータ処理システムに於いて、ハイ
インピーダンスとロウインピーダンスとの両方の
論理レベルの設定ができる出力ポートと、前記２
つのインピーダンスのうちいずれか一方を選択す
る手段とを有するデータ処理装置を設けたことを
特徴とする。
本発明によれば制御系となるデータ処理装置は
そのポート出力のインピーダンスレベルがハイ、
ロウいずれにも簡単に切換えて設定できるので
（例えば命令によつて任意に設定できるので）、こ
の１個制御系でポートレベルの異なる複数の被制
御系を消費電力を増加することなく十分制御する
ことができる。
次に、本発明の一実施例について、図面を用い
て説明する。
第１図は、本発明の構成を示すブロツク図、第
２図は、ポートの構成例を示す回路ブロツク図で
ある。
第１図に於いて１０はリセツト信号、１は第１
のストツプ命令を実行するとアクテイブになる第
１の制御信号、２は第２のストツプ命令２を実行
するとアクテイブになる第２の制御信号、１００
は命令デコーダ、２００は第１の制御信号１また
は第２の制御信号２によつてセツトされ、リセツ
ト信号１０によつてリセツトされるラツチ回路、
３は第１の制御信号１がラツチ回路２００を通過
して出力される制御信号、４は第２の制御信号２
がラツチ回路２００を通過して出力される制御信
号、５は外部クロツク信号、６は内部クロツク信
号、７および９は２入力NOR回路、８はNOT回
路、３００は出力ポート、４００は内部バス、３
８０は出力ポート３００と内部バス４００との接
続ライン、３９０は出力ポート３００と外部周辺
システムとの接続ラインである。
第２図は第１図の出力ポート３００、接続ライ
ン３８０、接続ライン３９０の構成例を示してお
り、３，４はそれぞれ第１図と同じ制御信号、３
８１は前記接続ライン３８０のうちの１つのデー
タ信号、３０１，３０３，３０４および３０６に
いずれも２入力NOR回路、３０２，３０５およ
び３０７はいずれもNOT回路、、３０８および３
０９はＰチヤンネルトランジスタ、３１０はｎチ
ヤンネルトランジスタ、３１１は電源電圧端子、
３９１は接続ライン３９０のうちの１端子であ
る。
本実施例の動作を、まず第１図を中心に述べ
る。本実施例では、ロウインピーダンスをハイレ
ベル出力で実施している。当該データ処理装置
（制御系）は命令群の中に第１のストツプ命令と
第２のストツプ命令とを有する。命令デコーダ１
００は第１のストツプ命令あるいは第２のストツ
プ命令をデコーダすると、第１のストツプ命令に
対しては第１の制御信号１を、第２のストツプ命
令に対しては第２の制御信号２をアクテイブにす
る。ラツチ回路２００は第１の制御信号１あるい
は第２の制御信号２に応じて、第１の制御信号１
に対しては制御信号３を、第２の制御信号２に対
しては制御信号４をアクテイブにする。制御信号
３と制御信号４はリセツト信号１０によつてリセ
ツトされるまでアクテイブの状態が保たれる。本
実施例では、制御信号はすべてアクテイブ・ハイ
とする。制御信号３または制御信号４がアクテイ
ブになると、NOR回路７の出力はロウ、NOT回
路８の出力はハイとなり、外部クロツク５が供給
されてもNOR回路９の出力は常にロウ、すなわ
ち内部クロツク６は停止し、スタンバイ・モード
となる。一方、出力ポート３００では、制御信号
３あるいは制御信号４を受けて後述する動作を行
ない、接続ライン３９０をハイ・インピーダンス
あるいはハイのうちいずれかの状態にする。尚、
出力ポート３００の通常の動作としては、内部バ
ス４００から接続ライン３８０を介してデータを
引き取り、接続ライン３９０からデータの出力を
行なう。
次に第２図を参照し、出力ポート３００の動作
を述べる。
第１のストツプ命令の場合、制御信号３がハイ
になつている。したがつてNOR回路３０４と３
０１の出力はロウ、NOT回路３０５と３０２の
出力はいずれもハイになる。NOR回路３０６の
出力はロウ、NOT回路３０７の出力はハイで、
Ｐチヤンネルトランジスタ３０８と３０９はいず
れもオフになる。また、NOR回路３０３の出力
はロウとなり、ｎチヤンネルトランジスタ３１０
はオフになる。よつてＰチヤンネルトランジスタ
３０８と３０９、ｎチヤンネルトランジスタ３１
０とがいずれもオフになるので、端子３９１はハ
イインピーダンス状態となる。
第２のストツプ命令９の場合、制御信号４がハ
イになつている。したがつて、Ｐチヤンネルトラ
ンジスタ３０８がハイ、ｎチヤンネルトランジス
タ３１０がロウになる。これは第１のストツプ命
令の場合と同じである。しかし、制御信号３はロ
ウなのでNOR回路３０４の出力はハイ、NOT回
路３０５の出力はロウになり、Ｐチヤンネルトラ
ンジスタ３０９がオンとなる。この結果、電源電
圧端子３１１から電流が流れ、端子３９１はハイ
レベルを出力する。
尚、通常のポートの動作は制御信号３と制御信
号４とがともにロウの時で、データ信号３８１の
ハイ、ロウに応じてＰチヤンネルトランジスタ３
０８とｎチヤンネルトランジスタ３１０とのオ
ン、オフを制御し、端子３９１の出力レベルをハ
イあるいはロウにするものである。
以上説明したように制御系としてのデータ処理
装置にスタンバイ・モード時のポート出力レベル
を２種類（ハイ・インピーダンスとハイ）用意
し、それぞれについて動作の停止と同時にポート
出力を制御する命令を実行する回路を設けること
により、スタンバイ・モード時にスタンバイ・モ
ードの設定とポートに接続されている周辺装置
（被制御系）、に応じたポートの出力レベルの設定
とを簡単に行なうことができる。
【図面の簡単な説明】
第１図は本発明の一実施例の構成を示すブロツ
ク図、第２図はポートの要部を示す回路ブロツク
図である。 １００……命令デコード、２００……ラツチ回
路、３００……出力ポート、３８０……出力ポー
ト３００の内部バス４００との接続ライン、３９
０……出力ポート３００の外部周辺システムとの
接続ライン、４００……内部バス、１０……リセ
ツト信号、１，２，３，４……制御信号、５……
外部クロツク、６……内部クロツク、７，９……
２入力NOR回路、８……NOT回路、３０１，３
０３，３０４，３０６……２入力NOR回路、３
０２，３０５，３０７……NOT回路、３０８，
３０９……Ｐチヤンネルトランジスタ、３１０…
…ｎチヤンネルトランジスタ、３１１……電源電
圧端子、３８１……接続ライン３８０のうちの１
データ信号、３９１……接続ライン３９０のうち
の１端子。

Claims (1)

    【特許請求の範囲】
  1. １ 出力ポートの端子と、データ信号に応じて前
    記出力ポートの端子をハイ又はローレベルに設定
    するデータ出力状態と、前記データ信号にかかわ
    らず前記出力ポートの端子をハイインピーダンス
    に固定する第１のスタンバイ状態と、前記データ
    信号にかかわらず前記出力ポートの端子をローイ
    ンピーダンスのハイレベルに固定化する第２のス
    タンバイ状態とを有する制御部とを有することを
    特徴とするデータ処理装置。
JP58073279A 1983-04-26 1983-04-26 データ処理装置 Granted JPS59200326A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58073279A JPS59200326A (ja) 1983-04-26 1983-04-26 データ処理装置
US06/604,249 US4728822A (en) 1983-04-26 1984-04-26 Data processing system with improved output function
DE8484104699T DE3485418D1 (de) 1983-04-26 1984-04-26 Datenverarbeitungssystem mit ausgangsschaltkreis.
EP84104699A EP0162932B1 (en) 1983-04-26 1984-04-26 Data processing system with output switching circuit
US07/087,842 US4823309A (en) 1983-04-26 1987-08-21 Data processing system with improved output function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58073279A JPS59200326A (ja) 1983-04-26 1983-04-26 データ処理装置

Publications (2)

Publication Number Publication Date
JPS59200326A JPS59200326A (ja) 1984-11-13
JPH0157378B2 true JPH0157378B2 (ja) 1989-12-05

Family

ID=13513541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58073279A Granted JPS59200326A (ja) 1983-04-26 1983-04-26 データ処理装置

Country Status (4)

Country Link
US (2) US4728822A (ja)
EP (1) EP0162932B1 (ja)
JP (1) JPS59200326A (ja)
DE (1) DE3485418D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698526A (en) * 1985-10-17 1987-10-06 Inmos Corporation Source follower CMOS input buffer
US4847867A (en) * 1986-09-01 1989-07-11 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
US5019966A (en) * 1986-09-01 1991-05-28 Nec Corporation Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data
US4782481A (en) * 1987-02-24 1988-11-01 Hewlett-Packard Company Apparatus and method for transferring information
JPH0786855B2 (ja) * 1987-04-15 1995-09-20 日本電気株式会社 シリアルデ−タ処理装置
US4782250A (en) * 1987-08-31 1988-11-01 International Business Machines Corporation CMOS off-chip driver circuits
JPH01117518A (ja) * 1987-10-30 1989-05-10 Toshiba Corp 半導体装置の出力回路
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5128555A (en) * 1991-03-18 1992-07-07 Motorola, Inc. Pulsed CMOS logic circuit having selectable rise and fall times
JPH08500687A (ja) 1992-08-10 1996-01-23 モノリシック・システム・テクノロジー・インコーポレイテッド ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース
DE4227042C2 (de) * 1992-08-14 1997-01-30 Siemens Nixdorf Inf Syst Verfahren und Schaltungsanordnung zur Übertragung von Daten zwischen peripheren Anschlußgruppen eines Kommunikationssystems
FR2719727B1 (fr) * 1994-05-03 1996-07-26 Matra Mhs Circuit de sortie pour circuit intégré.
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5612637A (en) * 1995-05-26 1997-03-18 National Semiconductor Corporation Supply and interface configurable input/output buffer
JP3022415B2 (ja) * 1997-07-03 2000-03-21 日本電気株式会社 プログラマブルバッファ回路
WO2003075464A1 (en) * 2002-03-06 2003-09-12 Igor Anatolievich Abrosimov Line driver with reduced power consumption
AU2003283550A1 (en) * 2003-01-13 2004-08-10 Arm Limited Data processing performance control
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
US7203243B2 (en) * 2003-03-10 2007-04-10 Acuid Corporation (Guernsey) Limited Line driver with reduced power consumption

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121203A (en) * 1977-03-11 1978-10-17 Harris Corporation Method of multiplexing liquid crystal displays
US4217502A (en) * 1977-09-10 1980-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Converter producing three output states
JPS5669931A (en) * 1979-11-10 1981-06-11 Toshiba Corp Tristate buffer circuit
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
JPS56172126U (ja) * 1980-05-23 1981-12-19
JPS5856286B2 (ja) * 1980-12-25 1983-12-14 富士通株式会社 出力バッファ回路
JPS5869121A (ja) * 1981-10-21 1983-04-25 Nec Corp 半導体集積回路
US4581550A (en) * 1984-03-06 1986-04-08 Fairchild Camera & Instrument Corporation TTL tristate device with reduced output capacitance

Also Published As

Publication number Publication date
EP0162932B1 (en) 1992-01-02
JPS59200326A (ja) 1984-11-13
US4823309A (en) 1989-04-18
DE3485418D1 (de) 1992-02-13
EP0162932A3 (en) 1987-09-16
EP0162932A2 (en) 1985-12-04
US4728822A (en) 1988-03-01

Similar Documents

Publication Publication Date Title
JPS59200326A (ja) データ処理装置
US6809546B2 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
US4680487A (en) Input/output port including auxiliary low-power transistors
JPH06296134A (ja) 論理マクロの電力消費を減少する方法
JPS6349814B2 (ja)
JPH0113573B2 (ja)
JPH0527285B2 (ja)
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
JP2598081B2 (ja) 半導体メモリ
EP0808022B1 (en) Latch circuit operating in synchronization with clock signals
JP3057710B2 (ja) 半導体メモリ装置
JPS6227408B2 (ja)
EP0855104A1 (en) Gatable level-pulling circuit
JP2782946B2 (ja) 半導体集積回路
JPS59231666A (ja) マイクロプロセツサ周辺素子
JPH027528B2 (ja)
JPH04227327A (ja) 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置
JP2003234649A (ja) 入出力バッファ回路
JP3310482B2 (ja) マイクロコンピュータ
JP2000022076A (ja) マクロモジュールの制御装置及び方法
KR940005690B1 (ko) 전류미러 센스증폭기
JPH07325780A (ja) マイコンの入出力回路
JP2626165B2 (ja) 半導体装置のリセット回路
JPS5995729A (ja) 集積回路
JPH01251820A (ja) Ｃｍｏｓゲートアレイ回路