JPH0260383A - ビデオカメラ - Google Patents
ビデオカメラInfo
- Publication number
- JPH0260383A JPH0260383A JP63211886A JP21188688A JPH0260383A JP H0260383 A JPH0260383 A JP H0260383A JP 63211886 A JP63211886 A JP 63211886A JP 21188688 A JP21188688 A JP 21188688A JP H0260383 A JPH0260383 A JP H0260383A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- character
- supplied
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば民生用のＶＴＲに関する。
本発明はＶＴＲに関し、任意の文字信号をビデオ信号に
重畳して出力すると共に、同期発生回路からの同期信号
にて文字信号を発生しこの文字信号に発生回路からの同
期信号を重畳して、ビデオ信号が無いときにも文字信号
を出力できるようにしたものである。
重畳して出力すると共に、同期発生回路からの同期信号
にて文字信号を発生しこの文字信号に発生回路からの同
期信号を重畳して、ビデオ信号が無いときにも文字信号
を出力できるようにしたものである。
例えば、民生用のＶＴＲにおいて、テープカウンタ、モ
ード表示、あるいは種々の警告等を行うための文字・記
号・図形等のいわゆる文字信号をビデオ信号に重畳して
、ライン出力端子を通じてモニタ受像機等に映出するこ
とが考えられている。
ード表示、あるいは種々の警告等を行うための文字・記
号・図形等のいわゆる文字信号をビデオ信号に重畳して
、ライン出力端子を通じてモニタ受像機等に映出するこ
とが考えられている。
その場合に従来はビデオ信号の同期信号を分離し、この
同期信号にて文字発生回路を駆動し、発生された文字信
号をビデオ信号に重畳するようにしていた。
同期信号にて文字発生回路を駆動し、発生された文字信
号をビデオ信号に重畳するようにしていた。
ところが上達の構成では、例えばライン入力が選択され
ていて端子に信号が供給されていないときや、内蔵チュ
ーナモードで受信が行われていない場合、あるいは記録
されていないテープやＡＦＭ信号のみでビデオ信号の記
録されていないテープを再生した場合のように、ビデオ
信号の得られていない状態では上述の文字信号を発生す
ることができず、映出も行えない。しかしこのような場
合でも上述の情報は必要とされるものである。
ていて端子に信号が供給されていないときや、内蔵チュ
ーナモードで受信が行われていない場合、あるいは記録
されていないテープやＡＦＭ信号のみでビデオ信号の記
録されていないテープを再生した場合のように、ビデオ
信号の得られていない状態では上述の文字信号を発生す
ることができず、映出も行えない。しかしこのような場
合でも上述の情報は必要とされるものである。
この出願は、このような点に鑑みてなされたものである
。
。
本発明は、ライン出力端子（６）を有するＶＴＲにおい
て、任意の文字信号を上記ライン出力端子に取出すに当
り、記録・再生系からのビデオ信号（端子（１））の同
期信号を分離（回路＋７１）Ｌ、この分離された同期信
号をＰＬＬ回路（位相比較回路（９）〜ｖ ｃ ｏ （
１１））を介して同期発生回路（１２）に供給し、この
発生された同期信号を文字発生回路（１５）に供給し、
この発生された上記任意の文字信号を上記ビデオ信号に
重畳（スイッチ（３１（４１） して上記ライン出力端
子に取出すと共に、上記ビデオ信号が得られない（オア
回路（２９） ）とき上記ＰＬＬ回路を自由駆動状ａ（
スイッチ（１０））にし、上記文字発生回路からの文字
信号に上記同期発生回路からの同期信号を重畳（スイッ
チ＋５１）して上記ライン出力端子に取出すようにした
ＶＴＲである。
て、任意の文字信号を上記ライン出力端子に取出すに当
り、記録・再生系からのビデオ信号（端子（１））の同
期信号を分離（回路＋７１）Ｌ、この分離された同期信
号をＰＬＬ回路（位相比較回路（９）〜ｖ ｃ ｏ （
１１））を介して同期発生回路（１２）に供給し、この
発生された同期信号を文字発生回路（１５）に供給し、
この発生された上記任意の文字信号を上記ビデオ信号に
重畳（スイッチ（３１（４１） して上記ライン出力端
子に取出すと共に、上記ビデオ信号が得られない（オア
回路（２９） ）とき上記ＰＬＬ回路を自由駆動状ａ（
スイッチ（１０））にし、上記文字発生回路からの文字
信号に上記同期発生回路からの同期信号を重畳（スイッ
チ＋５１）して上記ライン出力端子に取出すようにした
ＶＴＲである。
これによれば、ビデオ信号の無いときにはＰＬＬ回路が
自由駆動されて同期発生回路及び文字発生回路が駆動さ
れ、発生された同期信号と文字信号が重畳されて、良好
な文字信号の映出を行うことができる。
自由駆動されて同期発生回路及び文字発生回路が駆動さ
れ、発生された同期信号と文字信号が重畳されて、良好
な文字信号の映出を行うことができる。
第１図において、（１）は記録・再生系（図示せず）か
らのビデオ信号の供給される入力端子であって、この端
子（１）からのビデオ信号はクランプ回路（２）に供給
されて直流レベルが固定される。このクランプ回路（２
）からの信号がスイッチ＋３１ （４１（５１の直列回
路を通じてライン出力端子（６）に取出される。
らのビデオ信号の供給される入力端子であって、この端
子（１）からのビデオ信号はクランプ回路（２）に供給
されて直流レベルが固定される。このクランプ回路（２
）からの信号がスイッチ＋３１ （４１（５１の直列回
路を通じてライン出力端子（６）に取出される。
またクランプ回路（２）からの信号が同期分離回路（７
）に供給される。この分離回路（７）で分離された同期
信号がさらに水平同期分離回路（８）に供給されて水平
同期信号ＨＤが分離される。この水平同期信号ＨＤが位
相比較回路（９）に供給され、比較出力がスイッチ（１
０）を運じて可変発振器（ＶＣＯ）（１１）に供給され
、この発振出力が同期発生回路（１２）に供給される。
）に供給される。この分離回路（７）で分離された同期
信号がさらに水平同期分離回路（８）に供給されて水平
同期信号ＨＤが分離される。この水平同期信号ＨＤが位
相比較回路（９）に供給され、比較出力がスイッチ（１
０）を運じて可変発振器（ＶＣＯ）（１１）に供給され
、この発振出力が同期発生回路（１２）に供給される。
そして発生される水平同期信号ＨＤが位相比較回路（９
）に供給されてＰＬＬ回路が構成され、同期発生回路（
１２）からの水平同期信号ＨＤの位相が入力ビデオ信号
に一致される。
）に供給されてＰＬＬ回路が構成され、同期発生回路（
１２）からの水平同期信号ＨＤの位相が入力ビデオ信号
に一致される。
また分離回路（７）で分離された同期信号がさらに垂直
同期分離回路（１３）に供給されて垂直同期信号ＶＤが
分離される。この垂直同期信号ＶＤがオア回路（１４）
を通して同期発生回路（１２）のリセットに供給される
。これによって発生される垂直同期信号の位相が入力ビ
デオ信号に一致される。
同期分離回路（１３）に供給されて垂直同期信号ＶＤが
分離される。この垂直同期信号ＶＤがオア回路（１４）
を通して同期発生回路（１２）のリセットに供給される
。これによって発生される垂直同期信号の位相が入力ビ
デオ信号に一致される。
この同期発生回路（１２）で発生された水平・垂直同期
信号ＨＤ −ＶＤが文字発生回路（１５）に供給される
。これによって文字発生回路（１５）からは、入力ビデ
オ信号に同期した任意の文字信号とその背景信号が発生
される。この文字信号と背景信号がそれぞれアンド回路
（１６） （１７）に供給される。また端子（１８）は
文字信号をライン出力のビデオ信号に重畳するか否かの
制御信号（データ・スクリーン０Ｎ１０ＦＦ）が供給さ
れ、この制御信号がアンド回路（１６） （１７）に供
給される。これによってライン出力のビデオ信号に文字
信号を重畳する（データ・スクリーンＯＮ）ときアンド
回路（１６） （１７）を通じて文字信号と背景信号が
出力される。このアンド回路（１７）からの背景信号が
オア回路（１９）を通じてスイッチ（３）の制御に供給
され、この間スイッチ（３）は黒レベルの直流電圧源（
２０）に切換られる。
信号ＨＤ −ＶＤが文字発生回路（１５）に供給される
。これによって文字発生回路（１５）からは、入力ビデ
オ信号に同期した任意の文字信号とその背景信号が発生
される。この文字信号と背景信号がそれぞれアンド回路
（１６） （１７）に供給される。また端子（１８）は
文字信号をライン出力のビデオ信号に重畳するか否かの
制御信号（データ・スクリーン０Ｎ１０ＦＦ）が供給さ
れ、この制御信号がアンド回路（１６） （１７）に供
給される。これによってライン出力のビデオ信号に文字
信号を重畳する（データ・スクリーンＯＮ）ときアンド
回路（１６） （１７）を通じて文字信号と背景信号が
出力される。このアンド回路（１７）からの背景信号が
オア回路（１９）を通じてスイッチ（３）の制御に供給
され、この間スイッチ（３）は黒レベルの直流電圧源（
２０）に切換られる。
またアンド回路（１６）からの文字信号がスイッチ（４
）の制御に供給され、この間スイッチ（４）は白レベル
の直流電圧源（２１）に切換られる。
）の制御に供給され、この間スイッチ（４）は白レベル
の直流電圧源（２１）に切換られる。
こうして以上の回路においてビデオ信号に文字信号が重
畳され、この重畳された信号がライン出力端子（６）に
取出される。またこの回路がカメラ−体型のＶＴＲに適
用されている場合には、ライン出力端子（６）に取出さ
れている信号が抵抗器（２２）を通じてバッファ用のト
ランジスタ（２３）のベースに供給され、このトランジ
スタ（２３）のエミッタから電子ビューファインダー（
ＥＶＦ）用の出力端子（２４）に供給される。
畳され、この重畳された信号がライン出力端子（６）に
取出される。またこの回路がカメラ−体型のＶＴＲに適
用されている場合には、ライン出力端子（６）に取出さ
れている信号が抵抗器（２２）を通じてバッファ用のト
ランジスタ（２３）のベースに供給され、このトランジ
スタ（２３）のエミッタから電子ビューファインダー（
ＥＶＦ）用の出力端子（２４）に供給される。
さらに以上の回路でライン出力のビデオ信号に文字信号
を重畳しない（データ・スクリーン０ＦＦ）のときは、
アンド回路（１６） （１７）からの出力信号が遮断さ
れる。これに対して文字発生回路（１５）からの文字信
号がアンド回路（２５）に供給され、端子（１８）から
の制御信号がインバータ（２６）を通してアンド回路（
２５）に供給される。そしてこのアンド回路（２５）か
らの信号が抵抗器（２７）を通じてトランジスタ（２３
）のベースに供給される。これによってライン出力端子
（６）には文字信号の重畳されないビデオ信号が取出さ
れ、このビデオ信号に抵抗器（２２） （２７）にてア
ンド回路（２５）からの文字信号が合成されて、この合
成信号がトランジスタ（２３）を通じてＥＶＦ出力端子
（２４）に取出される。
を重畳しない（データ・スクリーン０ＦＦ）のときは、
アンド回路（１６） （１７）からの出力信号が遮断さ
れる。これに対して文字発生回路（１５）からの文字信
号がアンド回路（２５）に供給され、端子（１８）から
の制御信号がインバータ（２６）を通してアンド回路（
２５）に供給される。そしてこのアンド回路（２５）か
らの信号が抵抗器（２７）を通じてトランジスタ（２３
）のベースに供給される。これによってライン出力端子
（６）には文字信号の重畳されないビデオ信号が取出さ
れ、このビデオ信号に抵抗器（２２） （２７）にてア
ンド回路（２５）からの文字信号が合成されて、この合
成信号がトランジスタ（２３）を通じてＥＶＦ出力端子
（２４）に取出される。
そしてこの回路に対して、同期分離回路（７）からの同
期信号が検波回路（２８）に供給されて、同期信号（ビ
デオ信号）の有無が判別される。この検波回路（２８）
からのビデオ信号が有るとき高電位の信号が反転でオア
回路（２９）に供給される。また端子（３０）にはビデ
オ信号のミューティングの制御信号が供給され、この制
御信号がオア回路（２９）に供給される。このオア回路
（２９）からの信号がオア回路（１４） （１９）に供
給されると共に、スイッチ（１０）の制御に供給され、
この間スイッチ（１０）はオフされる。
期信号が検波回路（２８）に供給されて、同期信号（ビ
デオ信号）の有無が判別される。この検波回路（２８）
からのビデオ信号が有るとき高電位の信号が反転でオア
回路（２９）に供給される。また端子（３０）にはビデ
オ信号のミューティングの制御信号が供給され、この制
御信号がオア回路（２９）に供給される。このオア回路
（２９）からの信号がオア回路（１４） （１９）に供
給されると共に、スイッチ（１０）の制御に供給され、
この間スイッチ（１０）はオフされる。
さらにオア回路（２９）から信号がスイッチ（３１）の
制御に供給され、この間スイッチ（３１）を通して同期
発生回路（１２）からの複合同期信号５ｙｎｃがスイッ
チ（５）の制御に供給されて、この間スイッチ（５）は
シンクチップレベルの直流電圧源（３２）に切換られる
。
制御に供給され、この間スイッチ（３１）を通して同期
発生回路（１２）からの複合同期信号５ｙｎｃがスイッ
チ（５）の制御に供給されて、この間スイッチ（５）は
シンクチップレベルの直流電圧源（３２）に切換られる
。
従ってこの回路において、端子（１８）からの制御信号
が高電位でオア回路（２９）の出力信号が高電位になる
と、スイッチ（１０）がオフされると共にオア回路（１
４）が遮断され、Ｖ ＣＯ（１１）は自由駆動（フリー
ラン）とされ、同期発生回路（１２）は■Ｃ０（１１）
の発振出力によって駆動される。そしてこの同期発生回
路（１２）からの信号が文字発生回路（１５）に供給さ
れ、これに同期した文字信号が発生され、アンド回路（
１６）を通じてスイッチ（４）が制御されると共に、背
景はオア回路（１９）の出力が高電位にされてスイッチ
（３）が全面黒レベルに切換られる。さらに同期発生回
路（１２）からの複合同期信号５ｙｎｃがスイッチ（３
１）を通じてスイッチ（５）の制御に供給されて、同期
信号が附加され、この黒レベルの背景に文字信号が重畳
され、複合同期信号の附加された信号がライン出力端子
（６）及びＥＶＦ出力端子（２４）に数社される。
が高電位でオア回路（２９）の出力信号が高電位になる
と、スイッチ（１０）がオフされると共にオア回路（１
４）が遮断され、Ｖ ＣＯ（１１）は自由駆動（フリー
ラン）とされ、同期発生回路（１２）は■Ｃ０（１１）
の発振出力によって駆動される。そしてこの同期発生回
路（１２）からの信号が文字発生回路（１５）に供給さ
れ、これに同期した文字信号が発生され、アンド回路（
１６）を通じてスイッチ（４）が制御されると共に、背
景はオア回路（１９）の出力が高電位にされてスイッチ
（３）が全面黒レベルに切換られる。さらに同期発生回
路（１２）からの複合同期信号５ｙｎｃがスイッチ（３
１）を通じてスイッチ（５）の制御に供給されて、同期
信号が附加され、この黒レベルの背景に文字信号が重畳
され、複合同期信号の附加された信号がライン出力端子
（６）及びＥＶＦ出力端子（２４）に数社される。
また端子（１８）からの制御信号が低電位のときは、ア
ンド回路（１６）が遮断され、黒レベルの背景に複合同
期信号の附加された信号がライン出力端子（６）に取出
されると共に、この信号に抵抗器（２２） （２７）に
てアンド回路（２５）からの文字信号が合成されてＥＶ
Ｆ出力端子（２４）に取出される。
ンド回路（１６）が遮断され、黒レベルの背景に複合同
期信号の附加された信号がライン出力端子（６）に取出
されると共に、この信号に抵抗器（２２） （２７）に
てアンド回路（２５）からの文字信号が合成されてＥＶ
Ｆ出力端子（２４）に取出される。
なお上述の回路がジョグモードを有するＶ ’ｒ Ｒに
適用されている場合には、端子（３３）に供給される疑
似垂直同期信号（ジョグＶＤ）をスイッチ（３１）を通
じてスイッチ（５）の制御に供給して、ジョグモードで
の画面安定を計ることができる。また上述の回路で端子
（１８） （３０） （３３）に供給される制御信号及
びジョグＶＤは制御用のマイクロコンピュータ（μｍＣ
０Ｍ）等から供給されるものである。
適用されている場合には、端子（３３）に供給される疑
似垂直同期信号（ジョグＶＤ）をスイッチ（３１）を通
じてスイッチ（５）の制御に供給して、ジョグモードで
の画面安定を計ることができる。また上述の回路で端子
（１８） （３０） （３３）に供給される制御信号及
びジョグＶＤは制御用のマイクロコンピュータ（μｍＣ
０Ｍ）等から供給されるものである。
こうして上述の回路によれば、ビデオ信号の無いときに
はＰＬＬ回路が自由駆動されて同期発生回路及び文字発
生回路が駆動され、発生された同期信号と文字信号が重
畳されて、良好な文字信号の映出を行うことができる。
はＰＬＬ回路が自由駆動されて同期発生回路及び文字発
生回路が駆動され、発生された同期信号と文字信号が重
畳されて、良好な文字信号の映出を行うことができる。
すなわち上述の回路において、動作をまとめると第２図
に示すようになる。
に示すようになる。
さらに第３図は上述の回路に適用されるＰＬＬ回路の要
部の具体例を示す。図においてこの例ではいわゆるチャ
ージポンプ型の回路構成になっており、位相比較回路（
９）からのアップ（ＵＰ）またはダウン（ＤＮ）の制御
信号がそれぞれスイ・７チ（１０）を構成するオア回路
（１０ａ） （１０ｂ）を通じてトライステートバッフ
ァ（４１ａ） （４１ｂ）の制御に供給される。そして
アンプ制御のときはトライステートバッファ（４１ａ）
がオンされて電源Ｖ、が抵抗器（４２ａ）（４３）、コ
ンデンサ（４４） （４５）を通じてＶＣＯ（１１）に
供給され、またダウン制御のときはトライステートバッ
ファ（４１ｂ）がオンされて接地電位が抵抗器（４２ｂ
）（４３） 、Ｄ ７デンサ（４４） （４５）を通じ
てＶｃ。
部の具体例を示す。図においてこの例ではいわゆるチャ
ージポンプ型の回路構成になっており、位相比較回路（
９）からのアップ（ＵＰ）またはダウン（ＤＮ）の制御
信号がそれぞれスイ・７チ（１０）を構成するオア回路
（１０ａ） （１０ｂ）を通じてトライステートバッフ
ァ（４１ａ） （４１ｂ）の制御に供給される。そして
アンプ制御のときはトライステートバッファ（４１ａ）
がオンされて電源Ｖ、が抵抗器（４２ａ）（４３）、コ
ンデンサ（４４） （４５）を通じてＶＣＯ（１１）に
供給され、またダウン制御のときはトライステートバッ
ファ（４１ｂ）がオンされて接地電位が抵抗器（４２ｂ
）（４３） 、Ｄ ７デンサ（４４） （４５）を通じ
てＶｃ。
（１１）に供給される。これによってＶ ＣＯ（１１）
の制御が行われる。そしてこの場合にいわゆるＰＬＬ回
路のループフィルタの特性は、抵抗器（４２ａ） （４
２ｂ）（４３）、コンデンサ（４４） （４５）によっ
て得ることができる。
の制御が行われる。そしてこの場合にいわゆるＰＬＬ回
路のループフィルタの特性は、抵抗器（４２ａ） （４
２ｂ）（４３）、コンデンサ（４４） （４５）によっ
て得ることができる。
コレニ対ジアスイア チ（１０） （、ｔ Ｔ Ｄ路（
ＩＯａ） （１０ｂ））が切換られたときには、オア回
路（２９）からの高電位がトライステートバッファ（４
１ａ） （４１ｂ）の両方に供給される。これによって
トライステートバッファ（４１ａ） （４１ｂ）は共に
オンされ、電源■。、と接地電位間が抵抗器（４２ａ）
（４２ｂ）によって接続される。従ってこの抵抗器（
４２ａ） （４２ｂ）はＶ ＣＯ（１１）のバイアス回
路となり、例えばこれらの抵抗値を等しくしておくこと
により ２ ＶＤＤの電位がＶ ＣＯ（１１）に供給さ
れ、ＶＣＯ（１１）は所望の周波数で自由駆動される。
ＩＯａ） （１０ｂ））が切換られたときには、オア回
路（２９）からの高電位がトライステートバッファ（４
１ａ） （４１ｂ）の両方に供給される。これによって
トライステートバッファ（４１ａ） （４１ｂ）は共に
オンされ、電源■。、と接地電位間が抵抗器（４２ａ）
（４２ｂ）によって接続される。従ってこの抵抗器（
４２ａ） （４２ｂ）はＶ ＣＯ（１１）のバイアス回
路となり、例えばこれらの抵抗値を等しくしておくこと
により ２ ＶＤＤの電位がＶ ＣＯ（１１）に供給さ
れ、ＶＣＯ（１１）は所望の周波数で自由駆動される。
すなわちこの回路によれば、従来位相比較回路−ループ
フィルタ→アナログスイッチ→バイアス回路＝■Ｃ○と
接続されていた場合に、ループフィルタとバイアス回路
との間にバッファ回路が必要となったり、バッファ回路
が無い場合にはバイアス回路の影響でループフィルタの
ゲインが低下して位相ロックエラーが大になるなどの問
題を解決することができる。
フィルタ→アナログスイッチ→バイアス回路＝■Ｃ○と
接続されていた場合に、ループフィルタとバイアス回路
との間にバッファ回路が必要となったり、バッファ回路
が無い場合にはバイアス回路の影響でループフィルタの
ゲインが低下して位相ロックエラーが大になるなどの問
題を解決することができる。
この発明によれば、ビデオ信号の無いときにはＰＬＬ回
路が自由駆動されて同期発生回路及び文字発生回路が駆
動され、発生された同期信号と文字信号が重畳されて、
良好な文字信号の映出を行うことができるようになった
。
路が自由駆動されて同期発生回路及び文字発生回路が駆
動され、発生された同期信号と文字信号が重畳されて、
良好な文字信号の映出を行うことができるようになった
。
第１図は本発明の一例の構成図、第２図、第３図はその
説明のための図である。 （１）はビデオ入力端子、（２）はクランプ回路、＋３
１ ＋４１（５１（１０） （３１）はスイッチ、（６
）はライン出力端子、（７）＋８１（１３）は同期分離
回路、（９）は位相比較回路、（１１）は可変発振器、
（１２）は同期発生回路、（１４） （１９） （２９
）はオア回路、（１５）は文字発生回路、（１６） （
１７） （２５）はアンド回路、（１８） （３０）
（３３）は端子、（２０） （２１） （３２）は電圧
源、（２２） （２７）は抵抗器、（２３）はトランジ
スタ、（２４）はＥＶＦ出力端子、（２６）はインバー
タ、（２日）は検波回路である。
説明のための図である。 （１）はビデオ入力端子、（２）はクランプ回路、＋３
１ ＋４１（５１（１０） （３１）はスイッチ、（６
）はライン出力端子、（７）＋８１（１３）は同期分離
回路、（９）は位相比較回路、（１１）は可変発振器、
（１２）は同期発生回路、（１４） （１９） （２９
）はオア回路、（１５）は文字発生回路、（１６） （
１７） （２５）はアンド回路、（１８） （３０）
（３３）は端子、（２０） （２１） （３２）は電圧
源、（２２） （２７）は抵抗器、（２３）はトランジ
スタ、（２４）はＥＶＦ出力端子、（２６）はインバー
タ、（２日）は検波回路である。
Claims (1)
- 【特許請求の範囲】 ライン出力端子を有するＶＴＲにおいて、 任意の文字信号を上記ライン出力端子に取出すに当り、 記録・再生系からのビデオ信号の同期信号を分離し、 この分離された同期信号をＰＬＬ回路を介して同期発生
回路に供給し、 この発生された同期信号を文字発生回路に供給し、 この発生された上記任意の文字信号を上記ビデオ信号に
重畳して上記ライン出力端子に取出すと共に、 上記ビデオ信号が得られないとき上記ＰＬＬ回路を自由
駆動状態にし、 上記文字発生回路からの文字信号に上記同期発生回路か
らの同期信号を重畳して上記ライン出力端子に取出すよ
うにしたＶＴＲ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211886A JP3045393B2 (ja) | 1988-08-26 | 1988-08-26 | ビデオカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211886A JP3045393B2 (ja) | 1988-08-26 | 1988-08-26 | ビデオカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0260383A true JPH0260383A (ja) | 1990-02-28 |
| JP3045393B2 JP3045393B2 (ja) | 2000-05-29 |
Family
ID=16613260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211886A Expired - Lifetime JP3045393B2 (ja) | 1988-08-26 | 1988-08-26 | ビデオカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045393B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013047448A (ja) * | 2011-07-23 | 2013-03-07 | God Speed Kk | 折畳み式携帯スロープ装置 |
-
1988
- 1988-08-26 JP JP63211886A patent/JP3045393B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3045393B2 (ja) | 2000-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8233092B2 (en) | Video signal processing device | |
| JPWO1997007594A1 (ja) | Ｐｌｌ回路及び映像再生装置 | |
| JP2010200383A (ja) | 水平周波数信号発生器、同期回路、およびビデオ表示装置 | |
| US4387407A (en) | Video disc player having auxiliary vertical synchronizing generator | |
| JPH0260383A (ja) | ビデオカメラ | |
| JPS62256521A (ja) | 位相比較回路 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| JPS58148580A (ja) | ビデオ信号再生装置の插入標識カラ−化回路 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JP2591819B2 (ja) | 文字信号同期再生回路 | |
| JP2003198874A (ja) | システムクロック生成回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3465816B2 (ja) | ディスプレイ装置 | |
| JPH0241976Y2 (ja) | ||
| JP3785632B2 (ja) | 信号処理回路 | |
| JPH0319587A (ja) | ハイビジョンビデオテープレコーダのマスタークロック発生回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH10257408A (ja) | オンスクリーン・ディスプレイ | |
| JPH0211091A (ja) | 色信号切り換え回路 | |
| JPH03265374A (ja) | Ｐｌｌ回路 | |
| JPH0918742A (ja) | 同期信号回路 | |
| JPH01132285A (ja) | 画像メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |