JPH0319587A - ハイビジョンビデオテープレコーダのマスタークロック発生回路 - Google Patents
ハイビジョンビデオテープレコーダのマスタークロック発生回路Info
- Publication number
- JPH0319587A JPH0319587A JP1155176A JP15517689A JPH0319587A JP H0319587 A JPH0319587 A JP H0319587A JP 1155176 A JP1155176 A JP 1155176A JP 15517689 A JP15517689 A JP 15517689A JP H0319587 A JPH0319587 A JP H0319587A
- Authority
- JP
- Japan
- Prior art keywords
- master clock
- synchronization signal
- input
- synchronizing signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハイビジョンビデオテーブレコーダ（以下ハ
イビジョンＶＴＲと称する）における記録時と再生時と
に使用するマスタークロックの発生回路に関するもので
ある。
イビジョンＶＴＲと称する）における記録時と再生時と
に使用するマスタークロックの発生回路に関するもので
ある。
従来のハイビジョンＶＴＲのマスタークロック発生回路
は、例えば第２図に示すように、ＰＬＬ（ Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路６と同期信号分離器
１と基準電圧発生器７とからなる。
は、例えば第２図に示すように、ＰＬＬ（ Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路６と同期信号分離器
１と基準電圧発生器７とからなる。
上記ＰＬＬ回路６は、Ｐ Ｌ Ｌのループを構成する位
相比較器２、Ｖ Ｃ Ｏ （ Ｖｏｌｔａｇｅ Ｃｏｎ
ｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ ） ３および１
／１４４０分周器４と切換えスイッチ５とを備えている
。一方、基準電圧発生器７は、切換えスイッチ５の接点
５ａ・５ｃ間を介してＶＣＯ３に接続されている。
相比較器２、Ｖ Ｃ Ｏ （ Ｖｏｌｔａｇｅ Ｃｏｎ
ｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ ） ３および１
／１４４０分周器４と切換えスイッチ５とを備えている
。一方、基準電圧発生器７は、切換えスイッチ５の接点
５ａ・５ｃ間を介してＶＣＯ３に接続されている。
上記の構戒で記録時には、入力映像信号より分離した三
値同期信号もしくはシステム同期信号用として入力され
た三値同期信号が同期信号分離器ｌに入力される。この
とき、切換えスイッチ５は、接点５ｂ・５０間が導通ず
るように切換えられている。
値同期信号もしくはシステム同期信号用として入力され
た三値同期信号が同期信号分離器ｌに入力される。この
とき、切換えスイッチ５は、接点５ｂ・５０間が導通ず
るように切換えられている。
同期信号分離器１は、三値同期信号から分離した基準パ
ルスＨＤを位相比較器２に出力する．また、位相比較器
２には、ＶＣＯ３の出力を１／１４４０分周器４で分周
して得られた比較パルスＲＨＤが入力される。これによ
り、位相比較器２は、比較バルスＲＨＤが基準パルスＨ
Ｄに位相的にロックするようにＶＣＯ３を制御発振させ
る。したがってＶＣＯ３からは、入力映像信号に同期し
た４８．６ Ｍ Ｈ ｚのマスタークロックが得られる
。
ルスＨＤを位相比較器２に出力する．また、位相比較器
２には、ＶＣＯ３の出力を１／１４４０分周器４で分周
して得られた比較パルスＲＨＤが入力される。これによ
り、位相比較器２は、比較バルスＲＨＤが基準パルスＨ
Ｄに位相的にロックするようにＶＣＯ３を制御発振させ
る。したがってＶＣＯ３からは、入力映像信号に同期し
た４８．６ Ｍ Ｈ ｚのマスタークロックが得られる
。
一方、再生時において、三値同期信号が同期信号分離器
１に入力される場合は、記録時と同様にして４８．６Ｍ
Ｈｚのマスタークロックが得られる．これに対して三値
同期信号が入力されない場合は、切換えスイッチ５が動
作して接点５ａ・５ｃ間導通に切換わる。これにより基
準電圧発生器７の出力電圧がＶＣＯ３に入力されて再生
用の４８、６ＭＨｚのマスタークロソクを得ている。
１に入力される場合は、記録時と同様にして４８．６Ｍ
Ｈｚのマスタークロックが得られる．これに対して三値
同期信号が入力されない場合は、切換えスイッチ５が動
作して接点５ａ・５ｃ間導通に切換わる。これにより基
準電圧発生器７の出力電圧がＶＣＯ３に入力されて再生
用の４８、６ＭＨｚのマスタークロソクを得ている。
ところが、上記従来の構戒では、再生時においてシステ
ム用の三値同期信号が入力されない場合には、基準電圧
発生器７からの出力電圧が■ＣＯ３の発振周波数を決定
している。したがって、マスタークロックとして十分安
定な発振周波数を得るためには、基準電圧発生器７の出
力電圧を十分安定化しなければならず、このためには基
準電圧発生器７が回路的に大規模化してしまうという問
題を有している。
ム用の三値同期信号が入力されない場合には、基準電圧
発生器７からの出力電圧が■ＣＯ３の発振周波数を決定
している。したがって、マスタークロックとして十分安
定な発振周波数を得るためには、基準電圧発生器７の出
力電圧を十分安定化しなければならず、このためには基
準電圧発生器７が回路的に大規模化してしまうという問
題を有している。
本発明のハイビジョンＶＴＲのマスタークロツタ発生回
路は、上記の課題を解決するために、入力した三値同期
信号から基準パルスを得る同期信号分離器と、この同期
信号分離器より入力した基準パルスからマスタークロッ
クを得るＰＬＬ回路と、マスタークロツタを発生する水
晶発振器と、同期信号分離器への三値同期信号の入力が
あるときに、上記のＰＬＩ、回路から得られるマスター
クロックが出力として取り出されるように切換える一方
、同期信号分離器への三値同期信号の入力がないときに
、水晶発振器から得られるマスタークロソクが出力とし
て取り出されるように切り換える切換え手段とを備えて
いることを特徴とする。
路は、上記の課題を解決するために、入力した三値同期
信号から基準パルスを得る同期信号分離器と、この同期
信号分離器より入力した基準パルスからマスタークロッ
クを得るＰＬＬ回路と、マスタークロツタを発生する水
晶発振器と、同期信号分離器への三値同期信号の入力が
あるときに、上記のＰＬＩ、回路から得られるマスター
クロックが出力として取り出されるように切換える一方
、同期信号分離器への三値同期信号の入力がないときに
、水晶発振器から得られるマスタークロソクが出力とし
て取り出されるように切り換える切換え手段とを備えて
いることを特徴とする。
上記の構戒によれば、三値同期信号が同期信号分離手段
に入力された場合には、同期信号分離手段により作威さ
れた基準パルスが、ＰＬＬ手段に入力されて三値同期信
号に同期したマスタークロックが得られる。一方、三値
同期信号が同期信号分離手段に入力されない場合には、
水晶発振手段によりマスタークロツタが得られる。これ
ら手段によって得られるマスタークロックの切換えは、
切換え手段によって行われる。それゆえに再生時のマス
タークロックは、水晶発振子の高安定発振により周波数
変動が非常に小さくなる。
に入力された場合には、同期信号分離手段により作威さ
れた基準パルスが、ＰＬＬ手段に入力されて三値同期信
号に同期したマスタークロックが得られる。一方、三値
同期信号が同期信号分離手段に入力されない場合には、
水晶発振手段によりマスタークロツタが得られる。これ
ら手段によって得られるマスタークロックの切換えは、
切換え手段によって行われる。それゆえに再生時のマス
タークロックは、水晶発振子の高安定発振により周波数
変動が非常に小さくなる。
本発明の一実施例を第工図に基づいて説明すれば、以下
の通りである。
の通りである。
本発明に係るハイビジョンＶＴＲのマスタークロック発
生回路は、第１図に示すように、同期信号分離手段とし
ての同期信号分Ｎｉ器１０と、Ｐｌ，Ｌ手段としてのＰ
ＬＬ回路２０と、水晶発振手段としての水晶発振器１４
と、切換え手段としての切換えスインチ１５とからなる
。
生回路は、第１図に示すように、同期信号分離手段とし
ての同期信号分Ｎｉ器１０と、Ｐｌ，Ｌ手段としてのＰ
ＬＬ回路２０と、水晶発振手段としての水晶発振器１４
と、切換え手段としての切換えスインチ１５とからなる
。
上記の同期信号分離器１０は、ハイビジョンＶＴＲに入
力される映像信号を分離した三値同期信号もしくはシス
テム同期用として入力された三値同期信号より基準パル
スＨＤを得るようになっている。
力される映像信号を分離した三値同期信号もしくはシス
テム同期用として入力された三値同期信号より基準パル
スＨＤを得るようになっている。
ＰＬＬ回路２０は、ＰＬＬのループを構威する位相比較
器１ｌとＶＣ○１２と１／１４４０分周器１３とを備え
ている。位相比較器】１は、同期信号分離器１０から入
力した基準パルスＨＤと、１／１４４０分周器１３から
入力した比較バルスＲＨＤとが位相的にロックされるよ
うに、ＶＣＯ１２の発振周波数を制御するようになって
いる。即ち、上記の発振周波数に対応した制ｍ電圧をＶ
ＣＯｌ２に供給するようになっている。ＶＣＯＬ２は、
出力側が切換えスイッチ１５の選択入力端子１５ｂに接
続され、位相比較器１１から得られる制御電圧に対応し
た周波数のマスタークロノクを出力するようになってい
る。１／１４４０分周器１３は、ＶＣＯｌ２の発振出力
を１４４０分周して得た比較バルスＲ ＨＤを位相比較
器１１に出力するようになっている。
器１ｌとＶＣ○１２と１／１４４０分周器１３とを備え
ている。位相比較器】１は、同期信号分離器１０から入
力した基準パルスＨＤと、１／１４４０分周器１３から
入力した比較バルスＲＨＤとが位相的にロックされるよ
うに、ＶＣＯ１２の発振周波数を制御するようになって
いる。即ち、上記の発振周波数に対応した制ｍ電圧をＶ
ＣＯｌ２に供給するようになっている。ＶＣＯＬ２は、
出力側が切換えスイッチ１５の選択入力端子１５ｂに接
続され、位相比較器１１から得られる制御電圧に対応し
た周波数のマスタークロノクを出力するようになってい
る。１／１４４０分周器１３は、ＶＣＯｌ２の発振出力
を１４４０分周して得た比較バルスＲ ＨＤを位相比較
器１１に出力するようになっている。
水晶発振器１４は切換えスイッチｌ５の選沢入力端子１
５ａに接続され、マスタークロックとなる周波数の信号
を発振するようになっている。
５ａに接続され、マスタークロックとなる周波数の信号
を発振するようになっている。
切換えスイッチｌ５は、選択入力端子１５ａ・１５ｂと
出力端子１５ｃを有している。切換えスイソチ１５は、
三値同期信号が同期信号分離器ＩＯに入力されたときに
、出力端子１５ｃと選択入力端子１５ｂとを導通させる
一方、三値同期信号が入力されないときに、出力端子１
５ｃと選択入力端子１５ｂとを導通させるようになって
いる。
出力端子１５ｃを有している。切換えスイソチ１５は、
三値同期信号が同期信号分離器ＩＯに入力されたときに
、出力端子１５ｃと選択入力端子１５ｂとを導通させる
一方、三値同期信号が入力されないときに、出力端子１
５ｃと選択入力端子１５ｂとを導通させるようになって
いる。
上記の構成において、記録時には、ハイビジョンＶＴＲ
に入力される映像信号を分離した三値同期信号もしくは
システム同期用として入力された三値同期信号が、同期
信号分離器ＩＯに入力される。同期信号分離器１０は、
入力された三値同期信号の立ち下がりを検出して基準パ
ルスＨＤを分離し、この基準パルスＨ Ｄを位相比較器
１１に出力する。一方、１／１４４０分周器１３は、Ｖ
ＣＯ１２の発振出力を１４４０分周して比較バルスＲ
Ｈ Ｄを位相比較器１１に出力する。位相比較器Ｉ１は
、入力された基準パルスＨ Ｄと比較パルスＲ ＋−｛
Ｄとが位相的にロックするように、ＶＣＯ１２の発振
周波数を制御する。これにより、三値同期信号に同期し
た４８．６ＭＨｚのマスタークロックが■ＣＯ１２より
出力される。このとき、切換えスイッチ１５は選択入力
端子１５ｂと出力端子１５ｃとが導通するように切り換
えられているので、出力端子１５ｃからは４８．６ＭＨ
Ｚのマスタークロソクが出力される。
に入力される映像信号を分離した三値同期信号もしくは
システム同期用として入力された三値同期信号が、同期
信号分離器ＩＯに入力される。同期信号分離器１０は、
入力された三値同期信号の立ち下がりを検出して基準パ
ルスＨＤを分離し、この基準パルスＨ Ｄを位相比較器
１１に出力する。一方、１／１４４０分周器１３は、Ｖ
ＣＯ１２の発振出力を１４４０分周して比較バルスＲ
Ｈ Ｄを位相比較器１１に出力する。位相比較器Ｉ１は
、入力された基準パルスＨ Ｄと比較パルスＲ ＋−｛
Ｄとが位相的にロックするように、ＶＣＯ１２の発振
周波数を制御する。これにより、三値同期信号に同期し
た４８．６ＭＨｚのマスタークロックが■ＣＯ１２より
出力される。このとき、切換えスイッチ１５は選択入力
端子１５ｂと出力端子１５ｃとが導通するように切り換
えられているので、出力端子１５ｃからは４８．６ＭＨ
Ｚのマスタークロソクが出力される。
また、再生時には、三値同期信号が同期信号分離器１０
に入力される場合、記録時と同様の過程で出力端子１５
ｃからマスタークロツタが得られる。一方、三値同期信
号が同期信号分離器１０に入力されない場合、切換えス
イッチｌ５は選択入力端子１５ａと出力端子１５ｃとが
導通するように切換えられる。これにより、水晶発振器
ｌ４により発振されている安定な４８．６ＭＨｚのマス
タークロツタが出力端子１５ｃから出力される。
に入力される場合、記録時と同様の過程で出力端子１５
ｃからマスタークロツタが得られる。一方、三値同期信
号が同期信号分離器１０に入力されない場合、切換えス
イッチｌ５は選択入力端子１５ａと出力端子１５ｃとが
導通するように切換えられる。これにより、水晶発振器
ｌ４により発振されている安定な４８．６ＭＨｚのマス
タークロツタが出力端子１５ｃから出力される。
本発明のハイビジョンＶＴＲのマスタークロック発生回
路は、以上のように、入力した三値同期信号から基準パ
ルスを得る同期信Σ分離器と、この同期信号分離器より
入力した基準パルスからマスタークロックを得るＰＬＬ
回路と、マスタークロ・ンクを発生する水晶発振器と、
同期信号分離器への三値同期信号の入力があるときに、
上記のＰＬ Ｌ回路から得られるマスタークロソクが出
力として取り出されるように切り換える一方、同期信号
分離器への三値同期信号の入力がないときに、水晶発振
器から得られるマスタークロックが出力として取り出さ
れるように切換える切換え手段とを備えていることを特
徴とする構戊である。
路は、以上のように、入力した三値同期信号から基準パ
ルスを得る同期信Σ分離器と、この同期信号分離器より
入力した基準パルスからマスタークロックを得るＰＬＬ
回路と、マスタークロ・ンクを発生する水晶発振器と、
同期信号分離器への三値同期信号の入力があるときに、
上記のＰＬ Ｌ回路から得られるマスタークロソクが出
力として取り出されるように切り換える一方、同期信号
分離器への三値同期信号の入力がないときに、水晶発振
器から得られるマスタークロックが出力として取り出さ
れるように切換える切換え手段とを備えていることを特
徴とする構戊である。
それゆえ、再生時は、マスタークロツタ発生回路に三値
同期信号が入力されない場合、水晶発振器からマスター
クロツタを得ているので、極めて簡単な構成で常に安定
したマスタークロックを得ることができる。
同期信号が入力されない場合、水晶発振器からマスター
クロツタを得ているので、極めて簡単な構成で常に安定
したマスタークロックを得ることができる。
これにより、三値同期信号の入力の有無に関わらず、安
定したマスタークロックを得ることができる。従って、
このマスタークロソクに基づき、安定したハイビジョン
ＶＴＲの記録再生動作を行うことが可能になるという効
果を奏する。
定したマスタークロックを得ることができる。従って、
このマスタークロソクに基づき、安定したハイビジョン
ＶＴＲの記録再生動作を行うことが可能になるという効
果を奏する。
第１図は本発明の一実施例を示すハイビジョンＶＴＲの
マスタークロック発生回路のブロック図である。 第２図は従来例を示すハイビジョンＶＴＲのマスターク
ロック発生回路のブロソク図である。 １０は同期信号分離器（同期信号分離手段）、１１は位
相比較器、１２はＶＣ０，１３は１／１４４０分周器、
２０はＰＬＬ回路（ＰＬＬ手段）ｌ４は水晶発振器（水
晶発振手段）、ｌ５は切換えスイッチ （切換え手段） である。
マスタークロック発生回路のブロック図である。 第２図は従来例を示すハイビジョンＶＴＲのマスターク
ロック発生回路のブロソク図である。 １０は同期信号分離器（同期信号分離手段）、１１は位
相比較器、１２はＶＣ０，１３は１／１４４０分周器、
２０はＰＬＬ回路（ＰＬＬ手段）ｌ４は水晶発振器（水
晶発振手段）、ｌ５は切換えスイッチ （切換え手段） である。
Claims (1)
- 【特許請求の範囲】 １、入力した三値同期信号から基準パルスを得る同期信
号分離器と、 この同期信号分離器より入力した基準パルスからマスタ
ークロックを得るＰＬＬ回路と、 マスタークロックを発生する水晶発振器と、同期信号分
離器への三値同期信号の入力があるときに、上記のＰＬ
Ｌ回路から得られるマスタークロックが出力として取り
出されるように切換える一方、同期信号分離器への三値
同期信号の入力がないときに、水晶発振器から得られる
マスタークロックが出力として取り出されるように切り
換える切換え手段とを備えていることを特徴とするハイ
ビジョンビデオテープレコーダのマスタークロック発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155176A JPH0319587A (ja) | 1989-06-16 | 1989-06-16 | ハイビジョンビデオテープレコーダのマスタークロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155176A JPH0319587A (ja) | 1989-06-16 | 1989-06-16 | ハイビジョンビデオテープレコーダのマスタークロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319587A true JPH0319587A (ja) | 1991-01-28 |
Family
ID=15600157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155176A Pending JPH0319587A (ja) | 1989-06-16 | 1989-06-16 | ハイビジョンビデオテープレコーダのマスタークロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319587A (ja) |
-
1989
- 1989-06-16 JP JP1155176A patent/JPH0319587A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5528307A (en) | Clock generator | |
| EP0899717B1 (en) | Phase-locked loop circuit | |
| JPH0319587A (ja) | ハイビジョンビデオテープレコーダのマスタークロック発生回路 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| JPH0354978A (ja) | ハイビジョンビデオテープレコーダーのマスタークロック発生回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH0260383A (ja) | ビデオカメラ | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPS62278883A (ja) | 搬送色信号周波数変換回路 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JPH02123882A (ja) | ビデオディスクプレーヤ | |
| JP2699372B2 (ja) | 基準同期信号発生装置 | |
| JP2591819B2 (ja) | 文字信号同期再生回路 | |
| JPS63203064A (ja) | ビデオカメラの同期信号発生装置 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPS63108875A (ja) | 映像信号同期装置 | |
| JPS61283277A (ja) | 同期信号発生器 | |
| JPS62281586A (ja) | 搬送色信号周波数変換回路 | |
| JPH05268081A (ja) | クロツク発生回路 | |
| JPH03206773A (ja) | Ｐｌｌ出力切替装置 |