JPH0260436A - 多重化電源システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の１］的］ （産業上の利用分野） 本発明は同一構造を持つ複数の電源装置を、共通の負荷
に対してそれぞれ定電圧を与えることができるよう多重
化して構成した多重化電源システムに関する。

（従来の技術） 近年、安定化電源装置の動作をより安定に保つため、同
じ（を成の電源装置を２組もしくはそれ以上組合せ、そ
れぞれ共通の負荷に対して安定化された直流の供給を行
えるよう構成されてなる多重化電源システムが普及して
いる。

この多重化電源システムとして例えば次のようなものか
ある。

第９図はこの多重化電源システムを示す回路図である。

同図に示すように、このシステムは、同一構造を持−つ
複数のスイッチング電源装置（以下、単に電源装置と称
す）１００が、それぞれ共通の負荷２００に対して定電
圧を与えることかできるよう多重化して構成されている
。

そしてこのシステムでは、各電源装置１００から共通の
負荷２００に対して、それぞれ電力を平均化して供給て
きるようコン］・ローラ３００による負荷バランス制御
か行われている。

次に各電源装置］００の構成を説明する。１はフィルタ
、２は整流回路、Ｃ１は平滑コンデンサ、３はスイッチ
ング用のパワートランジスタ、４はトランス、５はスナ
バ回路、６はパワートランジスタ４のスイッチンク動作
を制御する制御回路（ＰＷＭ）　、７およびＲ１はそれ
ぞれ制御回路６とコントローラ３００との間に介挿され
た絶縁用フォトカプラおよび保護用抵抗である。

またＤｌ、Ｄ２はそれぞれトランス４の二次側に接続さ
れた整流ダイオード、ＬおよびＣ２はそれぞれ入力電流
のリップルを圧縮するための平滑回路を構成するチョー
クコイルおよび平滑コンデンサ、８は一次側と二次側と
の絶縁をとりなから二次側回路部に流れる電流を制御回
路６にフ、イドバックするための絶縁用フ、ｔ　ｌ−カ
プラ、Ｒ２は負荷３００への供給電力を検出するための
低抵抗、Ｒ３は負前側の抵抗である。

またコントローラ３００の内部において、９は各電源二
次側回路における供給電力検１］４用の低抵抗Ｒ２を挟
んたＡ点とＢ点との電位差をそれぞれ加算するための加
算器、Ｒ４はそれぞれ加算器つと各電源二次側回路のＡ
点との間に介挿された抵抗、Ｒ５は加算器９に関係する
帰還抵抗、］０は加算器９の加算結果から各電源二次側
回路における平均電圧を得るだめの分圧器、］］はそれ
ぞれ分圧器］０て？Ｉｌられた平均電圧を基準電圧とし
、これと各電源二次側回路のＡ点との電圧とを比較して
その結果を各電源装置１００の制御回路６に出力する作
動増幅器である。

次にこの多重化電源システムの動作について説明する。

通常の動作においては、各電源装置１．．００が同じ動
作を次のように行う。

まず各スイッチング電源装置１００の入力部に商用ＡＣ
１００ｖｑ源か投入されると、電流はフィルタ１を介し
て整流回路２に入力されて全波整流か行われる。これに
より平滑コンデンサＣ１に約１４０■に対する電荷か蓄
積される。

平滑コンデンサＣＩに充分な電荷か蓄積されると、制御
回路６は、パワートランジスタ３のスイッチンク動作を
開始する。

これにより各電源二次側回路において継続的に電流か発
生する。

この後、各電源二次側回路に流れた電流のリップルを、
チョークコイルＬ１および平滑コンデンサＣ２から構成
された平滑回路において圧縮し、これにより得られた定
電圧が負荷２００に与えられる。

一方、各電源二次側回路において得られた定電圧は、そ
れぞれ絶縁用フォトカプラ８を介して制御回路６に帰還
される。

制御回路６は、このフィードバックされた電圧こ基つい
て各電源二次側回路から負荷２００に与えられる電圧か
′畠に一定になるようパワートランジスタ３のベースに
送られるパルスオン幅を制御する。

一方、各電源二次側回路における低抵抗Ｒ２を挟んだＡ
点およびＢ点の電圧は、それぞれコントローラ３００の
加算器９に入力され、これにより各電源二次側回路にお
ける出力電圧の合計値が得られる。

すなわち、ここでＡ点とＢ点間の低抵抗Ｒ２による電圧
降下は、ｆｊｔ給電力にほぼ比例することから、加算器
９により得られた結果は、各電源装置１００から負荷２
００に対して供給される電力の合計に相当する値となる
。

この後、その加算結果は、分圧器１０に入力され、ここ
で電源装置１００の台数力て割られることによりその平
均値か算出される。

続いて各作動増幅器１１において、分圧器１０により得
られた値を基準電圧とし、これと各電源二次側回路のＡ
点における電圧との比較が行われ、その比較結果か各電
源装置１００の制御回路６に出力される。

そして各制御回路６はこのコントローラ３００からの出
力データに基づき、パワートランジスタ３から出力ずへ
きパルスオン幅を決定し、各電源装置１００の負荷２０
０に対する供給電力のバランス制御を行う。

しかしながら、以」−のように構成された多重化電源シ
ステムでは、各二次側回路における出力電圧ヲコントロ
ーラ３００に転送するためのセンスＰＪ　Ｓ　ｌ　と、
コン１ヘロ−ラ３００からの出力データを各電源装置１
００に転送するための指令線ｓ２とを用いた゛アナログ
方式の負荷バランス制御を行っているので次のような問
題か生じていた。

ずなわぢ、第１０図はそれぞれ３つの定電圧出力部を持
つ電源装置を複数組合せて構成した多重化電源システム
を上述したセンス線ｓ１と指令線Ｓ２とを中心に表した
図である。

この図から分るように、この方式による負荷バランス制
御では、各電源装置１００からの定電圧出力数分のセン
スＳ１と指令線Ｓ２か必要になるため、各電源装置１０
０とコントローラ３００との間の配線か非常に複雑にな
る難点かあった。

またこのような方式では、新たなシステムを組立てたと
きや故障した電源装置］、　ＯＯを交換したとき等にお
いて、各電源装置１．００間の出力バランスをとるため
のポルニーム調整等か生じ、この調整作業に非常な手間
を要していた。

さらにこのシステムでは、１台の電源装置１００が故障
すると、負荷バランス制御か途絶えてしまい、特定の電
源装置〕００に負荷が集中してしまう問題もあった。

（発明か解決しようとする課題） 本発明は上述した従来からの多重化電源システムにおけ
る課題を解決するためのもので、各電源装置における負
荷消費電力の計算をディジタル的な処理で行い、かつこ
の処理で得られたデータを各電源装置間で相互に転送す
ることにより、より簡素化された配線接続で、しかも各
電源装置に対する予備的な調整作業を要することなく各
電源装置における負荷供給電力のバランス制御を高い精
度で行うことのできる多重化電源システムの提供をＬ１
的としている。

［発明の構成］ （課題を解決するための手段） 本発明の多重化電源システムは上記した目的を達成する
ために、入力電流から安定化された直流を得てこれを負
荷に供給する電源装置を複数備え、これらの電源装置を
それぞれ共通の負荷に対して直流の供給を行うよう多重
化して構成した多重化電源システムにおいて、各電源装
置に、それぞれ自身の電源装置における負荷消費電力を
ディジタル的に算出する消費電力算出手段と、この消費
電力算出手段により算出された電力値を他の電源装置に
対し転送するデータ転送手段と、他の電源装置のデータ
転送手段から転送された電力値と自身の消費電力算出手
段において算出された電力値との合ま１から平均消費電
力値を算出する平均値算出手段と、平均消費電力値と自
身の消費電力算出手段において算出された電力値とを比
較する比較手段と、その比較結果に基ついて自身の電源
装置の負荷に対する供給電力を制御する供給電力制御手
段とを備えてなされたものである。

（作　用） 本発明の多重化電源システムでは、消費電力算出手段に
おいて、自身の電源装置における負荷消費電力をディジ
タル的に算出し、これにより得られた電力値と、データ
転送手段を介して他の電源装置から転送された電力値と
の合計から平均消費電力値を算出し、さらにこの平均消
費電力値と自身の消費電力算出手段において算出された
電力値との比較結果に基つき、供給電力制御手段が、自
身の電源装置の前記負荷に対する供給電力を制御するの
で、より簡素化された配線接続で、しかも各電源装置に
対する調整作業を要することなく各電源装置における負
荷供給電力のバランス制御を高い粘度で行うことか可能
となる。

（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明する
。

］　０ 第１図は本発明の一実施例の多重化電源システムの構成
を示す回路図である。

同図に示すように、このシステムは、同一構造を持つ複
数のスイッチング電源装置（以下、単に′電源装置と称
す）４００か、それぞれ共通の負荷５００に対して定電
圧を与えることができるよう多重化して構成されている
。

次にこれらの電源装置４００の構成を説明する。

２１はフィルタ、２２はフィルタ２１を通過した商用Ａ
Ｃ１，ＯＯＶを整流する整流回路、Ｃ１は整流後の電荷
を蓄積する平滑コンデンサ、２３ａ、２３ｂはそれぞれ
＋５ｖと＋１２Ｖの各二次側出力部に対応して設けられ
たパワートランジスタ、２４ａ１２４ｂはそれぞれ単入
多出型のトランス、２５ａ１２’５ｂは各パワートラン
ジスタ２３ａ、２３ｂのオフ時にそれぞれ対応するトラ
ンス２４ａ、２４ｂの一次側コイルに蓄積されたエネル
ギを消費するスナバ回路、２６は各パワートランジスタ
２３ａ、２３ｂのパルスオン幅の制御や負荷５００に幻
する供給電力のバランス制御等を行うための消費電力算
出手段、平均値算出手段、比較手段および供給電力制御
手段としての制御回路である。

またＲＩ　　Ｒ２はそれぞれ各パワートランジスタ２３
ａ、２３ｂのエミッタ側に接続された抵抗、ＤＩ−ＤＢ
はそれぞれ各トランス２４ａ、２４ｂの二次側に接続さ
れた整流ダイオードであり、これらのうちＤＢとＤ６は
それぞれ負１ａｓ側からの電流の逆流を防止する機能を
果している。

さらにＬｌ、Ｌ２およびＣ２、Ｃ３はそれぞれ各トラン
ス２４ａ、２４ｂの二次側コイルで生じた電流のリップ
ルを圧縮するだめの平滑回路を構成するチョークコイル
および平滑コンデンサ、Ｒ３、Ｒ４はそれぞれ各二次側
回路のａ点とｂ点間、Ｃ点とｄ点間において介挿された
負荷消費′小力検出用の低抵抗である。

さらに２７．２８．２９．３０はそれぞれ上記した抵抗
Ｒ３、Ｒ４を挟んたａ点、ｂ点、Ｃ点、ｄ点の電圧を絶
縁をとりなから制御回路２６にフィードハックするだめ
の第１から第４の絶縁用フォトカブラ、Ｒ５、ＲＩ３は
それぞれ負荷５００における抵抗である。

次に上述した制御回路２６の構成を説明する。

４０は制御回路２６を統括的に制御するマイクロコンピ
ュータ、４１はマイクロコンピュータ４０により実行さ
れる制御プロクラム等か記憶されたＲＯＭ、４２はマイ
クロコンピュータ４０の作業用領域等として用いられる
ＲＡＭ、４３は各パワー）・ランジスタ２３ａ、２３ｂ
のエミッタ側におけるｅ点、ｆ点の電圧や、第１から第
４の絶縁用フォトカプラ２７．２８．２９．３０からの
出力を８ビットからなるディジタルデータに変換するＡ
／Ｄ変換器、４４はＡ／Ｄ変換器４３から出力されたデ
ィジタルデータを暫定的に保持する第１の　８ビットレ
ジスタである。

また４５ａ、４５ｂはそれぞれ対応する各パワトランジ
スタ２３ａ、２３ｂのベースに％ｌパルスを出力する第
１および第２のドライバ、４６は制御回路２６からの出
力データを他の電源装置４００の制御回路２６に送信す
るだめのデータ転送手段であるインタフェース１−ライ
ム　４７は他の電源装置４００の制御回路２６から出力
されたデータを受信するインタフェースレシーバ、４８
は各電源装置４００における異常発生を光の点滅でオペ
レータ等に知らせるための発光ダイオード、Ｒ７は発光
ダイオード４８の保護用抵抗、４９は各種の入出力信号
か保持される第２の８ビットレジスタ、５０は制御回路
２６における動作タイミングを発生ずるためのタイマ、
５１は各電源装置４００の電源装置番号を設定するため
のスイッチである。

また上述した第２の８ビットレジスタ４９の第Ｏビット
にはインタフェースドライバ４６より送信すべき信号、
第］ビットにはインタフェースレシーバ４７において受
信された信号かそれぞれセットされる。また第２ビツト
には発光ダイオード４８に出力される信号、第３ピツＩ
・には第１のトライバ４５ａに出力される信号かそれぞ
れセットされる。さらに第４ビツトから第６ビツトまで
にはスイッチ５］により設定された信号、第７ビツトに
は第２のドライバ４５ｂに出力される信号かそれぞれセ
ットされる。

次に以−にのように構成された多重化電源システムの動
作について説明する。

まず各電源装置４０ｏの入力部に薗用へＣ１００Ｖ電源
か没入されると、電流はフィルタ２１を介して整流回路
２２に人力され、これにより全波整流か行われて平滑コ
ンデンサｃ１に約１４０Ｖに対する電荷か蓄積される。

ここで、制御回路２６は、各パワートランジスタ２−、
−３　ａ　、　２　：３　ｂにおけるスイッチング動作
を開始する。

各パワートランジスタ２３ａ、２”３ｂがオンの状態に
おいて、平滑コンデンサｃ１に蓄積された電荷は、各ト
ランス２４ａ、２４ｂの一次側コイルに電流となって流
れ、これにより各トランス２４ａ、２４ｂの各二次側コ
イルに整流ダイオードＤＩ　Ｄ３、Ｄ４、Ｄ６を導通ず
る方向の電流が流れる。

また各パワートランジスタ２３ａ、２３ｂがオフの状態
においては、スナバ回路２５ａ、２５ｂ］　５ による−次側コイルに蓄積されたエネルギの消費により
、二次側コイルに整流ダイオードＤ２、Ｄ５をそれぞれ
導通する方向の電流が流れる。これにより各二次側回路
に継続的な電流か流れる。

この後、各二次側回路に流れた電流のリップルを、チョ
ークコイルＬｌ、Ｌ２および平滑コンデンサＣ２、Ｃ３
から構成された平滑回路において圧縮し、これにより定
電圧か負荷５００に与えられる。

一方、各二次側回路のａ点、ｂ点、６点、ｄ点に生した
電圧は、それぞれ第１から第４の絶縁用フォトカブラ２
７．２８．２９．３０を介して制御回路２６のＡ／Ｄ変
換器４３に送られる。

この後、Ａ／Ｄ変換器４３に入力された電圧は８ビツト
のデインタルデータに変換され、第１の８ヒントレジス
タ４４に一旦保持される。

この後、マイクロコンピュータ４０は、第１の８ビツト
レジスタ４４に保持されたデータに基ついて、第２の８
ビットレジスタ４９の第３ビツトおよび第７ビソトにセ
ットする信号の制御を行う１に とにより、第１および第２のドライバ４５ａ１４５ｂを
それぞれ介して各パワートランジスタ２３ａ、２３ｂの
パルスオン幅を決定する。これにより各二次側回路で発
生した電圧の変動に応して各パワートランジスタ２３ａ
、２３ｂのスイッチング制御か行われる。

次にこの実施例システムにおける負荷供給電力のバラン
ス制御動作について第２図がら第８図を用いて説明する
。

第２図はこのシステムにおけるパワーオン時がらの負荷
バランス制御動作の流れを示すフローチャートである。

ＡＣ入力部に商用１００ｖ電源か投入され、制御回路２
６に駆動用電圧か印加されることにより、マイクロコン
ピュータ４０はＲＯＭ４１に格納された制御プロクラム
に従って次のように負荷バランス制御を実行する。

まず、ＲＡＭ４２および第２の８ビツトレジスタ４つに
それぞれ初期値をセットするとともに、タイマ５０およ
び第１の８ビツトレジスタ４４をそれぞれリセソトシ、
さらに後述するタイムアウト割込みの発生を禁止するた
めのマスクを行う（ステップ２］）。

この後、各二次側回路におけるｂ点およびｄ点の電圧を
、それぞれ第３と第４の絶縁用フォトカプラ２９．３０
を介して制御回路２６に取込み、Ａ／Ｄ変換器４３にお
いてディジタルデータに変換し、ＲＡＭ４２に格納する
（ステップ２２）。

次に、各パワートランジスタ２３ａ、２３ｂのオン／オ
フ制御を行い、各二次側回路におけるａ点と６点の電圧
の立ち上げ操作を開始する。ここで制御回路２６は、ａ
点と６点の電圧を第１と第２の絶縁用フォトカプラ２７
．２８を介して取込み、その値を読取りつつ電圧立ち上
げ完了を確認する（ステップ２３．２４）。

続いてＲＡＭ４２に格納されたｂ点とｄ点の電圧データ
かそれぞれ正常であるか否かを判断する。

すなわち、ｂ点−５■±０　、２５Ｖ、ｄ点−１，２Ｖ
±０．６■の範囲内であれば正常と判断される（ステッ
プ２５）。

］８ ここて正常と判断されなかった場合は、他の電源装置４
００の定電圧出力動作かいまた完全に行われていないと
判断し、システム本体にクリア信号を送る（ステップ２
６）。一方、正常と判断されれば、本体へのクリア信号
は転送ぜす、タイムアウト割り込みのマスクを解除する
（ステップ２７）。

マスクの解除を行った後、タイマ５０に、ペクタアドレ
スＦ番地に対するタイムアウト割込み発生のための設定
時間（１μｓ）をセットする（ステップ２８）。

なお、このタイマ５０には複数のタイムアウト割込み先
への設定時間をそれぞれセットすることが可能とされて
いる。

第３図はこのタイムアウト割込みによる処理動作を示す
フローチャートである。

同図に示すように、このシステムにおいて定義されたタ
イムアウト割込み処理は、データ受信割込（ペクタアド
レスＣ番地）、データ送信割込（ペクタアドレスＢ番地
）、電圧値読取り割込１つ （ペクタアドレスＣ番地）、第１のパワートランジスタ
オフ割込（ペクタアドレスＤ番地）、第２のパワーｌ・
ランジスタオフ割込（ベクタアドレスＥ番地）、パワー
］・ランジスタオン割込（ペクタアドレスＦ番地）から
なっている。

すなわち上述したように、タイマ５０にペクタアドレス
Ｃ番地への割込の設定時間（１μｓ）を七ノドすること
により、その設定時間の経過後、パワートランジスタ２
３ａ、２３ｂのオン動作か開始されることになる。

なお、第２図で示したステップ２３における電圧の立ち
上げ動作を第３図を用いて説明すると、まずペクタアド
レスＦ番地の処理においてパワトランジスタ２３ａ、２
３ｂをオンさせ、この後、ペクタアドレスＣ番地の処理
においてａ点および０点の電圧を読取りつつその値が規
定電圧（５，８Ｖ　、１２．８Ｖ　）に達するまでその
ノ々ルスオン時間を徐々に最大値まで大きくして行き、
それぞれ規定の電圧まで至った時点て、ペクタアドレス
Ｄ番地およびＥ番地の処理で各パワートランジスタ２３
ａ、２３ｂのオフ動作を行う。これによりａ点および０
点における電圧立ち上げか行われる。

さて第２図のステップ２８で、タイマ５０にペクタアド
レスＦ番地への割込設定時間（１μｓ）が設定されると
、その設定時間の経過を待って（ステップ２つ）、タイ
ムアウト割込みか発生し、ペクタアドレスＦ番地の処理
か開始される。

以降の処理の流れを第３図と第４図の波形図を用いて説
明する。

第４図においてＴＯはペクタアドレスＦ番地の処理が開
始されるタイミングを示している。

このペクタアドレスＦ番地の処理か開始されると、まず
第２の　８ビットレジスタ４９の第３および第７ビツト
に１０」信号がセットされ、これにより各ドライバ４５
ａ、４５ｂから「］」信号か出力されて各パワートラン
ジスタ２３ａ、２３ｂがオンになる。これと同時に、タ
イマ５０において５種類の設定時間ｔ１〜ｔ５がセット
される。

なおこれらの設定時間ｔ１〜ｔ５はそれぞれ第４図の信
号タイミンク図におけるｔ１〜ｔ５とそれそれ対応して
おり、それぞれのタイムアウトペクタアドレスはＣ，Ｅ
、Ｄ、Ｆ、Ｃ番地とされている。

ベクタアドレスＦ番地の処理を終えると、再びタイムア
ウト割込みの待機状態となる。

そしてｔ１時間後、すなわちＴ１のタイミンクでペクタ
アドレスＣ番地への割込みが発生する。

まず各二次側回路におけるａ、ｂ、ｃ、ｃ１点の電圧を
それぞれ読取り、これらを第５図に示されるＲＡＭ４２
のアドレスＭ４〜Ｍ７にストアする。

この後、マイクロコンピュータ４０は、ＲＡＭ４２にス
トアされた電圧値のデータから自身の電源装置４００に
おける負荷消費電力を計算し、その結果をＲＡｌｉ４２
のアドレスＭ９にストアする。

そしてこのデータと、他の電源装置４００より転送され
てＲＡＭ４２のアドレスＭｉＯ〜Ｍ１．１にストアされ
た他の電源装置４００における負荷消費電力を示すデー
タとから平均消費電力値を算出し、その結果をＲＡＭ４
２のＭ１２にストアする。

この後、ＲＡＭ４２のアドレスＭ！ｌｌにストアされた
自身の電源装置４００の負荷消費電力値と平均消費屯力
値とを比較し、その比較結果と、ＲＡＭ４２のＭ４〜Ｍ
７にストアされた現時点でのａｌｂ、ｃ、ｄ点の電圧値
から、各パワートランジスタ２３ａ、２３ｂの次のパル
スオン時間ｔ３、ｔ２を決定し、これをＲＡＭ４２のＭ
３、Ｍ２にそれぞれストアする。

そしてこの後、異常チエツクを行う。

この異常チエツクの内容を第６図のフローチャトを用い
て説明する。

まず、ステップ６］で、ａ点およびｂ点における＋５■
過電圧チエツクを行う。そしてａ点か＋８■以−１−１
ｂ点か＋　８．５■以上の場合は、ステップ６２に移り
、システム本体および他の電源装置４００にその旨を伝
える。

ステップ６３では、ａ点およびｂ点における＋５■不足
電圧チエツクを行う。そしてａ点か＋　４．８ｖ以下、
ｂ点か＋４ｖ以下の場合、ステップ６２に移る。

ステップ６４では、Ｃ点およびｄ点の＋＋２Ｖ過電圧チ
エツクを行う、そしてＣ点か→−］、５Ｖ以上、ｄ点か
＋１３５ｖ以上の場合はステップ６２に移る。

ステップ６５では、Ｃ点およびｄ点の＋１．２Ｖ不足電
圧チエツクを行う、そしてＣ点か＋１．０．８Ｖ以下、
ｄ点か＋ｌ０ＶＩＪｕ下の場合にステップ６２に移る。

ステップ６６ては、＋５■出力部における過電流チエツ
クを行う。この場合、 （ａ点電圧−ｂ点電圧）　＞　　１．．６Ｖてあったと
きステップ６２に移る。すなわちａ点とｂ点の電位差か
１．６■とすると、Ｒ１＝　　０．０５Ω、タイオード
Ｄ３のドロップ電圧か０．６Ｖ　、電流が２０Ａのとき
、 ２０Ａ　Ｘ　　Ｏ，０５Ω＋　０．８Ｖ　＝　　１．６
Ｖとなり、２ＯＡ以上の電流か流れると過電流となる。

さらにステップ６７ては、＋１２■出力部における過電
流チエツクを行う。この場合も同様に、Ｒ１＝　　０．
０５Ω、ダイオードＤ６のドロップ電圧か１■、電流か
１．ＯＡのとき、 １０Ａ　Ｘ　　Ｏ，０５Ω＋ｌＶ＝　　１．．５Ｖとな
り、ＩＯＡ以上の電流が流れると過電流となる。

そしてこれらの異常か検出されると、ステップ６２てそ
の旨を伝えるデータが本体および他の電源装置４００に
転送される。

このデータ転送は、第２の８ビツトレジスタ４９の第０
ビツトにセットすべき信号を制御することによりインタ
フェースドライバ４６を駆動して行われる。またこれと
同時に自身の電源装置４゜Ｏにおけるスイッチング動作
を停止する（ステップ６８）。

さらに第２の　８ビツトレジスタ４９の第２ビットに　
１秒毎にｒＯＪ信号と「１」信号をセットして発光ダイ
オード４８を点滅させることによりオペレータに異常の
発生を知らせる（ステップ６９．６９ａ）。

なお、これらの異常が検出されなかった場合は、第２図
におけるステップ２つの割込み待ちの状態となる。

さて、第４図におけるｔ２時間のタイムアウトか発生す
ると、ペクタアドレスＥ番地の第２のパワートランンス
タ２３ｂのオフ割込みが開始される。

この処理動作では、ますＲ２抵抗のｆ点の電圧を第４図
におけるＴ２のタイミングで読取り、その値とパルス幅
ｔ２とから第２のスイッチン用トランジスタ２３ｂから
の人力電力を計算する。そしてその値をＲＡＭ４２のＭ
９に＋１２Ｖ−次側入力電力として格納する。

同様に、第４図におけるｔ３時間のタイムアウトか発生
ずると、ベクタアドレスＤ番地の第１のパワートランジ
スタ２３ａのオフ割り込みが開始される。

すなわち、この処理動作では、まず抵抗Ｒ１のｅ点の電
圧を第４図におけるＴ３のタイミンクで読取り、その値
とパルス幅ｔ３から第１のパワトランジスタ２３ａの入
力電力を訓算する。そしてその値をＲＡＭ４２にＭ９の
＋５■−次側入力電力として格納する。

次に、第４図におけるｔ５時間のタイムアウトか発生ず
ると、ｔ１時間経過後の処理と同様にべフタアドレスＣ
番地の処理が開始される。

この場合、ｔ１時間紅適時において決められた各パワ−
１・ランジスタ２３ａ、２３ｂのパルスオン時間ｔ３、
ｔ２の修正を行い、その修正後の値をＲＡＭ４２のＭ３
　、Ｍ２にそれぞれリストアする。

これらのパルスオン時間ｔ３、ｔ２の計算は、第４図に
おいてｂ点の電圧がＴｌ　　Ｔ４の時点で→−５Ｖより
も低いときは、次のパルスオン幅を前のパルスオン幅よ
り増大させ、各二次側回路への供給エネルギを増大さぜ
ることにより行われる。

このとき、自身の電源装置４００における負荷消費電力
値と平均消費電力値とを比較し、その結果に基つき、ｔ
３、ｔ３のパルスオン幅を制御して各電源装置４００に
おける負荷供給電力の平均化を行う。

以上により、この実施例の多重化電源システムにおける
負荷供給電力のバランス制御が行われる。

方、マイクロコンピュータ４ｏは、パワーオンしてスイ
ッチンク動作が開始されると、＋５Ｖ出力電力＝（ａ点
電圧−す点電圧−Ｄ３電圧）×ｂ点電圧／　Ｒ，３抵抗 ＋１２ｖ出力電力＝（ｃ点電圧−０点電圧−Ｄ６電圧）
ｘｂ点雷電圧／Ｒ４抵 抗いう計算式を用いて各二次側出力部の出力電力を計幹
する。

また各パワー　トランジスタ２３ａ、２３ｂのエミッタ
抵抗による一次側人力゛屯力は、第４図のｔ４区間にお
いて、 ＋５Ｖ人カ′市カー（χ／Ｒ１＋χ’　／Ｒ１）÷２Ｘ
　（ｔ３　／　ｔ４　）　ＸＶ　ｉ→−１２Ｖ入力電カ
ー（ｙ／Ｒ２＋ｙ’　／Ｒ２）÷２Ｘ　（ｔ２　／　ｔ
４　）　ＸＶｉ となる。イ目し、Ｖｉは、平滑コンデンサＣＩ　に蓄積
された電荷すなわち入力直流電圧である。

この旧算により得られた結果は、自身の電源装置４００
におけるＲＡＭ４２のＭ９に格納されるとともに、他の
電源装置４００に転送される。

このデータ転送はシリアルデータ転送方式を用いて行い
、各電源装置４００か、電源装置番号毎に順次割り当て
られた時間がきたところで、自身のデータ転送を行い、
その他の時間は受信制御を行う。

第７図は各電源装置４００にそれぞれ＃１がら＃ｎの電
源装置番号が割り当てられている場合のシリアルデータ
転送を示す図であり、この図に示すように、電源装置４
００の台数が４つの場合、＃ｎ＋１のダミー１１８間が
あるので、この電源システムでは５弔位時間毎に自身の
データ送信時間が巡回してくることになる。

また第８図は各単位時間に転送データの意味がとう定義
されているかを示している。

同図に示すように、最初の３ビツトはデータ転送が開始
されたことを示すデータ転送開始フラグである。次の３
ビットは電源装置番号を示しており、この場合ては、ｒ
ｏＳＯ，ＯＪすなわち電源装置番号１を示している。次
の８ピツＩ・は＋５Ｖ−次側回路における消費電力、次
の８ビツトは＋１２■二次側回路における消費電力を示
している。さらに次の　８ビツトは→−５■側パワート
ランジスタ２３ａのエミッタ抵抗Ｒ１による一次側消費
電力、次の８ビットは＋１２Ｖ側パワーｌ・ランジスタ
２３ｂのエミッタ抵抗Ｒ２による一次側消費電力を示し
ている。

次に、このデータ転送制御の動作について説明する。

まずマイクロコンピュータ４０は、自身の電源装置番号
か何番であるかをスイッチ５］のセット状態から判断し
、そのデータをＲＡＭ４２のＭｌに格納する。

電源立ち上げ時のデータ転送制御についてはここでは省
略するか、電源立ち上げ後は、第２図におけるステップ
２９の割込み待ち状態からペクタアドレスＡ番地のデー
タ受信割込み処理によりブタ転送制御かなされる。

これによりマイクロコンピュータ４０は第２の８ビツト
レジスタ４つの第１ビツトのデータを読取り、この読取
ったデータをＲＡＭ４２のＭｌ３に順次格納する。

この後、設定時間ＩＱＡｚｓをタイマにセットしてベク
タアドレスＡ番地を指定することにより、１．ＯＩｔ　
ｓ経過後、再びペクタアドレスＡ番地への割込み処理か
開始される。

このようにして　ｌピノＩ・つつンリアルデータを１０
Ａｚｓ毎に読み、ＲＡ　Ｍ４２のＭ■３か埋ったところ
でデータの解釈を行う。

このデータの解釈において、最初の３ビット（データ転
送開始フラク）が全て「１」であれば１］：、常と判断
され、次の　３ビツトデータは電源装置番号であるので
、このデータより各電源装置４００のいずれかにおいて
新たに算出された負荷消費電力値のデータをＲＡＭ４２
のＭ９〜Ｍｌｌのいずれに格納すべきか判断される。

さらにこのデータ転送制御においては、次が自身の電源
装置４００からのデータ転送を行う番であれば、第３図
のペクタアドレスＢ番地のデータ送信割り込みに処理を
移す。

そして自分の消費電力値データをＲＡＭ４２のＭ９より
読出し、これを１ビツトつつ他の電源装置４００に転送
する。

すなわち、ＲＡＭ４２のＭ９より　１ビットを読出した
後、第２の８ビットレジスタ４９を一旦読出し、他の電
源装置４００に転送すべき　ｊビットデータを第０ビッ
トにセットした後、再度この　８ビットレジスタ４つに
　８ビツトデータを書込むことにより、他の電源装置４
００およびシステム本体へのデータ転送か行われる。

この後、設定時間１０μｓをタイマにセットしてペクタ
アドレスＢ番地を指定することにより、］ＯｌＩ　Ｓ経
過後、再びペクタアドレスＢ番地への割込み処理か開始
される。

このようにして、１Ｑｚｚｓ毎に第１の　８ビツトレン
スタ４９の第０ビットより　１ビツトつつのブタ転送か
行われる。

かくしてこの実施例の多重電源化システムでは、各電源
装置４００の制御回路２６内部における負荷消費電力の
算出により、各電源装置４００の負荷供給電力のバラン
ス制御を行うことかできる。

したがって、従来までの多重化電源システムのようにセ
ンス線や指令線等を個々の電源装置から外部に引き出す
必要かなくなるとともにその数も大幅に減らずことかで
き、構成の簡素化を図ることかできる。

またいずれかの電源装置か故障してもその他の電源装置
における負荷供給電力のバランス制御には影響か無いの
で信頼性が向上する。

さらに各電源装置の設定電圧に誤差かあっても、各電源
装置間の負荷消費電力値のデータ転送により、各電源装
置の出力調整作業を行う必要か無くなる。

なお、以上説明した実施例システムでは、負荷消費電力
を、例えば＋５ｖ側では、ａ点、ｂ点および抵抗Ｒ１の
ｅ点の電圧から算出しているか、ａ点およびｂ点の電圧
だけから負荷消費電力の算出を行うことも可能である。

［発明の効果］ 以」二説明したように本発明の多重化電源システムによ
れば、各電源装置における負荷消費電力の計算をディジ
タル的な処理で行い、かつこの処理で得られたデータを
各電源装置間で相互に転送ずることにより、より簡素化
された配線接続で、しかも各電源装置に対する調整作業
を要することなく各電源装置における負荷供給電力のバ
ランス制御を高い粘度て行うことかてきる。

【図面の簡単な説明】 第１図は本発明の一実施例の多重化電源システムの構成
を説明するだめの回路図、第２図は第１図のシステムに
おける各電源装置の負荷バランス制御のための処理動作
を示すフローチャート、第３図は同しくその負荷バラン
ス制御のためのタイムアウト割込による処理動作を示す
フローチャー、第４図は同しくその負荷バランス制御の
際の出力電圧波形を示す図、第５図は第１図のシステム
におけるＲＡＭの内容を示す図、第６図は負荷バランス
制御の際の異常チエツクの流れを示すフローチャー１・
、第７図は第１図のシステムにおける各電源装置間のデ
ータ転送方式を説明するための図、第８図は第７図のデ
ータ転送方式において各単位時間にデータの意味かとう
定義されているかを示す図、第９図は従来の多重化電源
システムの構成を説明するだめの回路図、第１０図は第
９図のシステムをセンス線と指令線を中心に示したブロ
ック図である。 ２６・・・制御回路、４０・・マイクロコンピュータ、
４１・・ＲＯＭ、４２・ＲＡＭ、４６・・インタフニス
ドライバ　４７・・・インタフェースレンーハ、４００
　スイッチング電源装置、５００・負荷。 ■願人　　　　　株式会社　東芝

Claims (1)

【特許請求の範囲】
1. （１）入力電流から安定化された直流を得てこれを負荷
   に供給する電源装置を複数備え、これらの電源装置をそ
   れぞれ共通の負荷に対して前記直流の供給を行うよう多
   重化して構成した多重化電源システムにおいて、前記各
   電源装置に、自身の電源装置における負荷消費電力をデ
   ィジタル的に算出する消費電力算出手段と、この消費電
   力算出手段により算出された電力値を他の電源装置に対
   し転送するデータ転送手段と、前記他の電源装置のデー
   タ転送手段から転送された電力値と前記自身の消費電力
   算出手段において算出された電力値との合計から平均消
   費電力値を算出する平均値算出手段と、前記平均消費電
   力値と前記自身の消費電力算出手段において算出された
   電力値とを比較する比較手段と、その比較結果に基づい
   て前記自身の電源装置の前記負荷に対する供給電力を制
   御する供給電力制御手段とをそれぞれ備えてなることを
   特徴とする多重化電源システム。