JPH09327127A - 並列運転用多出力型電源装置及びその過負荷保護方法 - Google Patents

Abstract

(57)【要約】 【課題】 電源装置間の出力アンバランスを補正して電
力供給回路の過負荷状態を確実に防止し、電源装置間の
出力バランス精度および信頼性の向上した並列運転用多
出力型電源装置を提供する。 【解決手段】 電力供給回路１０から供給される電力を
元に複数の出力回路２１〜２３から各出力電圧Ｖ１〜Ｖ
３を出力する並列運転用多出力型電源装置１を複数台並
列に接続させて運転し、電力供給回路１０から出力回路
群２１〜２３に対して供給される総入力電流Ｉ１１〜Ｉ
１５を検出し、この総入力電流Ｉ１１〜Ｉ１５が大きく
なって過負荷状態に近づくと出力回路２１〜２３の出力
電圧Ｖ１〜Ｖ３を低下させる。このとき、電力供給回路
１０から出力回路群２１〜２３に対して供給される総入
力電流Ｉ１１〜Ｉ１５を検出してから出力電圧Ｖ１〜Ｖ
３を低下させるまでの間に、所定の遅れ時間Ｔ０，Ｔ１
を持たせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冗長方式で並列運
転される多出力型の電源装置及びその過負荷保護方法に
関する。

【０００２】

【従来の技術】従来、冗長方式で並列運転される一般的
な多出力型の電源装置として、図５の回路図に示すよう
な装置１があり、この電源装置は、交流電源ＡＣに接続
された電力供給回路１０と、この回路１０から電力が供
給される出力回路群２０とを備え、この回路群２０はほ
ぼ同じ構成の例えば３つの出力回路２１〜２３からな
り、これら出力回路２１〜２３は、電力供給回路１０か
ら供給される電力を元に、それぞれ異なる値の出力電圧
Ｖ１〜Ｖ３を出力するようになっている。

【０００３】電力供給回路１０は、商用電源から供給さ
れる交流電圧ＡＣのノイズをノイズフィルタＮＦで取り
除いた後、突入電流防止用のサイリスタＴＨ及び抵抗Ｒ
１０を介して整流ブリッジ回路ＤＢで整流する。得られ
た整流電圧はコンデンサＣ１０、Ｃ１１で平滑されて力
率改善用のP.F.C.回路(Power Factor Correction) を経
て、ノイズ除去用コンデンサＣ１２を介して出力回路群
２０に供給される。

【０００４】出力回路群２０を構成する各出力回路２１
〜２３は周知のＤＣ−ＤＣコンバータであって、図示し
ない監視回路で出力電圧Ｖ１〜Ｖ３を監視し、パルス幅
変調回路ＰＷＭ１〜３でスイッチングトランジスタＱ１
〜Ｑ３の駆動パルス幅を制御してメイントランスＴ１〜
Ｔ３の一次側に流れる電流を制御する。すると、メイン
トランスＴ１〜Ｔ３の二次側からは電圧が励起され、こ
れが各ダイオードＤ２１ａ〜Ｄ２３ａ、Ｄ２１ｂ〜Ｄ２
３ｂ、チョークコイルＲＥ１〜ＲＥ３、及びコンデンサ
Ｃ２１〜Ｃ２３からなる整流平滑回路をそれぞれ経るこ
とにより所望の一定値に維持された出力電圧Ｖ１〜Ｖ３
が得られる。

【０００５】以上のような構成の多出力型電源装置１を
複数台、例えばもう１台用意し、図５に示したようにこ
れら装置１を同じ出力電圧Ｖ１〜Ｖ３の端子同士を並列
に接続して運転を行っている。このように冗長性を持た
せた並列運転により電源としての高信頼性を確保してい
るのである。

【０００６】このような用途で使用される多出力型電源
装置の信頼性を向上させるための故障対策として、回路
に流れる過電流による不具合を防止する過電流保護回路
が各出力回路２１〜２３に設けられている。例えば各メ
イントランスＴ１〜Ｔ３の一次側又は二次側に図示しな
い過電流保護回路をそれぞれ設けることにより、出力回
路２１〜２３に接続される負荷側及びメイントランスＴ
１〜Ｔ３の一次側に対して過電流による熱的ストレスを
与えたり、破損して出力断となってしまうことを防止し
ている。

【０００７】

【発明が解決しようとする課題】しかしながら、各出力
回路２１〜２３毎に過電流保護回路を設けただけの構成
では、ある電源装置の合計出力が最大定格となるととも
に別の電源装置の合計出力が非常に小さくなるといった
ような多出力電源装置間の出力アンバランスが生じた場
合に、各出力が最大定格となった電源装置については最
大定格範囲内であるがゆえに各出力回路２１〜２３の過
電流保護回路が作動せず、このアンバランス状態のまま
並列運転が続行してしまうのである。

【０００８】このため、その電源装置の電力供給回路１
０側では、各出力回路２１〜２３の合計出力の最大定格
に対応した大きな電流を供給するといった過負荷状態の
まま並列運転が続行してしまうことになる。このような
大きな電流を供給する状態が続くと、その回路部品、例
えばノイズフィルタＮＦ、整流ブリッジ回路ＤＢ、及び
サイリスタＴＨ等に対して熱的ストレス等を与えて最終
的には破損に至り、その電源装置が出力断となる可能性
を否定できず、並列接続された電源装置全体の信頼性を
向上させることができなかったのである。

【０００９】本発明は、前述したような問題点を解決す
るためになされたものであり、その目的は、電源装置間
の出力アンバランスを補正して電力供給回路が過負荷状
態に陥ることを確実に防止し、電源装置間の出力バラン
スおよび信頼性の向上した並列運転用多出力型電源装置
を提供することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、請求項１に係る本発明の並列運転用多出力型電源装
置にあっては、電力供給回路から供給される電力を元に
複数の出力回路から各出力電圧を出力する並列運転用多
出力型電源装置を複数台並列に接続させて運転するもの
において、前記電力供給回路側に総入力電流検出手段と
出力電圧低下手段とを有した過負荷保護回路を設け、前
記総入力電流検出手段によって前記電力供給回路から前
記出力回路群に対して出力される総入力電流を検出し、
この総入力電流が大きくなって過負荷状態に近づいたと
きに前記出力電圧低下手段によって前記出力回路の前記
出力電圧を低下させるようにしてなる。

【００１１】請求項２に係る本発明の並列運転用多出力
型電源装置にあっては、前記総入力電流検出手段が直流
電流を検出する検出抵抗からなり、前記出力電圧低下手
段が増幅器と複数のダイオードとを有し、前記検出抵抗
の電圧降下を前記増幅器で増幅して前記ダイオードの各
々からの出力によって前記出力電圧を低下させるように
してなる。

【００１２】請求項３に係る本発明の並列運転用多出力
型電源装置にあっては、前記総入力電流検出手段が交流
電流を検出するカレントトランスからなり、 前記出力
電圧低下手段は入力電流比較手段を有し、この入力電流
比較手段によって前記総入力電流が過負荷制限値を超え
たか否かを比較するとともにこの過負荷制限値を超えた
場合には前記各出力回路の前記出力電圧を低下させるよ
うにしてなる。

【００１３】請求項４に係る本発明の並列運転用多出力
型電源装置にあっては、前記出力回路は、２次側制御方
式のフォワード・カプルド・コンバータ方式ＤＣ−ＤＣ
コンバータであって、メイントランスの二次側でパルス
トランスを介してフィードバック制御してなる。

【００１４】請求項５に係る本発明の並列運転用多出力
型電源装置にあっては、前記出力電圧低下手段は遅延手
段を有し、前記電力供給回路から供給される前記総入力
電流を前記総入力電流検出手段が検出してから、前記出
力電圧低下手段が前記出力電圧を低下させるまでの間
に、前記遅延手段によって所定の遅れ時間を持たせてな
る。

【００１５】請求項６に係る並列運転用多出力型電源装
置の過負荷保護方法にあっては、電力供給回路から供給
される電力を元に複数の出力回路から各出力電圧を出力
する並列運転用多出力型電源装置を複数台並列に接続さ
せて運転するものの過負荷保護方法であって、前記電力
供給回路から前記出力回路群に対して供給される総入力
電流を検出し、この総入力電流が大きくなって過負荷状
態に近づくと前記出力回路の前記出力電圧を低下させ
る。

【００１６】請求項７に係る並列運転用多出力型電源装
置の過負荷保護方法にあっては、前記電力供給回路から
前記出力回路群に対して供給される前記総入力電流を検
出してから、前記出力電圧を低下させるまでの間に、所
定の遅れ時間を持たせる前述した構成の本発明にあって
は次のような作用を奏する。

【００１７】請求項１、６に係る本発明にあっては、電
力供給回路から出力回路群に対して出力される総入力電
流を検出し、この総入力電流が大きくなって過負荷状態
に近づいたときに出力回路の出力電圧を低下させるの
で、例えば各出力回路の合計出力が最大定格となり総入
力電流が過負荷状態に近づくような場合には各出力回路
の出力電圧の低下によってその合計出力が低下する。よ
ってこの合計出力の低下によって総入力電流が低下す
る。このため電源装置間の出力アンバランスが補正され
るとともに、電力供給回路が過負荷状態に陥ることを確
実に防止できる。

【００１８】請求項２に係る本発明にあっては、検出抵
抗の電圧降下を増幅器で増幅してダイオードの各々から
の出力によって出力電圧を低下させるので、例えば各出
力回路から出力される合計出力が最大定格となるような
場合には各出力回路の出力電圧の低下によってその合計
出力が低下する。この合計出力の低下によって総入力電
流が低下する。

【００１９】請求項３、４に係る本発明にあっては、総
入力電流比較手段によって総入力電流が過負荷制限値を
超えたか否かを比較し、この過負荷制限値を超えた場合
には各出力回路の出力電圧を低下させるので、例えば各
出力回路から出力される合計出力が最大定格となり総入
力電流が過負荷制限値を超えるような場合には各出力回
路の出力電圧の低下によってその合計出力が低下する。
この合計出力の低下によって総入力電流が過負荷制限値
以下に低下する。

【００２０】請求項５、７に係る本発明にあっては、電
力供給回路から出力回路群に対して供給される総入力電
流を検出してから、出力回路の出力電圧を低下させるま
での間に、所定の遅れ時間を持たせるので、前記総入力
電流の検出、前記出力電圧の低下、及び前記総入力電流
の低下といった一連のフィードバック制御において、振
動現象、即ちハンチング等の不具合が発生せずに安定し
た制御が行える。

【００２１】

【発明の実施の形態】本発明の実施の好適な一形態につ
いて図１〜４を参照にして説明する。本形態の並列運転
用多出力型電源装置にあっては、前述した図５の電力供
給回路１０に対して後述する過負荷保護回路を設けた点
が相違する。この相違点以外は基本的に図５の従来例と
共通しており、この共通部分についての詳しい説明は省
略し、相違点を中心に詳述する。

【００２２】本発明は並列運転用多出力型電源装置の電
力供給回路側に総入力電流検出手段と出力電圧低下手段
とからなる過負荷保護回路を設けたものであって、その
第１の実施態様について図１を参照として説明する。

【００２３】図１の例では総入力電流検出手段として、
検出抵抗Ｒを整流ブリッジ回路ＤＢの出力側に接続し、
直流電流Ｉ１３の電圧降下Ｖａとして検出している。
尚、この検出位置は上記の位置に限られるものでなく、
整流ブリッジ回路ＤＢの他の出力側のＰ３ａまたはP.F.
C.回路の出力側の点Ｐ４ａまたはＰ４ｂのいずれでも良
い。

【００２４】以上のようにして、電力供給回路１０から
各出力回路２１〜２３に対して出力される総入力電流が
検出されると、検出抵抗Ｒに生じる電圧Ｖａを出力電圧
低下回路３０に示すように、増幅器Ａｍｐで増幅して各
ダイオードＤ３０ａ〜Ｄ３０ｃを介してパルス幅変調回
路ＰＷＭ１〜３にそれぞれ出力する。

【００２５】パルス幅変調回路ＰＷＭ１〜３は、電力供
給回路１０から各出力回路２１〜２３に対して出力され
る総入力電流としての電流Ｉ１３〜Ｉ１４が大きくなっ
て、予め設定された過負荷制限値を超えると、そのパル
ス幅を絞り込んで各出力回路２１〜２３の出力電圧Ｖ１
〜Ｖ３を低下させる。このようにして、各出力回路２１
〜２３の出力電圧Ｖ１〜Ｖ３の低下によってその合計出
力が低下し、この合計出力の低下によって総入力電流Ｉ
１３〜Ｉ１４が低下するのである。

【００２６】図２は本発明の第２の実施態様を示し、こ
の実施態様が第１の実施態様と異なる点は、総入力電流
検出手段としてカレントトランス（変流器）ＣＴを使用
し、これを整流ブリッジ回路ＤＢの入力側Ｐ２ｂに接続
して交流電流Ｉ１２によって生じる電圧Ｖｂとして総入
力電流を検出している。尚、このカレントトランスＣＴ
の接続点は上記の位置に限られず、整流ブリッジ回路Ｄ
Ｂの他の入力側Ｐ２ａ、または交流電流Ｉ１１の入力側
Ｐ１ａまたはＰ１ｂに接続しても同じことである。

【００２７】このようにして検出されたカレントトラン
スＣＴに生じる電圧Ｖｂを、出力電圧低下回路４０に示
すように、入力電流比較手段としての増幅器Ａｍｐで過
負荷制限値Ｖref との差を取って増幅して出力すること
により、この電圧Ｖｂが過負荷制限値Ｖref を超えたか
否かを比較する。その比較結果として増幅器Ａｍｐから
の出力を各ダイオードＤ４０ａ〜Ｄ４０ｃを介して図１
のパルス幅変調回路ＰＷＭ１〜３にそれぞれ出力する。

【００２８】パルス幅変調回路ＰＷＭ１〜３は、前記第
１の実施態様の場合と同様に、電力供給回路１０から各
出力回路２１〜２３に対して出力される総入力電流とし
ての電流Ｉ１１〜Ｉ１２が大きくなって、予め設定され
た過負荷状態に近づくと、例えば電圧Ｖｂが過負荷制限
値Ｖref を超えると、そのパルス幅を絞り込んで各出力
回路２１〜２３の出力電圧Ｖ１〜Ｖ３を低下させ、各出
力回路２１〜２３の出力電圧Ｖ１〜Ｖ３の低下によって
その合計出力を低下させ、この合計出力の低下によって
総入力電流Ｉ１１〜Ｉ１４を低下させる。

【００２９】以上のような過負荷保護回路によって、出
力回路群２０からの合計出力をその入力電力で規制する
ことができる。例えば、合計電力を３００Ｗと規定して
あっても、各出力回路２１〜２３の最大定格の総和は５
００Ｗであるような場合において、従来では５００Ｗの
過負荷状態のまま運転が続行されたが、本形態ではこの
３００Ｗを超えそうになると本形態の過負荷保護回路に
よって規制がかかり、３００Ｗに抑えることができる。
これにより電力供給回路１０側が過負荷状態に陥ること
を確実に防止できるため信頼性が向上する。また、製品
として出荷するにあたって、接続される負荷に対応した
入力電力に合わせて各部品の定格等の設定を変更すると
いった、出荷毎に設定変更して電力供給回路１０の過負
荷保護対策をわざわざ図る必要もなくなる。

【００３０】上記第１及び第２の実施態様では、電力供
給側１０の総入力電流を検出した電圧値を増幅あるいは
比較増幅した増幅器Ａｍｐの出力を、各出力回路２１〜
２３のメイントランスＴ１〜Ｔ３の一次側のパルス幅変
調回路ＰＷＭ１〜３にフィードバックしていたが、これ
とは別に変形例として、図３に示す出力電圧低下回路５
０を用いてメイントランスＴ１ａ，Ｔ２ａの二次側でパ
ルストランスを介してフィードバック制御するようにし
てもよい。

【００３１】先ず、この変形例の構成につき図３を用い
て説明すると、電力供給回路１０に接続された出力回路
群２０は例えば出力回路２１Ａ，２２Ａからなる２出力
型としている。３以上の出力型とする場合には、後述す
る出力回路２１Ａ，２２Ａと同様の構成の出力回路を設
け、これを出力回路２１Ａ，２２Ａの場合と同様に互い
に並列に接続すればよい。

【００３２】これら出力回路２１Ａ，２２Ａには過負荷
保護回路５０の出力ラインが接続されており、この過負
荷保護回路５０は、電力供給回路１０のP.F.C.回路の出
力側に接続されたコンデンサＣ１２の後段側に、総入力
電流検出手段としてのカレントトランスＣＴを介して接
続されている。

【００３３】詳しく説明すると、出力回路２１Ａ，２２
Ａは共に同様の構成であって、出力電圧Ｖ１，Ｖ２等の
設定が異なるだけである。出力回路２１Ａを例にとる
と、この回路２１は、周知のものであって２次側制御方
式のＦＣＣ（フォワード・カプルド・コンバータ）方式
ＤＣ−ＤＣコンバータであり、電力供給回路１０のコン
デンサＣ１２の端子間には、メイントランスのＴ１ａと
パルストランスＴ１ｂの直列回路が接続されており、メ
イントランスＴ１ａの一次側端子間には、コンデンサＣ
２１ａと抵抗Ｒ２１ａとの並列回路に対してダイオード
Ｄ２１ａが接続された直列回路が接続されている。

【００３４】メイントランスＴ１ａの二次側端子間には
１組の整流用ダイオードＤ２１ｂ，Ｄ２１ｃが接続さ
れ、その後段にはチョークコイルＲＥ１、コンデンサＣ
２１ｂ，Ｃ２１ｃ及びブリーダ抵抗Ｒ２１ｅからなる周
知のチョーク入力形平滑回路が接続されている。

【００３５】パルストランスＴ１ｂの一次側端子間に
は、一方の端子側に直列接続された抵抗Ｒ２１ｃを介し
て抵抗Ｒ２１ｂが接続されているとともに、ＦＥＴから
なるスイッチングトランジスタＱ１ａのゲート及びソー
スが接続されている。そして、このトランジスタＱ１ａ
のドレインはメイントランスＴ１ａの一次側の一方の端
子に接続されている。このパルストランスＴ１ｂの二次
側端子間には、抵抗Ｒ２１ｄ及びダイオードＤ２１ｄの
直列回路が接続され、この二次側の低圧側端子にはＦＥ
Ｔからなるパルストランス駆動用トランジスタＱ１ｂの
ドレインが接続されている。このトランジスタＱ１ｂの
ゲート−ソース間には抵抗Ｒ２１ｇが並列接続されてお
り、このゲートは抵抗Ｒ２１ｆを介してパルス幅変調回
路ＰＷＭ１のパルス出力端子に接続されている。

【００３６】このパルス幅変調回路ＰＷＭ１の補助電源
入力端子にはパルストランスＴ１ｂの二次側端子ととも
に補助電源Ｖｃｃが接続され、かつそのフィードバック
端子一つは、出力電圧Ｖ１を供給する出力ラインに接続
された抵抗Ｒ２１ｈとＲ２１ｉ及びＲ２１ｊの直列回路
との接続点に接続されている。また回路ＰＷＭ１の別の
フィードバック端子には、後述する過負荷保護回路５０
の出力ラインが接続されている。

【００３７】過負荷保護回路５０の入力側には、アノー
ド間にカレントトランスＣＴが接続された逆流防止用ダ
イオードＤ５０ａ，Ｄ５０ｂが設けられている。これら
ダイオードＤ５０ａ，Ｄ５０ｂのカソード同士は互いに
接続されており、これらカソードの接続点と、カレント
トランスＣＴの巻線の途中に設けられたタップとの間に
はコンデンサＣ５０及び抵抗Ｒ５０ａが並列接続されて
いる。そして、抵抗Ｒ５０ａの後段側にはダイオードＤ
５０ａ，Ｄ５０ｂのカソード側に直列接続されたタイマ
ーＴＩが設けられ、このタイマーは増幅器Ａｍｐの一組
の入力端子の一方に接続されている。この増幅器Ａｍｐ
の他方の入力端子には、低電位側がカレントトランスＣ
Ｔのタップに接続された過負荷制限値Ｖref を供給する
基準電圧の高電位側が接続されている。

【００３８】増幅器Ａｍｐの出力は抵抗Ｒ５０ｂを介し
てダイオード５０ｄのアノード、又は抵抗Ｒ５０ｂ，Ｒ
５０ｃを介してダイオード５０ｃのアノードに接続され
ている。このダイオードＤ５０ｃのカソードは前述した
出力回路２１Ａのパルス幅変調回路ＰＷＭ１のフィード
バック端子の一つに接続され、一方ダイオードＤ５０ｄ
のカソードは出力回路２２Ａのパルス幅変調回路ＰＷＭ
２のフィードバック端子の一つに接続されている。

【００３９】以上、説明した構成による装置の動作のう
ち、先ず出力電圧Ｖ１，Ｖ２を供給する動作について説
明する。出力回路２１Ａと同回路２２Ａの構成は同様で
あるので、出力回路２１Ａを例にとり説明する。電力供
給回路１０から出力される電力はメイントランスＴ１ａ
及びスイッチングトランジスタＱ１ｂの直列回路に入力
される。この時、スイッチングトランジスタＱ１ａのス
イッチング動作によりメイントランスＴ１ａの一次側に
電流が断続的に流れ、これによりその二次側には交流が
発生する。二次側からの交流は、前述したチョーク入力
形平滑回路を経ることにより、整流平滑された電圧Ｖ１
となって出力される。

【００４０】この出力電圧Ｖ１の制御はパルス幅変調回
路ＰＷＭ１のパルス出力動作によって行われており、出
力電圧Ｖ１を抵抗Ｒ２１ｈ〜Ｒ２１ｊによって分圧した
値を監視し、常に安定した出力電圧となるように駆動パ
ルスを抵抗Ｒ２１ｆを介してトランジスタＱ１ｂのゲー
トへ出力する。この駆動パルスによってオンオフ駆動さ
れるトランジスタＱ１ｂにより、パルストランスＴ１ｂ
の二次側には補助電源Ｖｃｃからの電流が断続的に流
れ、これによりパルストランスＴ１ｂの一次側が断続的
に励磁される。この励磁電圧がスイッチングトランジス
タＱ１ａのゲートに印加されることによりこれがスイッ
チング動作を行い、その結果、前述したようにメイント
ランスＴ１ａの一次側に電流が断続的に流れて最終的に
は安定した出力電圧が得られる。

【００４１】次に過負荷保護動作について説明すると、
この例では総入力電流としてＩ１５の検出位置Ｐ５ｂを
P.F.C.回路の出力側でコンデンサＣ１２の後段としてお
り、この検出位置Ｐ５ｂにカレントトランスＣＴを介挿
し、このカレントトランスＣＴの端子間に生じる電圧Ｖ
ｂとして総入力電流Ｉ１５を検出している。言い換えれ
ば出力回路２１Ａ，２２ＡのメイントランスＴ１ａ，Ｔ
２ａから流れだす電流を合わせた総電流を検出している
ことにもなる。尚、この検出位置は上記の位置に限られ
るものでなく、コンデンサＣ１２の後段高圧側のＰ５ａ
としても同じである。

【００４２】カレントトランスＣＴで検出した総入力電
流Ｉ１５による電圧を整流ダイオードＤ５０ａ，５０
ｂ、コンデンサＣ５０、及び抵抗Ｒ５０ａを介して整流
平滑し、タイマーＴＩを介して遅れ時間を持たせた後
に、増幅器Ａｍｐに入力して、過負荷制限値Ｖref と比
較する。この増幅器Ａｍｐからの出力は抵抗Ｒ５０ｂ，
Ｒ５０ｃ及びダイオード５０ｃを介して出力回路２１Ａ
のパルス幅変調回路ＰＷＭ１のフィードバック端子に入
力する。同様に、増幅器Ａｍｐからの出力は抵抗Ｒ５０
ｂ及びダイオード５０ｄを介して出力回路２２Ａのパル
ス幅変調回路ＰＷＭ２のフィードバック端子に入力す
る。

【００４３】各出力回路２１Ａ，２２Ａのパルス幅変調
回路ＰＷＭ１，ＰＷＭ２はそれぞれ前記第１，２の実施
態様の場合と同様に、電力供給回路１０から各出力回路
２１Ａ，２２Ａに対して出力される総入力電流としての
電流Ｉ１５が大きくなって、予め設定された過負荷状態
に近づくと、例えば電圧Ｖｂが過負荷制限値Ｖref を超
えると、そのパルス出力を絞り込んで各出力回路２１
Ａ，２２Ａの出力電圧Ｖ１，Ｖ２を低下させ、出力電圧
Ｖ１，Ｖ２の低下によってその合計出力を低下させる。
この合計出力の低下によって総入力電流Ｉ１５が低下
し、これによりノイズフィルターＮＦや抵抗Ｒ１０、サ
イリスタＴＨ等に流れる電流を低下できる。

【００４４】この時、抵抗Ｒ５０ｂ，Ｒ５０ｃによる分
圧比を適宜設定することにより、出力電圧Ｖ１，Ｖ２の
低下レベルをそれぞれ規定した電圧の例えば９７％，９
５％と互いに異なる低下率に設定することが可能であ
る。

【００４５】以上、２出力型の場合を例にとり説明した
が、３以上の出力型とする場合には、各出力回路間にお
いて、メイントランスの一次側の一方の端子同士を接続
するとともに、パルストランスの一次側の一方の端子同
士を接続し、過負荷保護回路５０の増幅器ＡＭＰの出力
を各出力回路に対応して設けた抵抗及びダイオードを介
して各パルス幅変調回路のフィードバック端子に入力さ
せるようにすればよい。

【００４６】尚、上記変形例では増幅器Ａｍｐの入力側
に遅延手段としてのタイマーＴ１を設けているがこの増
幅器の出力側Ｔ１’に設けてもよい。また、好ましく
は、上記第１及び第２の実施態様における出力電圧低下
回路３０，４０においても、増幅器Ａｍｐの入力側また
は出力側に遅延手段としてのタイマーを設けることであ
る。このようにタイマーを設けることにより、検出抵抗
Ｒが直流電流Ｉ１３，Ｉ１４を電圧降下Ｖａとして検
出、またはカレントトランスＣＴが交流電流Ｉ１１，Ｉ
１２，Ｉ１５を電圧Ｖｂとして検出してから、増幅器Ａ
ｍｐの出力によってパルス幅変調回路ＰＷＭ１〜３が出
力電圧Ｖ１〜Ｖ３を低下させるまでの間に、図４
（ａ）、（ｂ）に示すように、所定の遅れ時間Ｔ０，Ｔ
１を持たせることができる。この遅れ時間によって、総
入力電流Ｉ１１〜Ｉ１４の検出、出力電圧Ｖ１〜Ｖ３の
低下、及び総入力電流Ｉ１１〜Ｉ１４の低下といった一
連のフィードバック制御において、振動現象、即ちハン
チング等の不具合が発生せずに安定した制御が行える。

【００４７】この図４（ａ）に示す遅れ時間Ｔ０にあっ
ては、μ秒〜ｍ秒単位の極めて短い遅れ時間で、且つス
テップ状に出力電圧Ｖ１〜Ｖ３を低下させる、即ちディ
ジタルスイッチングによる速い応答を確保している。こ
れにより、電力供給回路１０における整流ブリッジ回路
ＤＢや、P.F.C 回路を構成するトランジスタ等の各回路
素子の電流、電圧及び電力の各最大規格に対する保護が
行えるとともに、過負荷保護レベルを低めに設定すれ
ば、最大規格の小さな、即ち安価で小さな素子構成にす
ることが可能となる。また、出力電圧Ｖ１〜Ｖ３を低下
させるレベルとしては、過負荷制限値Ｖref 等を適宜設
定することにより、任意のものにできる。

【００４８】また図４（ｂ）に示す遅れ時間Ｔ１にあっ
ては、秒〜分単位の比較的長い遅れ時間で、且つリニア
に出力電圧Ｖ１〜Ｖ３を低下させる、即ちアナログスイ
ッチングによる緩やかな応答とする。これにより、電力
供給回路１０におけるノイズフィルターＮＦや、各回路
素子の加熱に対する保護を行う。この場合、出力電圧Ｖ
１〜Ｖ３の低下特性としては、検出している総入力電流
によって生じる電圧Ｖａ、Ｖｂが過負荷制限値Ｖref 以
下になるまで自動的に低下して安定したものとなる。

【００４９】なお、電力供給回路１０の構成としては、
本形態のような交流入力ＡＣを整流させるものに限らず
に、ＤＣ−ＤＣコンバータとするなどの変形が適宜可能
であり、要は出力回路群２０に直流入力させる構成であ
ればよい。また、本形態の並列運転用多出力型電源装置
の出力回路群２０にあっては、３出力型、即ち３つの出
力回路２１〜２３としたが、これに限らずに様々な出力
型の電源装置に適用できる。

【００５０】

【発明の効果】以上説明したように本発明にあっては、
電力供給回路側の過負荷保護を行うので、例えば、ある
電源装置の合計出力が最大定格となるとともに別の電源
装置の合計出力が非常に小さくなるといったような多出
力型電源装置間の出力アンバランスが生じた場合に、こ
のアンバランス状態のまま運転が続行されるといった状
態を確実に回避できる。即ち、このような電源装置間の
出力アンバランスを補正してそのバランスを回復できる
とともに、電力供給回路が過負荷状態に陥ることを確実
に防止してこれに熱的ストレスなどを与えることを確実
に防止できる。

【００５１】したがって、並列運転用多出力型電源装置
間の出力バランスの高精度化及び信頼性向上が図れる。

【図面の簡単な説明】

【図１】本発明の第１の実施態様に係る並列運転用多出
力型電源装置を冗長方式で並列接続した回路図である。

【図２】本発明の第２の実施態様に係る並列運転用多出
力型電源装置を冗長方式で並列接続した回路図である。

【図３】本発明の実施の実施態様の変形例に係る並列運
転用多出力型電源装置を冗長方式で並列接続した回路図
である。

【図４】本発明の実施の形態による遅れ時間を持たせた
出力電圧低下特性を示しており、（ａ）はディジタルス
イッチングによる速い応答を示した特性図であり、
（ｂ）はアナログスイッチングによる緩やかな応答を示
した特性図である。

【図５】従来の並列運転用多出力型電源装置を冗長方式
で並列接続した回路図である。

【符号の説明】

１ 並列運転用多出力型電源装置 １０
電力供給回路 ２０ 出力回路群 ２１〜２３，２１Ａ，２２Ａ 出力回路 ３０，４０，５０ 出力電圧低下回路 ＮＦ ノイズフィルター Ｔ１〜Ｔ３
メイントランス ＤＢ 整流ブリッジ回路 P.F.C
力率改善回路 ＣＴ カレントトランス Ｒ
検出抵抗 Ｖref 過負荷制限値 ＰＷＭ１〜３
パルス幅変調回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電力供給回路（１０）から供給される電
   力を元に複数の出力回路（２１〜２３）から各出力電圧
   （Ｖ１〜Ｖ３）を出力する並列運転用多出力型電源装置
   （１）を複数台並列に接続させて運転するものにおい
   て、該電力供給回路（１０）側に総入力電流検出手段
   （Ｒ，ＣＴ）と出力電圧低下手段（３０，４０，５０）
   とを有した過負荷保護回路を設け、該総入力電流検出手
   段（Ｒ，ＣＴ）によって該電力供給回路（１０）から該
   出力回路群（２１〜２３）に対して出力される総入力電
   流（Ｉ１１〜Ｉ１５）を検出し、この総入力電流（Ｉ１
   １〜Ｉ１５）が大きくなって過負荷状態に近づいたとき
   に該出力電圧低下手段（３０，４０，５０）によって該
   出力回路（２１〜２３）の該出力電圧（Ｖ１〜Ｖ３）を
   低下させるようにしてなることを特徴とする並列運転用
   多出力型電源装置。
2. 【請求項２】 前記総入力電流検出手段が直流電流を検
   出する検出抵抗（Ｒ）からなり、前記出力電圧低下手段
   （３０）が増幅器（Ａｍｐ）と複数のダイオード（Ｄ３
   ０ａ〜Ｄ３０ｃ）とを有し、該検出抵抗の電圧降下（Ｖ
   ａ）を該増幅器（Ａｍｐ）で増幅して該ダイオードの各
   々からの出力によって前記出力電圧（Ｖ１〜Ｖ３）を低
   下させるようにしてなることを特徴とする請求項１の並
   列運転用多出力型電源装置。
3. 【請求項３】 前記総入力電流検出手段が交流電流を検
   出するカレントトランス（ＣＴ）からなり、 前記出力
   電圧低下手段（４０，５０）は入力電流比較手段（Ａｍ
   ｐ）を有し、この入力電流比較手段（Ａｍｐ）によって
   該総入力電流（Ｉ１１，Ｉ１２，Ｉ１５）が過負荷制限
   値（Ｖref ）を超えたか否かを比較するとともにこの過
   負荷制限値（Ｖref ）を超えた場合には該各出力回路
   （２１〜２３）の該出力電圧（Ｖ１〜Ｖ３）を低下させ
   るようにしてなることを特徴とする請求項１に記載の並
   列運転用多出力型電源装置。
4. 【請求項４】 前記出力回路（２１，２２）は、２次側
   制御方式のフォワード・カプルド・コンバータ方式ＤＣ
   −ＤＣコンバータであって、メイントランス（Ｔ１ａ，
   Ｔ２ａ）の二次側でパルストランス（Ｔ１ｂ，Ｔ２ｂ）
   を介してフィードバック制御してなることを特徴とする
   請求項３に記載の並列運転用多出力型電源装置。
5. 【請求項５】 前記出力電圧低下手段（３０，４０，５
   ０）は遅延手段（ＴＩ）を有し、該電力供給回路（１
   ０）から供給される前記総入力電流（Ｉ１１〜Ｉ１５）
   を前記総入力電流検出手段（Ｒ，ＣＴ）が検出してか
   ら、該出力電圧低下手段（３０，４０，５０）が前記出
   力電圧（Ｖ１〜Ｖ３）を低下させるまでの間に、該遅延
   手段（ＴＩ）によって所定の遅れ時間（Ｔ０，Ｔ１）を
   持たせてなることを特徴とする請求項１乃至４の何れか
   １項に記載の並列運転用多出力型電源装置。
6. 【請求項６】 電力供給回路（１０）から供給される電
   力を元に複数の出力回路（２１〜２３）から各出力電圧
   （Ｖ１〜Ｖ３）を出力する並列運転用多出力型電源装置
   （１）を複数台並列に接続させて運転するものの過負荷
   保護方法であって、該電力供給回路（１０）から該出力
   回路群（２１〜２３）に対して供給される総入力電流
   （Ｉ１１〜Ｉ１５）を検出し、この総入力電流（Ｉ１１
   〜Ｉ１５）が大きくなって過負荷状態に近づくと該出力
   回路（２１〜２３）の該出力電圧（Ｖ１〜Ｖ３）を低下
   させることを特徴とする並列運転用多出力型電源装置の
   過負荷保護方法。
7. 【請求項７】 前記電力供給回路（１０）から該出力回
   路群（２１〜２３）に対して供給される前記総入力電流
   （Ｉ１１〜Ｉ１５）を検出してから、前記出力電圧（Ｖ
   １〜Ｖ３）を低下させるまでの間に、所定の遅れ時間
   （Ｔ０，Ｔ１）を持たせることを特徴とする請求項６に
   記載の並列運転用多出力型電源装置の過負荷保護方法。