JPH0260793A - Ｉｃカード用の半導体装置 - Google Patents
Ｉｃカード用の半導体装置Info
- Publication number
- JPH0260793A JPH0260793A JP63210682A JP21068288A JPH0260793A JP H0260793 A JPH0260793 A JP H0260793A JP 63210682 A JP63210682 A JP 63210682A JP 21068288 A JP21068288 A JP 21068288A JP H0260793 A JPH0260793 A JP H0260793A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- die
- modulus
- young
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＩＣカード用の半導体装置に係り、更に詳しく
は、カード搭載用のＣｈｉｐ ｏｎ Ｂｏａｒｄ型ＩＣ
モジュールに関する− ［従来の技術］ ＩＣカードは、コンパクトでありながら記憶容量が大き
く情報の読み書きができることから、近時急速に普及し
つつある。
は、カード搭載用のＣｈｉｐ ｏｎ Ｂｏａｒｄ型ＩＣ
モジュールに関する− ［従来の技術］ ＩＣカードは、コンパクトでありながら記憶容量が大き
く情報の読み書きができることから、近時急速に普及し
つつある。
第４図〜第】１図は従来のＩＣカードに係り、第４図並
びに第５図示のように、例えば塩化ビニールなどのプラ
スチック製のカード１の収納凹部内に、ＩＣカード用の
ＩＣチップを樹脂で封止してなるＩＣモジュール３を内
蔵・搭載して接着剤２で固着し、該ＩＣモジュール３に
形成した外部接続用の端子部４をカード１の表面と路面
−に露呈させた構成を採っている。そして、ＩＣカード
をカードリーダライタに装着した際には、上記端子部４
を介して情報の読み書きが行なわれるようになっている
。
びに第５図示のように、例えば塩化ビニールなどのプラ
スチック製のカード１の収納凹部内に、ＩＣカード用の
ＩＣチップを樹脂で封止してなるＩＣモジュール３を内
蔵・搭載して接着剤２で固着し、該ＩＣモジュール３に
形成した外部接続用の端子部４をカード１の表面と路面
−に露呈させた構成を採っている。そして、ＩＣカード
をカードリーダライタに装着した際には、上記端子部４
を介して情報の読み書きが行なわれるようになっている
。
第６図は前記ＩＣモジュール３を示している。
同図において、５はモジュール用の基板で、該基板の一
面上にはＩＣチップ接続用の導体パターン６並びに金属
製のダイパッド７が形成されており、また、基板５の他
面には上記導体パターン６とスルーホール８を介して接
続された端子４が形成されている。１０はＩＣチップで
、上記ダイパツド７上に、例えば熱硬化型のエポキシ系
樹脂等よりなるダイボンド材１１を加熱硬化させること
によってダイボンディングされており、また、ＩＣチッ
プ１０の接続端子部は、Ａｕ線１２によって前記導体パ
ターン６とワイヤボンディングによって電気的に接続さ
れている。１３は封止材で、熱硬化型あるいは光硬化型
の封止用樹脂（通常は熱硬化型のエポキシ系樹脂）より
なっており、ボッティグもしくはトランスファモールド
で形成されて前記ＩＣチップ１０を封入・保護するよう
になっている。
面上にはＩＣチップ接続用の導体パターン６並びに金属
製のダイパッド７が形成されており、また、基板５の他
面には上記導体パターン６とスルーホール８を介して接
続された端子４が形成されている。１０はＩＣチップで
、上記ダイパツド７上に、例えば熱硬化型のエポキシ系
樹脂等よりなるダイボンド材１１を加熱硬化させること
によってダイボンディングされており、また、ＩＣチッ
プ１０の接続端子部は、Ａｕ線１２によって前記導体パ
ターン６とワイヤボンディングによって電気的に接続さ
れている。１３は封止材で、熱硬化型あるいは光硬化型
の封止用樹脂（通常は熱硬化型のエポキシ系樹脂）より
なっており、ボッティグもしくはトランスファモールド
で形成されて前記ＩＣチップ１０を封入・保護するよう
になっている。
第７図は前記ＩＣモジュール３の製造工程を示すブロッ
ク図である。同図に示すように、まず工程Ｓ１で前記Ｉ
Ｃチップ１０がエポキシ系熱硬化型樹脂等よりなる前記
ダイボンド材１１によって前記基板５のダイパッド７上
に固着される。次に、工程６２のワイヤボンディング工
程で、ＩＣチップ１０と基板５の前記導体パターン６と
が接続される。続いて工程Ｓ３のポツティング工程で、
ＩＣチップ１０が前記封止材１３で封止され、封止材１
３が熱硬化型樹脂である場合にはこれが硬化した後、封
止材１３が工程Ｓ４の研磨工程で所定厚みまで研磨され
てＩＣモジュール３が完成される。
ク図である。同図に示すように、まず工程Ｓ１で前記Ｉ
Ｃチップ１０がエポキシ系熱硬化型樹脂等よりなる前記
ダイボンド材１１によって前記基板５のダイパッド７上
に固着される。次に、工程６２のワイヤボンディング工
程で、ＩＣチップ１０と基板５の前記導体パターン６と
が接続される。続いて工程Ｓ３のポツティング工程で、
ＩＣチップ１０が前記封止材１３で封止され、封止材１
３が熱硬化型樹脂である場合にはこれが硬化した後、封
止材１３が工程Ｓ４の研磨工程で所定厚みまで研磨され
てＩＣモジュール３が完成される。
なお、前記封止材１３をトランスファモールドで形成す
る場合には、前記工程Ｓ２の次に、工程Ｓ５のトランス
ファモールド工程で封止材１−３を所定厚みに形成する
ことによって、工程は終了する。
る場合には、前記工程Ｓ２の次に、工程Ｓ５のトランス
ファモールド工程で封止材１−３を所定厚みに形成する
ことによって、工程は終了する。
［発明が解決しようとする課題］
ところで、上述した従来のＩＣカード用のＩＣモジュー
ル３は、その製造過程において、まずダイボンド工程後
にはダイボンド材１１の収縮応力によって、ＩＣチップ
１０の表面側には第８図に示すような引張応力が発生す
る。この引張残留応力の大きさは、ダイボンド材１１の
ヤング率によって左右され、高ヤング率のダイボンド材
である程引張残留応力値は大きくなる。
ル３は、その製造過程において、まずダイボンド工程後
にはダイボンド材１１の収縮応力によって、ＩＣチップ
１０の表面側には第８図に示すような引張応力が発生す
る。この引張残留応力の大きさは、ダイボンド材１１の
ヤング率によって左右され、高ヤング率のダイボンド材
である程引張残留応力値は大きくなる。
このダイボンド工程後のＩＣチップ１０表面の引張応力
は、第９図に示すように１次のポツティング工程時の前
記封止材１３の収縮によって圧縮応力側へ緩和されるが
、この緩和の度合いは封止材１３のヤング率によって左
右される。即ち、封止材１３が高ヤング率であればＩＣ
チップ１０の表面側に大きな圧縮応力を及ぼすことにな
り、封止材１３による圧縮応力がダイボンド材１１の引
張応力に打勝てばＩＣチップ１０の表面側には圧縮残留
応力が生じ、また、ダイボンド材１１による引張応力が
封止材１３の圧縮応力に打勝てばＩＣチップ１０の表面
側には依然として引張応力が残留する。
は、第９図に示すように１次のポツティング工程時の前
記封止材１３の収縮によって圧縮応力側へ緩和されるが
、この緩和の度合いは封止材１３のヤング率によって左
右される。即ち、封止材１３が高ヤング率であればＩＣ
チップ１０の表面側に大きな圧縮応力を及ぼすことにな
り、封止材１３による圧縮応力がダイボンド材１１の引
張応力に打勝てばＩＣチップ１０の表面側には圧縮残留
応力が生じ、また、ダイボンド材１１による引張応力が
封止材１３の圧縮応力に打勝てばＩＣチップ１０の表面
側には依然として引張応力が残留する。
さらに封止材１３を、熱硬化型樹脂のポツティングで形
成する場合は、続く封止材１３の研磨工程によって、Ｉ
Ｃチップ１０の表面側に圧縮応力を及ぼしていた封止材
１３の一部が除去されるため、封止材１３による圧縮応
力は緩和される。なお、ＩＣカードは規格上その厚みを
０．７８ｍｍに規定されていて、ＩＣモジュール３の厚
みは最大０．６８ｍｍ以下に制約される。また、ＩＣチ
ップ１０の厚みが０．３ｍｍあり、他の要素要素の厚み
を勘案すると封止材１３の厚みはＩＣチップ１０の表面
上においては０．１８ｍｍ程度以下に制約される。（な
お、封止材１３をトランスファモールド法で形成する場
合は、当初からＩＣチップ１０上において封止材１３の
厚みは０．１８ｍｍ以下に制約されているので、研磨は
不要で研磨による残留応力変化はない。また、封止材１
３を光硬化型の樹脂とした時には、ボッティング後樹脂
上にガラス板を押付けて厚みを規制して、この状態で光
照射により樹脂を硬化させるので、この場合も封止工程
後は応力変化はない。）上述したようにＩＣモジュール
３完成後のＩＣチップ１０の残留応力は、前記したダイ
ボンド材１１のヤング率と、封止材１３のヤング率とに
よって大きく左右される。しかしながら、従来のＩＣモ
ジュール３においては、ダイボンド材１１並びに封止材
１３の各々のヤング率、並びにその組合わせについては
何等考慮がなされておらず、モジュール完成後、第１０
図示のようにＩＣチップ１０が上に凸にそったり、第１
１図示のように下に凸にそったりし、ＩＣチップ１０の
図示上面側もしくは下面側に大きな引張応力が残留しが
ちであった。このため、残留応力と同一方向の外力がＩ
Ｃチップに加わった場合、比較的たやす＜ＩＣチップ１
０の破損が生じるという問題が指摘されていた。
成する場合は、続く封止材１３の研磨工程によって、Ｉ
Ｃチップ１０の表面側に圧縮応力を及ぼしていた封止材
１３の一部が除去されるため、封止材１３による圧縮応
力は緩和される。なお、ＩＣカードは規格上その厚みを
０．７８ｍｍに規定されていて、ＩＣモジュール３の厚
みは最大０．６８ｍｍ以下に制約される。また、ＩＣチ
ップ１０の厚みが０．３ｍｍあり、他の要素要素の厚み
を勘案すると封止材１３の厚みはＩＣチップ１０の表面
上においては０．１８ｍｍ程度以下に制約される。（な
お、封止材１３をトランスファモールド法で形成する場
合は、当初からＩＣチップ１０上において封止材１３の
厚みは０．１８ｍｍ以下に制約されているので、研磨は
不要で研磨による残留応力変化はない。また、封止材１
３を光硬化型の樹脂とした時には、ボッティング後樹脂
上にガラス板を押付けて厚みを規制して、この状態で光
照射により樹脂を硬化させるので、この場合も封止工程
後は応力変化はない。）上述したようにＩＣモジュール
３完成後のＩＣチップ１０の残留応力は、前記したダイ
ボンド材１１のヤング率と、封止材１３のヤング率とに
よって大きく左右される。しかしながら、従来のＩＣモ
ジュール３においては、ダイボンド材１１並びに封止材
１３の各々のヤング率、並びにその組合わせについては
何等考慮がなされておらず、モジュール完成後、第１０
図示のようにＩＣチップ１０が上に凸にそったり、第１
１図示のように下に凸にそったりし、ＩＣチップ１０の
図示上面側もしくは下面側に大きな引張応力が残留しが
ちであった。このため、残留応力と同一方向の外力がＩ
Ｃチップに加わった場合、比較的たやす＜ＩＣチップ１
０の破損が生じるという問題が指摘されていた。
なお従前一般的には、高ヤング率のダイボンド材１１と
高ヤング率の封止材１３とを組合わせて用いることが多
く、例えば、ヤング率が３００〜４００Ｋｇｆ／ｍｍ２
程度の熱硬化型エポキシ樹脂系のダイボンド材１１と、
ヤング率が５００〜−６００Ｋｇｆ／ｍｍ”程度の熱硬
化型エポキシ系の樹脂封止材１３とがしばしば用いられ
ていた。
高ヤング率の封止材１３とを組合わせて用いることが多
く、例えば、ヤング率が３００〜４００Ｋｇｆ／ｍｍ２
程度の熱硬化型エポキシ樹脂系のダイボンド材１１と、
ヤング率が５００〜−６００Ｋｇｆ／ｍｍ”程度の熱硬
化型エポキシ系の樹脂封止材１３とがしばしば用いられ
ていた。
この場合、ダイボンド１１のヤング率が例えば３３０Ｋ
ｇｆ／ｍｍ”、封止材１３のヤング率が５５０Ｋｇｆ／
ｍｍ”とされた時、第３図で特性線Ｃとして示すように
、ダイボンディング後にはＩＣチップ１０の表面側に（
＋）８５ＭＰａの引張応力が生じ、研磨工程後において
もＩＣチップ１０の表面には（＋）５０ＭＰａ強の引張
応力が生じている。因みに、ＩＣチップ１０の破壊限界
値は、引張応力で（＋）１００ＭＰａ、圧縮応力で（−
）５００ＭＰ ａ程度であるため、上記したダイボンド
工程によって生じるＩＣチップ１０の引張応力は、組立
て工程時のＩＣチップクラックの発生や、カード化した
後のＩＣチップ破壊限界値の低下などを招来し、製造歩
留り並びに製品の信頼性を著しく劣化させるという問題
があった。さらに、高ヤング率同士のダイボンド材１１
と封止材１３とを組合わせた場合には、各材料ロット間
の材料定数のバラツキ、硬化工程のバラツキなどによっ
て、各材料に起因する応力の関係が大きく変化し易く、
モジュール完成時の残留応力のバラツキが大きく、残留
応力値制御が困難であるいという問題もあった。
ｇｆ／ｍｍ”、封止材１３のヤング率が５５０Ｋｇｆ／
ｍｍ”とされた時、第３図で特性線Ｃとして示すように
、ダイボンディング後にはＩＣチップ１０の表面側に（
＋）８５ＭＰａの引張応力が生じ、研磨工程後において
もＩＣチップ１０の表面には（＋）５０ＭＰａ強の引張
応力が生じている。因みに、ＩＣチップ１０の破壊限界
値は、引張応力で（＋）１００ＭＰａ、圧縮応力で（−
）５００ＭＰ ａ程度であるため、上記したダイボンド
工程によって生じるＩＣチップ１０の引張応力は、組立
て工程時のＩＣチップクラックの発生や、カード化した
後のＩＣチップ破壊限界値の低下などを招来し、製造歩
留り並びに製品の信頼性を著しく劣化させるという問題
があった。さらに、高ヤング率同士のダイボンド材１１
と封止材１３とを組合わせた場合には、各材料ロット間
の材料定数のバラツキ、硬化工程のバラツキなどによっ
て、各材料に起因する応力の関係が大きく変化し易く、
モジュール完成時の残留応力のバラツキが大きく、残留
応力値制御が困難であるいという問題もあった。
従って５本発明の解決すべき技術的課題は上述した従来
技術のもつ問題点を解消することにあり、その目的とす
るところは、ＩＣチップの残留応力を軽減し、以って製
造歩留りが向上でき、信頼性の高いＩＣカード用の半導
体装［（ＩＣモジュール）を提供することにある。
技術のもつ問題点を解消することにあり、その目的とす
るところは、ＩＣチップの残留応力を軽減し、以って製
造歩留りが向上でき、信頼性の高いＩＣカード用の半導
体装［（ＩＣモジュール）を提供することにある。
［課題を解決するための手段］
本発明の上記した目的は、基板上にＩＣチップをダイボ
ンド材によってダイボンディングすると共に、基板上の
導体パターンとＩＣチップとをワイヤボンディングし、
さらにＩＣチップを封止材で封止してなるＩＣモジュー
ルを、カードに搭載するようにしたＩＣカード用の半導
体装置において、前記ダイボンド材のヤング率を５０Ｋ
ｇｆ／ｍｍ”以下、前記封止材のヤング率を２００Ｋｇ
ｆ／ ｍ ｍ ”以下とすることによって達成される。
ンド材によってダイボンディングすると共に、基板上の
導体パターンとＩＣチップとをワイヤボンディングし、
さらにＩＣチップを封止材で封止してなるＩＣモジュー
ルを、カードに搭載するようにしたＩＣカード用の半導
体装置において、前記ダイボンド材のヤング率を５０Ｋ
ｇｆ／ｍｍ”以下、前記封止材のヤング率を２００Ｋｇ
ｆ／ ｍ ｍ ”以下とすることによって達成される。
［作用］
本願発明者らは種々検討の結果、ヤング率が５０Ｋｇｆ
／ｍｍ”以下のダイボンド材と、ヤング率が２００ Ｋ
ｇ ｆ ／ｍｍ’以下の封止材とを組合わせて用いる
ことによって、ＩＣモジュール作製後のＩＣチップの残
留応力が著しく軽減できることを見出した。即ち実験に
よれば、比較的ヤング率の小さい（比較的軟らかい）ダ
イボンド材及び封止相同゛士を組合わせて用いることに
よって、ヤング率の大きいダイボンド材と封止材同士の
組合わせや、ヤング率の大きなダイボンド材とヤング率
の小さな封止材との組合わせ、あるいは、ヤング率の小
さなダイボンド材とヤング率の大きな封止材の組合わせ
に比して、ＩＣチップの残留応力が著しく軽減・改首さ
れることが確認できた。また、ＩＣモジュールをカード
に搭載してＩＣカード化した後に、ＩＣカードに外力が
加った際のＩＣチップの破壊限界値も向上できることが
確認された。
／ｍｍ”以下のダイボンド材と、ヤング率が２００ Ｋ
ｇ ｆ ／ｍｍ’以下の封止材とを組合わせて用いる
ことによって、ＩＣモジュール作製後のＩＣチップの残
留応力が著しく軽減できることを見出した。即ち実験に
よれば、比較的ヤング率の小さい（比較的軟らかい）ダ
イボンド材及び封止相同゛士を組合わせて用いることに
よって、ヤング率の大きいダイボンド材と封止材同士の
組合わせや、ヤング率の大きなダイボンド材とヤング率
の小さな封止材との組合わせ、あるいは、ヤング率の小
さなダイボンド材とヤング率の大きな封止材の組合わせ
に比して、ＩＣチップの残留応力が著しく軽減・改首さ
れることが確認できた。また、ＩＣモジュールをカード
に搭載してＩＣカード化した後に、ＩＣカードに外力が
加った際のＩＣチップの破壊限界値も向上できることが
確認された。
［実施例］
以下本発明を図示した実施例によって説明する。
第１図は本発明の第１実施例に係るＩＣカード用の半導
体装置たるＩＣモジュールを示す図で、同図において前
記第６図示の従来構成と同一の部材には同一符号を付し
、その説明は重複を避けるため省略する。
体装置たるＩＣモジュールを示す図で、同図において前
記第６図示の従来構成と同一の部材には同一符号を付し
、その説明は重複を避けるため省略する。
該第１実施例のＩＣモジュール３Ａは、前記第６図の従
来例と同等構造をとり同一手法によって作製されている
も、前記ＩＣチップ１０を前記ダイパッド７にダイボン
ディングによって固着するだめのダイボンド材１１Ａと
して、ヤング率が、５０Ｋｇｆ／ｍｍ２以下の樹脂、例
えば熱硬化型シリコーンゴム系の樹脂（ゴム系ペースト
）などが用いられている。該ダイボンド材１１Ａの厚み
は約３０μｒｎに設定されており、ダイボンド材１１Ａ
を加熱硬化することによって、厚み約３００μｍのＩＣ
チップ１０が前記基板５上にダイパッド７を介して固着
される。
来例と同等構造をとり同一手法によって作製されている
も、前記ＩＣチップ１０を前記ダイパッド７にダイボン
ディングによって固着するだめのダイボンド材１１Ａと
して、ヤング率が、５０Ｋｇｆ／ｍｍ２以下の樹脂、例
えば熱硬化型シリコーンゴム系の樹脂（ゴム系ペースト
）などが用いられている。該ダイボンド材１１Ａの厚み
は約３０μｒｎに設定されており、ダイボンド材１１Ａ
を加熱硬化することによって、厚み約３００μｍのＩＣ
チップ１０が前記基板５上にダイパッド７を介して固着
される。
そして、前述の如く前記Ａｕ線１２がワイヤボンディン
グされた後、封止材１３Ａがポツティングによって充填
され、然る後、所定厚みに規制されてＩＣモジュール３
Ａが完成される。この封止材１３Ａは、ヤング率が２０
０Ｋｇｆ／ｍｍ”以下の光硬化型のアクリル系樹脂や熱
硬化型のエポキシ系樹脂などが用いられており、光硬化
型の樹脂を用いた場合には、ボッティグ後ガラス板を押
付けて厚みを規制した状態で光を照射して樹脂を硬化し
て封止材１３Ａを形成し、また、熱硬化型の樹脂を用い
た場合には、樹脂を加熱硬化させた後所磨して封止材１
３Ａを形成する。そしてこのようにして、ＩＣチップ１
０の表面上における封止材１３の厚みは最大値で１８０
μｍ程度になるように設定される。
グされた後、封止材１３Ａがポツティングによって充填
され、然る後、所定厚みに規制されてＩＣモジュール３
Ａが完成される。この封止材１３Ａは、ヤング率が２０
０Ｋｇｆ／ｍｍ”以下の光硬化型のアクリル系樹脂や熱
硬化型のエポキシ系樹脂などが用いられており、光硬化
型の樹脂を用いた場合には、ボッティグ後ガラス板を押
付けて厚みを規制した状態で光を照射して樹脂を硬化し
て封止材１３Ａを形成し、また、熱硬化型の樹脂を用い
た場合には、樹脂を加熱硬化させた後所磨して封止材１
３Ａを形成する。そしてこのようにして、ＩＣチップ１
０の表面上における封止材１３の厚みは最大値で１８０
μｍ程度になるように設定される。
第２図は本発明の第２実施例に係るＩＣカード用の半導
体装置たるＩＣモジュールを示す図で、該実施例におけ
るＩＣモジュール３Ｂは、封止材をトランスファモール
ドによって形成しである。
体装置たるＩＣモジュールを示す図で、該実施例におけ
るＩＣモジュール３Ｂは、封止材をトランスファモール
ドによって形成しである。
同図に示す基板５Ａの一面には、前記導体パターン６並
びにダイパッド７が形成されていると共に、該基板５Ａ
の他面には前記スルーホール８を介して導体パターン６
と接続された前記端子部４が形成されている。そして、
前記ＩＣチップ１０が、第１実施例のダイボンド材１１
Ａと同一の材料。
びにダイパッド７が形成されていると共に、該基板５Ａ
の他面には前記スルーホール８を介して導体パターン６
と接続された前記端子部４が形成されている。そして、
前記ＩＣチップ１０が、第１実施例のダイボンド材１１
Ａと同一の材料。
ヤング率、厚みのダイボンド材１１Ａによってダイボン
ディングされた後、前記Ａｕ線１２によってＩＣチップ
１０と導体パターン６とがワイヤボンディングされ、然
る後、第１実施例の封止材１３Δと同一の材料、ヤング
率の封止材１３Ａ′をトランスファモールド法で形成す
ることによって、ＩＣモジュール３Ｂが完成されるよう
になっている。なお、ＩＣチップ１０の表面上における
封止材１３Ａ′の厚みは前記第１実施例と同様の厚みに
設定されている。
ディングされた後、前記Ａｕ線１２によってＩＣチップ
１０と導体パターン６とがワイヤボンディングされ、然
る後、第１実施例の封止材１３Δと同一の材料、ヤング
率の封止材１３Ａ′をトランスファモールド法で形成す
ることによって、ＩＣモジュール３Ｂが完成されるよう
になっている。なお、ＩＣチップ１０の表面上における
封止材１３Ａ′の厚みは前記第１実施例と同様の厚みに
設定されている。
第３図は、上記した本発明によるＩＣモジュールにおけ
るＩＣチップ１０表面の残留応力と、本発明との対比の
ために示す参考例におけるＩＣモジュールのＩＣチップ
１０表面の残留応力とを、各プロセス（ダイボンディン
グ後、ポツティングによる封止後、モジュール完成後）
毎に示す残留応力特性図である。同図において、特性線
Δが、ダイボンド材のヤング率を０．２Ｋｇｆ／ｍｍ２
（熱硬化型シリコーンゴム系ダイボンド材）とし、封止
材のヤング率を２０Ｋｇｆ／ｍｍ２ （光硬化型アクリ
ル樹脂系封止材）とした本発明の実験例に係るデータを
示している。また、同図の特性線Ｂ（参考例１）が、ダ
イボンド材のヤング率を０．２Ｋｇｆ／ｍｍ” （熱
硬化型シリコーンゴム系ダイボンド材）とし、封止材の
ヤング率を５５０Ｋｇｆ／ｍｍ” （熱硬化型エポキ
シ樹脂系封止材）としたデータを、特性線Ｃ（参考例２
）が、ダイボンド材のヤング率を３３０Ｋｇｆ／ｍｍ２
（熱硬化型エポキシ系ダイボンド材）とし、封止材の
ヤング率を５５０Ｋｇｆ／ｍｍ” （熱硬化型エポキ
シ樹脂系封止材）としたデータを、特性線Ｄ（参考例３
）が、ダイボンド材のヤング率を３３０Ｋｇｆ／ｍｍ２
（熱硬化型エポキシ系ダイボンド材）とし、封止材の
ヤング率を２０ Ｋ ｇ ｆ ／＋ａｍ２（光硬化型ア
クリル樹脂系封止材）としたデータをそれぞれ示してい
る。なお、同図における残留応力値の（＋）側は引張応
力を、（−）側は圧縮応力をそれぞれ示しており、応力
測定はＩＣチップ１０の表面について行なった。
るＩＣチップ１０表面の残留応力と、本発明との対比の
ために示す参考例におけるＩＣモジュールのＩＣチップ
１０表面の残留応力とを、各プロセス（ダイボンディン
グ後、ポツティングによる封止後、モジュール完成後）
毎に示す残留応力特性図である。同図において、特性線
Δが、ダイボンド材のヤング率を０．２Ｋｇｆ／ｍｍ２
（熱硬化型シリコーンゴム系ダイボンド材）とし、封止
材のヤング率を２０Ｋｇｆ／ｍｍ２ （光硬化型アクリ
ル樹脂系封止材）とした本発明の実験例に係るデータを
示している。また、同図の特性線Ｂ（参考例１）が、ダ
イボンド材のヤング率を０．２Ｋｇｆ／ｍｍ” （熱
硬化型シリコーンゴム系ダイボンド材）とし、封止材の
ヤング率を５５０Ｋｇｆ／ｍｍ” （熱硬化型エポキ
シ樹脂系封止材）としたデータを、特性線Ｃ（参考例２
）が、ダイボンド材のヤング率を３３０Ｋｇｆ／ｍｍ２
（熱硬化型エポキシ系ダイボンド材）とし、封止材の
ヤング率を５５０Ｋｇｆ／ｍｍ” （熱硬化型エポキ
シ樹脂系封止材）としたデータを、特性線Ｄ（参考例３
）が、ダイボンド材のヤング率を３３０Ｋｇｆ／ｍｍ２
（熱硬化型エポキシ系ダイボンド材）とし、封止材の
ヤング率を２０ Ｋ ｇ ｆ ／＋ａｍ２（光硬化型ア
クリル樹脂系封止材）としたデータをそれぞれ示してい
る。なお、同図における残留応力値の（＋）側は引張応
力を、（−）側は圧縮応力をそれぞれ示しており、応力
測定はＩＣチップ１０の表面について行なった。
同図から明らかなように、本発明の実験例による特性線
Ａおいては、ダイボンディング後において残留応力が約
（＋）１２ＭＰａ、ポツティング・光照射による封止後
（モジュール完成後）における残留応力が約ＯＭＰ ａ
となり、各参考例に比して残留応力が殆んどない極めて
良好な結果を示し、その残留応力軽減効果は顕著である
。このため、組立て工程時におけるＩＣチップＩＯの破
損やカ−ド化した後のＩＣチップ１０の破壊限界値の低
下を招来することなく、製造歩留り並びに製品の信頼べ
が大幅に向上できることが確認された。これに対し、参
考例として示した特性線Ｃ（高ヤング率のダイボンド材
と高ヤング率の封止材の組合わせ）や、特性線Ｄ（高ヤ
ング率のダイボンド材と低ヤング率の封止材の組合わせ
）では、モジュール完成後においてＩＣチップの表面側
に大きな引張応力が残留しており、ＩＣチップの破壊限
界値を低下させていることは明瞭である。また、参考例
として示した特性線Ｂ（低ヤング率のダイボンド材と高
ヤング率の封止材の組合わせ）は、モジュール完成後の
残留応力は比較的小さなものとなっているが、（）１５
ＭＰａ程度の残留応力が存在していることは否めず、且
つ研磨前の製造途上には大きな残留応力が生じており、
製造過程でのＩＣチップの損傷の虞れがある。
Ａおいては、ダイボンディング後において残留応力が約
（＋）１２ＭＰａ、ポツティング・光照射による封止後
（モジュール完成後）における残留応力が約ＯＭＰ ａ
となり、各参考例に比して残留応力が殆んどない極めて
良好な結果を示し、その残留応力軽減効果は顕著である
。このため、組立て工程時におけるＩＣチップＩＯの破
損やカ−ド化した後のＩＣチップ１０の破壊限界値の低
下を招来することなく、製造歩留り並びに製品の信頼べ
が大幅に向上できることが確認された。これに対し、参
考例として示した特性線Ｃ（高ヤング率のダイボンド材
と高ヤング率の封止材の組合わせ）や、特性線Ｄ（高ヤ
ング率のダイボンド材と低ヤング率の封止材の組合わせ
）では、モジュール完成後においてＩＣチップの表面側
に大きな引張応力が残留しており、ＩＣチップの破壊限
界値を低下させていることは明瞭である。また、参考例
として示した特性線Ｂ（低ヤング率のダイボンド材と高
ヤング率の封止材の組合わせ）は、モジュール完成後の
残留応力は比較的小さなものとなっているが、（）１５
ＭＰａ程度の残留応力が存在していることは否めず、且
つ研磨前の製造途上には大きな残留応力が生じており、
製造過程でのＩＣチップの損傷の虞れがある。
次に示す表−１は、ダイボンド材と封止材のヤング率と
、モジュール化した後のＩＣチップの表面側の残留応力
との関係を実験によって求めた結果を示している。
、モジュール化した後のＩＣチップの表面側の残留応力
との関係を実験によって求めた結果を示している。
（表−１）
上記表−１から明らかなように、サンプルＮｏ。
５．６が残留応力が極めて少ない良好な結果を示してい
る。
る。
なお、上記表−１には示していないが、実験によれば多
少のバラツキはあるも、ダイボンド材のヤング率を５０
Ｋ ｇ ｆ ／ｍｍ”以下、封止材のヤング率を２０
０ Ｋ ｇ ｆ ７ｍｍ２以下の範囲内にしてこれを組
合わせれば、ＩＣモジュール化した後のＩＣチップの残
留応力は大幅に低減できることが確認され、この条件を
満たすヤング率であれば、ダイボンド材及び封止材は、
エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、
フェノール系樹脂など任意の樹脂を用いることができ、
樹脂材料の種類は問われない。
少のバラツキはあるも、ダイボンド材のヤング率を５０
Ｋ ｇ ｆ ／ｍｍ”以下、封止材のヤング率を２０
０ Ｋ ｇ ｆ ７ｍｍ２以下の範囲内にしてこれを組
合わせれば、ＩＣモジュール化した後のＩＣチップの残
留応力は大幅に低減できることが確認され、この条件を
満たすヤング率であれば、ダイボンド材及び封止材は、
エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、
フェノール系樹脂など任意の樹脂を用いることができ、
樹脂材料の種類は問われない。
［発明の効果コ
叙上のように本発明によれば、ＩＣチップの残留応力が
大幅に低減でき、製造歩留りが向上すると共に、ＩＣチ
ップの破壊限界値を引下げる虞れがないので、ＩＣの機
械的強度・動作信頼性の高いＩＣカード用の半導体装［
（ＩＣモジュール）を提供でき、その産業的価値は多大
である。
大幅に低減でき、製造歩留りが向上すると共に、ＩＣチ
ップの破壊限界値を引下げる虞れがないので、ＩＣの機
械的強度・動作信頼性の高いＩＣカード用の半導体装［
（ＩＣモジュール）を提供でき、その産業的価値は多大
である。
第１図は本発明の第１実施例に係るＩＣカード用のＩＣ
モジュールの断面図、第２図は本発明の第２実施例に係
るＩＣカード用のＩＣモジュールの断面図、第３図は本
発明による実験例と参考例の各製造プロセス毎のＩＣチ
ップの残留応力を示す残留応力特性図、第４図〜第１１
図は従来例に係り、第４図はＩＣカードの平面図、第５
図はＩＣカードの要部断面図、第６図はＩＣモジュール
の断面図、第７図はＩＣモジュールの製造工程を示すブ
ロック図、第８図及び第９図はＩＣモジュールの製造過
程でＩＣチップに生じる応力を説明するための模式化し
た説明図、第１０図及び第１１図はＩＣチップのそりを
示す説明図である。 ■・・・・・・カード、２・・・・・・接着剤、３．３
Ａ、３Ｂ・・・・・ＩＣモジュール、４・・・・・・端
子部、５，５Ａ・・・・・・モジュール用の基板、６・
・・・・・導体パターン、７・・・・・・ダイパッド、
８・・・・・・スルーホール、１０・・・・・・ＩＣチ
ップ、１１．ＩＩＡ・・・・・・ダイボンド材、ｌ・・
・・・Ａｕ線、 １３゜ １３Ａ。 ３Ａ ′・・・・・・封止 材。 第１図 第２図 倦８図 第９図 １′ 第１０図 ノ 第 図
モジュールの断面図、第２図は本発明の第２実施例に係
るＩＣカード用のＩＣモジュールの断面図、第３図は本
発明による実験例と参考例の各製造プロセス毎のＩＣチ
ップの残留応力を示す残留応力特性図、第４図〜第１１
図は従来例に係り、第４図はＩＣカードの平面図、第５
図はＩＣカードの要部断面図、第６図はＩＣモジュール
の断面図、第７図はＩＣモジュールの製造工程を示すブ
ロック図、第８図及び第９図はＩＣモジュールの製造過
程でＩＣチップに生じる応力を説明するための模式化し
た説明図、第１０図及び第１１図はＩＣチップのそりを
示す説明図である。 ■・・・・・・カード、２・・・・・・接着剤、３．３
Ａ、３Ｂ・・・・・ＩＣモジュール、４・・・・・・端
子部、５，５Ａ・・・・・・モジュール用の基板、６・
・・・・・導体パターン、７・・・・・・ダイパッド、
８・・・・・・スルーホール、１０・・・・・・ＩＣチ
ップ、１１．ＩＩＡ・・・・・・ダイボンド材、ｌ・・
・・・Ａｕ線、 １３゜ １３Ａ。 ３Ａ ′・・・・・・封止 材。 第１図 第２図 倦８図 第９図 １′ 第１０図 ノ 第 図
Claims (1)
- 基板上にＩＣチップをダイボンド材によつてダイボン
デイングすると共に、基板上の導体パターンとＩＣチッ
プとをワイヤボンデイグし、さらにＩＣチップを封止材
で封止してなるＩＣモジユールを、カードに搭載するよ
うにしたＩＣカード用の半導体装置において、前記ダイ
ボンド材のヤング率を５０Ｋｇｆ／ｍｍ＾２以下、前記
封止材のヤング率を２００Ｋｇｆ／ｍｍ＾２以下とした
ことを特徴とするＩＣカード用の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210682A JPH0260793A (ja) | 1988-08-26 | 1988-08-26 | Ｉｃカード用の半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63210682A JPH0260793A (ja) | 1988-08-26 | 1988-08-26 | Ｉｃカード用の半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260793A true JPH0260793A (ja) | 1990-03-01 |
Family
ID=16593364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63210682A Pending JPH0260793A (ja) | 1988-08-26 | 1988-08-26 | Ｉｃカード用の半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260793A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233834A (ja) * | 1987-03-24 | 1988-09-29 | 株式会社 明治ゴム化成 | ウレタンゴムロ−ル及びその製造方法 |
| JPH02120840U (ja) * | 1989-03-15 | 1990-09-28 | ||
| JP2000299553A (ja) * | 1999-04-13 | 2000-10-24 | Ricoh Microelectronics Co Ltd | 電子回路基板製造方法 |
-
1988
- 1988-08-26 JP JP63210682A patent/JPH0260793A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233834A (ja) * | 1987-03-24 | 1988-09-29 | 株式会社 明治ゴム化成 | ウレタンゴムロ−ル及びその製造方法 |
| JPH02120840U (ja) * | 1989-03-15 | 1990-09-28 | ||
| JP2000299553A (ja) * | 1999-04-13 | 2000-10-24 | Ricoh Microelectronics Co Ltd | 電子回路基板製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100575045C (zh) | 通过注塑成型制造存储卡的方法 | |
| US7012325B2 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
| US7615855B2 (en) | IC card and method of manufacturing the same | |
| TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
| US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US9449912B1 (en) | Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming | |
| KR100636776B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3449796B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20020125564A1 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
| CN108780772A (zh) | 硅通孔芯片的二次封装方法及其二次封装体 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| KR100196285B1 (ko) | 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 | |
| EP0430204B1 (en) | Plastic mould type semiconductor device | |
| US6927485B2 (en) | Substrate for semiconductor package | |
| US6046506A (en) | Semiconductor device with package | |
| JPH0259399A (ja) | Ｉｃカード用の半導体装置 | |
| JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2004087673A (ja) | 樹脂封止型半導体装置 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JP2524585B2 (ja) | Ｉｃカ−ドとその作製方法 | |
| JPH0312467B2 (ja) | ||
| JPH0259400A (ja) | Ｉｃカード用の半導体装置の製造方法 | |
| JP2004179234A (ja) | 半導体装置の製造方法 | |
| US20050266592A1 (en) | Method of fabricating an encapsulated chip and chip produced thereby |