JPH0259400A - Ｉｃカード用の半導体装置の製造方法 - Google Patents
Ｉｃカード用の半導体装置の製造方法Info
- Publication number
- JPH0259400A JPH0259400A JP63209539A JP20953988A JPH0259400A JP H0259400 A JPH0259400 A JP H0259400A JP 63209539 A JP63209539 A JP 63209539A JP 20953988 A JP20953988 A JP 20953988A JP H0259400 A JPH0259400 A JP H0259400A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- die
- bonding material
- hardening
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Credit Cards Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＩＣカード用の半導体装置のｌ遣方法に係り、
更に詳しくは、カード搭載用のＣｈｉｐ ｏｎＢｏａｒ
ｄ型ＩＣモジュ型用Ｃモジュールチップのダイボンディ
ング方法に関する。
更に詳しくは、カード搭載用のＣｈｉｐ ｏｎＢｏａｒ
ｄ型ＩＣモジュ型用Ｃモジュールチップのダイボンディ
ング方法に関する。
［従来の技術］
ＩＣカードは、コンパクトでありながら記憶容量が大き
く情報の読みさぎができることから、近時急速に悴及し
つつある。
く情報の読みさぎができることから、近時急速に悴及し
つつある。
第７図〜第１０図は従来のＩＣカードに係り、第７図並
びに第８図示のように、例えば塩化ビニールなどのプラ
スチック製のカード１の収納凹部内に、ＩＣカード用の
ＩＣチップを樹脂で封止してなるＩＣモジュール３を内
蔵・搭載して接着剤２で固着し、該ＩＣモジュール３に
形成した外部接続用の端子部４をカード１の表面と路面
−に露呈させた構成を採っている。そして、ＩＣカード
をカードリーダライタに装着した際には、上記端子部４
を介して情報の読み書きが行なわれるようになっている
。
びに第８図示のように、例えば塩化ビニールなどのプラ
スチック製のカード１の収納凹部内に、ＩＣカード用の
ＩＣチップを樹脂で封止してなるＩＣモジュール３を内
蔵・搭載して接着剤２で固着し、該ＩＣモジュール３に
形成した外部接続用の端子部４をカード１の表面と路面
−に露呈させた構成を採っている。そして、ＩＣカード
をカードリーダライタに装着した際には、上記端子部４
を介して情報の読み書きが行なわれるようになっている
。
第９図は前記ＩＣモジュール３を示している。
同図において、５はモジュール用の基板で、該基板５の
一面上にはＩＣチップ接続用の導体パターン６並びに金
属製のダイパッド７が形成されており、また、基板５の
他面には上記導体パターン６とスルーホール８を介して
接続された端子部４が形成されている。１０はＩＣチッ
プで、上記平坦なダイパッド７上に例えば熱硬化型のエ
ポキシ系樹脂よりなるダイボンド材１１を加熱硬化させ
ることによってダイボンディングされており、また、Ｉ
Ｃチップ１０の接続端子部は、Ａｕ線１２によって１涌
記導体パターン６とワイヤボンディングによって電気的
に接続されている。１３は封止材で、例えば熱硬化型の
エポキシ系樹脂よりなっており。
一面上にはＩＣチップ接続用の導体パターン６並びに金
属製のダイパッド７が形成されており、また、基板５の
他面には上記導体パターン６とスルーホール８を介して
接続された端子部４が形成されている。１０はＩＣチッ
プで、上記平坦なダイパッド７上に例えば熱硬化型のエ
ポキシ系樹脂よりなるダイボンド材１１を加熱硬化させ
ることによってダイボンディングされており、また、Ｉ
Ｃチップ１０の接続端子部は、Ａｕ線１２によって１涌
記導体パターン６とワイヤボンディングによって電気的
に接続されている。１３は封止材で、例えば熱硬化型の
エポキシ系樹脂よりなっており。
ボッティグもしくはトランスファモールドで形成されて
前記ＩＣチップ１ｏを封入・保護するようになっている
。
前記ＩＣチップ１ｏを封入・保護するようになっている
。
［発明が解決しようとするａＭ］
ところで、上述した従来のＩＣカード用のＩＣモジュー
ル３にあっては、前記ダイボンド材１１の収縮応力によ
って、ＩＣチップ１０の表面側には第１０図に示すよう
に大きな引張応力Ｆ（Ｔ）が発生する。このＩＣチップ
１０の引張残留応力は、時としてＩＣチップ１０の破壊
限界値（引張応力で１００ＭＰａ程度）近傍に達するこ
ともあり、組立て工程時におけるＩＣチップクラックの
発生や、カード化した後のＩＣチップ破壊限界値の低下
などを招来し、製造歩留り並びに製品の信頼性を著しく
劣化させるという開運があった。
ル３にあっては、前記ダイボンド材１１の収縮応力によ
って、ＩＣチップ１０の表面側には第１０図に示すよう
に大きな引張応力Ｆ（Ｔ）が発生する。このＩＣチップ
１０の引張残留応力は、時としてＩＣチップ１０の破壊
限界値（引張応力で１００ＭＰａ程度）近傍に達するこ
ともあり、組立て工程時におけるＩＣチップクラックの
発生や、カード化した後のＩＣチップ破壊限界値の低下
などを招来し、製造歩留り並びに製品の信頼性を著しく
劣化させるという開運があった。
従って、本発明の解決すべき技術的課題は上述した従来
技術のもつ問題点を解消することにあり、その目的とす
るところは、ＩＣチップの残留応力を軽減し、以って製
造歩留りが向上でき、信頼性の高いＩＣカード用の半導
体装置（ＩＣモジュール）を堤供することにある。
技術のもつ問題点を解消することにあり、その目的とす
るところは、ＩＣチップの残留応力を軽減し、以って製
造歩留りが向上でき、信頼性の高いＩＣカード用の半導
体装置（ＩＣモジュール）を堤供することにある。
［課題を解決するための手段］
本発明の上記した目的は、基板上にＩＣチップをダイボ
ンディングすると共に、基板上の導体パターンとＩＣチ
ップとをワイヤボンデイグし、さらにＩＣチップを封止
材で封止してなるＩＣモジュールを、カードに搭載する
ようにしたＩＣカード用の半導体装置の製造方法におい
て、前記ＩＣチップ用のダイボンド材を、特定箇所を硬
化の起点として該起点から遠ざかる方向に順次硬化を進
行させることによって達成される。
ンディングすると共に、基板上の導体パターンとＩＣチ
ップとをワイヤボンデイグし、さらにＩＣチップを封止
材で封止してなるＩＣモジュールを、カードに搭載する
ようにしたＩＣカード用の半導体装置の製造方法におい
て、前記ＩＣチップ用のダイボンド材を、特定箇所を硬
化の起点として該起点から遠ざかる方向に順次硬化を進
行させることによって達成される。
［作用］
本発明は上述の如く、前記ダイボンド材の硬化の起点と
硬化進行方向を制御しているので、従来のようにダイボ
ンド材全体が急激に加熱硬化されるものに比して、ダイ
ボンド材の硬化収縮応力が緩和され、従ってＩＣチップ
の表面側の引張残留応力は大幅に軽減される。
硬化進行方向を制御しているので、従来のようにダイボ
ンド材全体が急激に加熱硬化されるものに比して、ダイ
ボンド材の硬化収縮応力が緩和され、従ってＩＣチップ
の表面側の引張残留応力は大幅に軽減される。
［実施例コ
以下本発明を図示した実施例によって説明する。
第１図は本発明の第１実施例に係るＩＣカード用の半導
体装置たるＩＣモジュールを示す図で、同図において前
記第９図示の従来構成と同一の部材には同一符号を付し
である。
体装置たるＩＣモジュールを示す図で、同図において前
記第９図示の従来構成と同一の部材には同一符号を付し
である。
この本発明の第１実施例に係るＩＣモジュール３Ａは、
封止材１３Ａをトランスファモールドによって形成しで
ある。第１図に示すモジュール用の基板５Ａの一面には
、前記導体パターン６並びに後記する形状のダイパッド
１４が形成されていると共に、該基板５Ａの他面には前
記スルーホール８を介して導体パターン６と接続された
前記端子部４が形成されている。そして、前記ＩＣチッ
プ１０が、ダイボンド材１１によってダイボンディング
された後、前記Ａｕ線１２によってＩＣチップｌＯと導
体パターン６とがワイヤボンディングされ、然る後、封
止材１３Ａをトランスファモールド法で形成することに
よって、ＩＣモジュール３Ａが完成されるようになって
いる。
封止材１３Ａをトランスファモールドによって形成しで
ある。第１図に示すモジュール用の基板５Ａの一面には
、前記導体パターン６並びに後記する形状のダイパッド
１４が形成されていると共に、該基板５Ａの他面には前
記スルーホール８を介して導体パターン６と接続された
前記端子部４が形成されている。そして、前記ＩＣチッ
プ１０が、ダイボンド材１１によってダイボンディング
された後、前記Ａｕ線１２によってＩＣチップｌＯと導
体パターン６とがワイヤボンディングされ、然る後、封
止材１３Ａをトランスファモールド法で形成することに
よって、ＩＣモジュール３Ａが完成されるようになって
いる。
前記金属製のダイパッド１４は、該実施例においては第
２図に示すように、その中央部分に平坦な突出頂部１４
ａと、該突出頂部１４ａから四辺に向って高さが漸次減
じられた傾斜部１４ｂとをもつ、頂部が切落された偏平
な四角錐形状を呈している。そして、ダイパッド１４は
その平坦な下面側を前記基板５Ａ上に適宜手段で密着固
定されるようになっている。
２図に示すように、その中央部分に平坦な突出頂部１４
ａと、該突出頂部１４ａから四辺に向って高さが漸次減
じられた傾斜部１４ｂとをもつ、頂部が切落された偏平
な四角錐形状を呈している。そして、ダイパッド１４は
その平坦な下面側を前記基板５Ａ上に適宜手段で密着固
定されるようになっている。
ＩＣチップ１０のダイボンディングに際しては、前記ダ
イパッド１４の上面側（上記突出頂部１４ａと傾斜部１
４ｂ）に、例えばエポキシ系樹脂などの熱硬化型樹脂よ
りなる前記ダイボンド材１１を塗布した後、前記ＩＣチ
ップ１０が載置され、図示せぬ加熱手段によってダイボ
ンド材１１が加熱硬化される。この際、第３図に示した
ようにＩＣチップ１０の下面中央部分の下のダイボンド
材１１の量は他の部位よりも少ないため、この部分（即
ち突出頂部１４ａ上）で先ず硬化が先行して始まり、突
出頂・部１４ａ上がダイボンド材１１の硬化の起点とな
る。また、突出頂部１４ａの周囲には前記傾斜部１４ｂ
が存在しているため、ダイボンド材１１はＩＣチップ１
０の外縁に向ってその量が増加している。このためＩＣ
チップ１０の外縁に向うほどダイボンド材１１の硬化に
遅延を生じ、硬化はＩＣチップ１０の中央から外周側に
放射状に進行する。このように、グーＣボンド材１１の
硬化が、硬化起点から遠ざかる方向に遅延して進行する
ことによって、ダイボンド材１１の収縮量、即ち収縮応
力を低減でき、よってＩＣチップ１０の表面側の引張応
力が従来に較べて大幅に軽減できる。従って１組立て工
程時におけるＩＣチップクラックの発生の虞れや、カー
ド化した後のＩＣチップ破壊限界値の低下などの悪影響
を排除でき、製造歩留り並びに製品の信頼性が大きく向
上する。
イパッド１４の上面側（上記突出頂部１４ａと傾斜部１
４ｂ）に、例えばエポキシ系樹脂などの熱硬化型樹脂よ
りなる前記ダイボンド材１１を塗布した後、前記ＩＣチ
ップ１０が載置され、図示せぬ加熱手段によってダイボ
ンド材１１が加熱硬化される。この際、第３図に示した
ようにＩＣチップ１０の下面中央部分の下のダイボンド
材１１の量は他の部位よりも少ないため、この部分（即
ち突出頂部１４ａ上）で先ず硬化が先行して始まり、突
出頂・部１４ａ上がダイボンド材１１の硬化の起点とな
る。また、突出頂部１４ａの周囲には前記傾斜部１４ｂ
が存在しているため、ダイボンド材１１はＩＣチップ１
０の外縁に向ってその量が増加している。このためＩＣ
チップ１０の外縁に向うほどダイボンド材１１の硬化に
遅延を生じ、硬化はＩＣチップ１０の中央から外周側に
放射状に進行する。このように、グーＣボンド材１１の
硬化が、硬化起点から遠ざかる方向に遅延して進行する
ことによって、ダイボンド材１１の収縮量、即ち収縮応
力を低減でき、よってＩＣチップ１０の表面側の引張応
力が従来に較べて大幅に軽減できる。従って１組立て工
程時におけるＩＣチップクラックの発生の虞れや、カー
ド化した後のＩＣチップ破壊限界値の低下などの悪影響
を排除でき、製造歩留り並びに製品の信頼性が大きく向
上する。
第４図は本発明の第２実施例に係るＩＣカード用の半導
体装置たるＩＣモジュール３Ｂを示す図で、該実施例は
ダイパッドの形状を除き前記した第９図の従来例と同等
構成をとっており、第９図の構成と同等の部材には同一
符号を付してあり。
体装置たるＩＣモジュール３Ｂを示す図で、該実施例は
ダイパッドの形状を除き前記した第９図の従来例と同等
構成をとっており、第９図の構成と同等の部材には同一
符号を付してあり。
その説明は重複を避けるため制電する。
第４図において１５は金属型のダイパッドで、第５図に
詳細を示すように、該ダイパッド１５は、その中央部分
に平坦な突出頂部１５ａと、該突出頂部１５ａから四辺
に向って高さが漸次減じられた略偏平円錐面状の傾斜部
１５ｂとをもつものとなっている。該実施例におけるダ
イパッド１５も前記第１実施例と同様に、前記ダイボン
ド材１１の硬化を、突出頂部１５ａ上を起点としてＩＣ
チップ１０の外縁に向って放射状に遅延して進行させる
ように機能し、前記実施例と同等の効果を奏することが
できる。
詳細を示すように、該ダイパッド１５は、その中央部分
に平坦な突出頂部１５ａと、該突出頂部１５ａから四辺
に向って高さが漸次減じられた略偏平円錐面状の傾斜部
１５ｂとをもつものとなっている。該実施例におけるダ
イパッド１５も前記第１実施例と同様に、前記ダイボン
ド材１１の硬化を、突出頂部１５ａ上を起点としてＩＣ
チップ１０の外縁に向って放射状に遅延して進行させる
ように機能し、前記実施例と同等の効果を奏することが
できる。
第６図は本発明の第３実施例を示しており、該実施例に
おける金属型のダイパッド１６は、その中心から偏った
隅部近傍に平坦な突出頂部１６ａが形成されていると共
に、該突出頂部１６ａから遠ざかるに従って高さが漸次
減じられた傾斜部１６ｂが形成されている。この実施例
においては。
おける金属型のダイパッド１６は、その中心から偏った
隅部近傍に平坦な突出頂部１６ａが形成されていると共
に、該突出頂部１６ａから遠ざかるに従って高さが漸次
減じられた傾斜部１６ｂが形成されている。この実施例
においては。
前記ダイボンド材１１の硬化は、ＩＣチップ１０の下面
隅部の突出頂部１６ａ上を硬化起点として、図示矢印の
如く硬化起点から遠ざかる方向に放射状に進行し、この
場合も、前記各実施例と同様にダイボンド材１１の硬化
収縮応力が小さくなって、ＩＣチップ１０の表面側の引
張残留応力を大幅に軽減できる。
隅部の突出頂部１６ａ上を硬化起点として、図示矢印の
如く硬化起点から遠ざかる方向に放射状に進行し、この
場合も、前記各実施例と同様にダイボンド材１１の硬化
収縮応力が小さくなって、ＩＣチップ１０の表面側の引
張残留応力を大幅に軽減できる。
以上本発明を図示した実施例によって説明したが、当業
者には本発明の精神を逸脱しない範囲で種々の変形が可
能で、例えば、ダイボンディング工程時のＩＣチップの
位置決めを工夫することによって、ダイパッドの形状を
切頭錐体形状ではなく、頂部が尖った偏平錐体形状とす
ることも可能であり、場合によってはモジュール用の基
板自体にダイパッドに見合う形状を一体形成するように
しても良い。
者には本発明の精神を逸脱しない範囲で種々の変形が可
能で、例えば、ダイボンディング工程時のＩＣチップの
位置決めを工夫することによって、ダイパッドの形状を
切頭錐体形状ではなく、頂部が尖った偏平錐体形状とす
ることも可能であり、場合によってはモジュール用の基
板自体にダイパッドに見合う形状を一体形成するように
しても良い。
［５Ｉ！明の効果コ
以上のように、本発明のＩＣカード用の半導体装置（Ｉ
Ｃモジュール）の製造方法によれば、ＩＣチップの残留
応力を軽減でき、製造歩留り並びにＩＣチップの信頼性
が向上しうるＩＣカード用の半導体装置（ＩＣモジュー
ル）を提供でき、その産業的価値は高い。
Ｃモジュール）の製造方法によれば、ＩＣチップの残留
応力を軽減でき、製造歩留り並びにＩＣチップの信頼性
が向上しうるＩＣカード用の半導体装置（ＩＣモジュー
ル）を提供でき、その産業的価値は高い。
第１図〜第３図は本発明の第１実施例によるＩＣカード
用のＩＣモジュールに係り、第１図はＩＣモジュールの
断面図、第２図（ａ）はダイパッドの１例を示す平面図
、第２図（ｂ）は第２図（ａ）のＡ−Ａ線断面図、第３
図はダイボンド材の硬化進行方向を示す説明図、第４図
及び第５図は本発明の第２実施例によるＩＣカード用の
ＩＣモジュールに係り、第４図はＩＣモジュールの断面
図、第５図（、）はダイパッドの１例を示す平面図、第
５図（ｂ）は第５図（ａ）のＢ−Ｂ線断面図、第６図は
本発明の第３実施例を示す説明図、第７図〜第１０図は
従来例に係り、第７図はＩＣカードの平面図、第８図は
ＩＣカードの要部断面図、第９図はＩＣモジュールの断
面図、第１０図はＩＣチップにおける応力発生を示すた
めの模式化した説明図である。 １・・・・・・カード、２・・・・・・接着剤、３．３
Ａ、３Ｂ・・・・・・ＩＣモジュール、４・・・・・・
端子部、５，５Ａ・・・・・・モジュール用の基板、６
・・・・・・導体パターン、７・・・・・・ダイパッド
、８・・・・・・スルーホール、１０・・・・・・ＩＣ
チップ、１１・・・・・・ダイボンド材、１２・・・・
・・Ａｕ ＃１．ｌ ３ 、 １３ Ａ−−封止材、１
４，１５．１６・・・・・・ダイパッド、１４ａ、１５
ａ、１６ａ・・・・・・突出頂部、１４ｂ、１５ｂ、１
６ｂ・・・・・・傾斜部。 第７図 第１０図 の」お
用のＩＣモジュールに係り、第１図はＩＣモジュールの
断面図、第２図（ａ）はダイパッドの１例を示す平面図
、第２図（ｂ）は第２図（ａ）のＡ−Ａ線断面図、第３
図はダイボンド材の硬化進行方向を示す説明図、第４図
及び第５図は本発明の第２実施例によるＩＣカード用の
ＩＣモジュールに係り、第４図はＩＣモジュールの断面
図、第５図（、）はダイパッドの１例を示す平面図、第
５図（ｂ）は第５図（ａ）のＢ−Ｂ線断面図、第６図は
本発明の第３実施例を示す説明図、第７図〜第１０図は
従来例に係り、第７図はＩＣカードの平面図、第８図は
ＩＣカードの要部断面図、第９図はＩＣモジュールの断
面図、第１０図はＩＣチップにおける応力発生を示すた
めの模式化した説明図である。 １・・・・・・カード、２・・・・・・接着剤、３．３
Ａ、３Ｂ・・・・・・ＩＣモジュール、４・・・・・・
端子部、５，５Ａ・・・・・・モジュール用の基板、６
・・・・・・導体パターン、７・・・・・・ダイパッド
、８・・・・・・スルーホール、１０・・・・・・ＩＣ
チップ、１１・・・・・・ダイボンド材、１２・・・・
・・Ａｕ ＃１．ｌ ３ 、 １３ Ａ−−封止材、１
４，１５．１６・・・・・・ダイパッド、１４ａ、１５
ａ、１６ａ・・・・・・突出頂部、１４ｂ、１５ｂ、１
６ｂ・・・・・・傾斜部。 第７図 第１０図 の」お
Claims (2)
- （１）基板上にＩＣチップをダイボンディングすると共
に、基板上の導体パターンとＩＣチップとをワイヤボン
デイグし、さらにＩＣチップを封止材で封止してなるＩ
Ｃモジュールを、カードに搭載するようにしたＩＣカー
ド用の半導体装置の製造方法において、前記ＩＣチップ
用のダイボンド材を、特定箇所を硬化の起点として該起
点から遠ざかる方向に順次硬化を進行させるようにした
ことを特徴とするＩＣカード用の半導体装置の製造方法
。 - （２）請求項（１）記載において、前記ＩＣチップは前
記基板上に設けられたダイパッドにダイボンディングさ
れ、前記ダイボンド材は、上記ダイパッドの突出頂部を
硬化の起点として硬化が進行するようにされたことを特
徴とするＩＣカード用の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209539A JPH0259400A (ja) | 1988-08-25 | 1988-08-25 | Ｉｃカード用の半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209539A JPH0259400A (ja) | 1988-08-25 | 1988-08-25 | Ｉｃカード用の半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0259400A true JPH0259400A (ja) | 1990-02-28 |
Family
ID=16574484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209539A Pending JPH0259400A (ja) | 1988-08-25 | 1988-08-25 | Ｉｃカード用の半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0259400A (ja) |
-
1988
- 1988-08-25 JP JP63209539A patent/JPH0259400A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194251B1 (en) | Die positioning in integrated circuit packaging | |
| US5214307A (en) | Lead frame for semiconductor devices having improved adhesive bond line control | |
| US7015593B2 (en) | Semiconductor device having contact prevention spacer | |
| KR100636776B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9449912B1 (en) | Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| JPH0372641A (ja) | Ｉｃ実装構造及びその実装方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| US5278101A (en) | Semiconductor device and method for manufacturing the same | |
| US20250006596A1 (en) | Qfn packaged semiconductor device and method of making thereof | |
| JPH0259400A (ja) | Ｉｃカード用の半導体装置の製造方法 | |
| US7008826B2 (en) | Lead-frame-based semiconductor package and fabrication method thereof | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2004087673A (ja) | 樹脂封止型半導体装置 | |
| JP3036339B2 (ja) | 半導体装置 | |
| JPH0260793A (ja) | Ｉｃカード用の半導体装置 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JPH0218956A (ja) | 半導体装置用リードフレーム | |
| JPH10223700A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JPS63120694A (ja) | 半導体装置の製造方法 | |
| JP2524585B2 (ja) | Ｉｃカ−ドとその作製方法 | |
| JPH0737921A (ja) | 半導体装置 | |
| JPH10303233A (ja) | 半導体装置の製造方法 |