JPH0259399A - Ｉｃカード用の半導体装置 - Google Patents
Ｉｃカード用の半導体装置Info
- Publication number
- JPH0259399A JPH0259399A JP63209537A JP20953788A JPH0259399A JP H0259399 A JPH0259399 A JP H0259399A JP 63209537 A JP63209537 A JP 63209537A JP 20953788 A JP20953788 A JP 20953788A JP H0259399 A JPH0259399 A JP H0259399A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- die
- module
- card
- modulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はＩＣカード用の半導体装置に係り、更に詳しく
は、カード塔載用のＣｈｉｐ ｏｎ Ｂｏａｒｄ型ＩＣ
モジュールに関する。
は、カード塔載用のＣｈｉｐ ｏｎ Ｂｏａｒｄ型ＩＣ
モジュールに関する。
［従来の技術］
ＩＣカードは、コンパクトでありながら記憶容量が大き
く情報の読み書きができることから、近時急速に汁及し
つつある。
く情報の読み書きができることから、近時急速に汁及し
つつある。
第６図〜第１０図は従来のＩＣカードに係り、第６図並
びに第７図示のように、例えば塩化ビニールなどのプラ
スチック製のカード１の収納凹部内に、ＩＣカード用の
ＩＣチップを樹脂で封止してなるＩＣモジュール３を内
蔵・塔載して接着剤２で固着し、該ＩＣモジュール３に
形成した外部接続用の端子部４をカード１の表面と路面
−に露呈させた構成を採っている。そして、ＩＣカード
をカードリーダライタに装着した際には、上記端子部４
を介して情報の読み書きが行なわれるようになっている
。
びに第７図示のように、例えば塩化ビニールなどのプラ
スチック製のカード１の収納凹部内に、ＩＣカード用の
ＩＣチップを樹脂で封止してなるＩＣモジュール３を内
蔵・塔載して接着剤２で固着し、該ＩＣモジュール３に
形成した外部接続用の端子部４をカード１の表面と路面
−に露呈させた構成を採っている。そして、ＩＣカード
をカードリーダライタに装着した際には、上記端子部４
を介して情報の読み書きが行なわれるようになっている
。
第８図は前記ＩＣモジュール３を示している。
同図において、５はモジュール用の基板で、該基板の一
面上にはＩＣチップ接続用の導体パターン６並びに金属
製のダイパッド７が形成されており。
面上にはＩＣチップ接続用の導体パターン６並びに金属
製のダイパッド７が形成されており。
また、基板５の他面には上記導体パターン６とスルーホ
ール８を介して接続された端子部４が形成されている。
ール８を介して接続された端子部４が形成されている。
１０はＩＣチップで、上記ダイパッド７上に熱硬化型の
比較的高ヤング率のエポキシ系樹脂よりなるダイボンド
材１１を加熱硬化させることによってダイボンディング
されており、また、ＩＣチップ１０の接続端子部は、Ａ
ｕ線１２によって前記導体パターン６とワイヤボンディ
ングによって電気的に接続されている。１３は封止材で
、例えば熱硬化型のエポキシ系樹脂よりなっており、ボ
ッティグもしくはトランスファモールドで形成されて前
記ＩＣチップ１０を封入・保護するようになっている。
比較的高ヤング率のエポキシ系樹脂よりなるダイボンド
材１１を加熱硬化させることによってダイボンディング
されており、また、ＩＣチップ１０の接続端子部は、Ａ
ｕ線１２によって前記導体パターン６とワイヤボンディ
ングによって電気的に接続されている。１３は封止材で
、例えば熱硬化型のエポキシ系樹脂よりなっており、ボ
ッティグもしくはトランスファモールドで形成されて前
記ＩＣチップ１０を封入・保護するようになっている。
第９図は前記ＩＣモジュール３の製造工程を示すブロッ
ク図である。同図に示すように、まず工程Ｓ１で１油記
ＩＣチツプ１０がエポキシ系熱硬化型樹脂よりなる前記
ダイボンド材１１によって前記基板５のダイパッド７上
に固着される。次に、工程Ｓ２のワイヤボンディング工
程で、ＩＣチップ１０と基板５の前記導体パターン６と
が接続される。続いて工程Ｓ３のボッティング工程で、
ＩＣチップ１０が前記封止材１３で封止され、これが硬
化した後、封止材１３が工程Ｓ４の研磨工程で所定厚み
まで研磨されてＩＣモジュール３が完成される。
ク図である。同図に示すように、まず工程Ｓ１で１油記
ＩＣチツプ１０がエポキシ系熱硬化型樹脂よりなる前記
ダイボンド材１１によって前記基板５のダイパッド７上
に固着される。次に、工程Ｓ２のワイヤボンディング工
程で、ＩＣチップ１０と基板５の前記導体パターン６と
が接続される。続いて工程Ｓ３のボッティング工程で、
ＩＣチップ１０が前記封止材１３で封止され、これが硬
化した後、封止材１３が工程Ｓ４の研磨工程で所定厚み
まで研磨されてＩＣモジュール３が完成される。
なお、前記封止材１３をトランスファモールドで形成す
る場合には、前記工程Ｓ２の次に、工程Ｓ５のトランス
ファモールド工程で封止材１３を所定厚みに形成するこ
とによって、工程は終了する。
る場合には、前記工程Ｓ２の次に、工程Ｓ５のトランス
ファモールド工程で封止材１３を所定厚みに形成するこ
とによって、工程は終了する。
［発明が解決しようとする課ＭＥ
ところで、上述した従来のＩＣカード用のＩＣモジュー
ル３は、前記ダイボンド材１１としてヤング率が３００
Ｋｇｆ／ｍｍ２以上の比較的硬い（高ヤング率の）材料
が用いられており、ダイボンド工程後、ダイボンド材１
１の収縮応力によって、ＩＣチップ１０の表面には第１
０図（ａ）に示すように大きな引張応力が発生する。例
えば、ヤング率３３０Ｋｇｆ／ｍｍ２の熱硬化型のエポ
キシ系のダイボンド材を用いた場合、第４図に・印で示
すように（＋）８５ＭＰａ程度の引張応力が発生する。
ル３は、前記ダイボンド材１１としてヤング率が３００
Ｋｇｆ／ｍｍ２以上の比較的硬い（高ヤング率の）材料
が用いられており、ダイボンド工程後、ダイボンド材１
１の収縮応力によって、ＩＣチップ１０の表面には第１
０図（ａ）に示すように大きな引張応力が発生する。例
えば、ヤング率３３０Ｋｇｆ／ｍｍ２の熱硬化型のエポ
キシ系のダイボンド材を用いた場合、第４図に・印で示
すように（＋）８５ＭＰａ程度の引張応力が発生する。
このダイボンド工程後のＩＣチップ１０表面の引張応力
は、第１０図（ｂ）に示すように、次のポツティング工
程時の前記封止材１３の収縮によって一旦は圧縮応力側
へ緩和されるが、続く封止材１３の研磨工程によって、
第１０図（ｃ）に示すように再びＩＣチップＩＯの表面
には引張応力が発生する。即ち、上述のダイボンド材を
用い、封止材１３としてヤング率が５５０Ｋｇｆ／ｍｍ
２の熱硬化型エポキシ系樹脂を用いた場合には、第４図
示のように研磨工程後はＩＣチップＩＯの表面には（＋
）５０ＭＰａ強の引張応力が生じている。
は、第１０図（ｂ）に示すように、次のポツティング工
程時の前記封止材１３の収縮によって一旦は圧縮応力側
へ緩和されるが、続く封止材１３の研磨工程によって、
第１０図（ｃ）に示すように再びＩＣチップＩＯの表面
には引張応力が発生する。即ち、上述のダイボンド材を
用い、封止材１３としてヤング率が５５０Ｋｇｆ／ｍｍ
２の熱硬化型エポキシ系樹脂を用いた場合には、第４図
示のように研磨工程後はＩＣチップＩＯの表面には（＋
）５０ＭＰａ強の引張応力が生じている。
因みに、ＩＣチップ１０の破壊限界値は、引張応力で（
十）１００ＭＰａ、圧縮応力で（−）５００Ｍ Ｐ ａ
程度であるため、上記したダイボンド工程によって生じ
るＩＣチップＩＯの引張応力は、組立て工程時のＩＣチ
ップクラックの発生や、カード化した後のＩＣチップ破
壊限界値の低下、並びにワイヤボンディングの歩留り低
下などを招来し、製造歩留り並びに製品の信頼性を著し
く劣化させるという問題があった。
十）１００ＭＰａ、圧縮応力で（−）５００Ｍ Ｐ ａ
程度であるため、上記したダイボンド工程によって生じ
るＩＣチップＩＯの引張応力は、組立て工程時のＩＣチ
ップクラックの発生や、カード化した後のＩＣチップ破
壊限界値の低下、並びにワイヤボンディングの歩留り低
下などを招来し、製造歩留り並びに製品の信頼性を著し
く劣化させるという問題があった。
この点を解消するため、前記封止材１３の研磨量をごく
僅かにすることも考えられるが、ＩＣカードは規格上そ
の厚みを０．７８ｍｍに規定されていて、ＩＣモジュー
ル３の厚みは最大０．６８ｍｍ以下に制約される。また
、ＩＣチップ１０の厚みが０．３ｍｍあり、他の要素要
素の厚みを勘案すると封止材１３の厚みはどうしても０
．１８ｍｒｎ程度以下に制約され、ＩＣチップ１０の表
面側の残留引張応力はどうしても緩和不能であった。
僅かにすることも考えられるが、ＩＣカードは規格上そ
の厚みを０．７８ｍｍに規定されていて、ＩＣモジュー
ル３の厚みは最大０．６８ｍｍ以下に制約される。また
、ＩＣチップ１０の厚みが０．３ｍｍあり、他の要素要
素の厚みを勘案すると封止材１３の厚みはどうしても０
．１８ｍｒｎ程度以下に制約され、ＩＣチップ１０の表
面側の残留引張応力はどうしても緩和不能であった。
なお、封止材１３をトランスファモールド法で形成した
場合でも、同様に封止材１３の厚みが制約されるため、
やはりＩＣチップの表面側に引張応力を生じて同様の間
層が指摘された。
場合でも、同様に封止材１３の厚みが制約されるため、
やはりＩＣチップの表面側に引張応力を生じて同様の間
層が指摘された。
従って、本発明の解決すべき技術的課顕は上述した従来
技術のもつ問題点を解消することにあり、その目的とす
るところは、ＩＣチップの残留応力を軽減し、以って製
造歩留りが向上でき、信頼性の高いＩＣカード用の半導
体装置（ＩＣモジュール）を提供することにある。
技術のもつ問題点を解消することにあり、その目的とす
るところは、ＩＣチップの残留応力を軽減し、以って製
造歩留りが向上でき、信頼性の高いＩＣカード用の半導
体装置（ＩＣモジュール）を提供することにある。
［課題を解決するための手段］
本発明の上記した目的は、基板上にＩＣチップをダイボ
ンディングすると共に、基板上の導体パターンとＩＣチ
ップとをワイヤボンデイグし、さらにＩＣチップを封止
材で封止してなるＩＣモジュールを、カードに塔載する
ようにしたＩＣカード用の半導体装置において、前記Ｉ
Ｃチップ用のダイボンド材をヤング率が１００Ｋｇｆ／
ｍｍ”以下の材料とすることによって達成される。
ンディングすると共に、基板上の導体パターンとＩＣチ
ップとをワイヤボンデイグし、さらにＩＣチップを封止
材で封止してなるＩＣモジュールを、カードに塔載する
ようにしたＩＣカード用の半導体装置において、前記Ｉ
Ｃチップ用のダイボンド材をヤング率が１００Ｋｇｆ／
ｍｍ”以下の材料とすることによって達成される。
［作用］
本願発明者らは種々検討の結果、ダイボンド材をヤング
率が１００Ｋｇｆ／ｍｍ”以下の樹脂とすることによっ
て、ＩＣモジュール作製後のＩＣチップの残留応力が著
しく軽減できることを見出した。即ち、従来よりもヤン
グ率が小さな比較的軟らかなダイボンド材を用いること
によって、ダイボンド材の熱収縮に起因して生じるＩＣ
チップ表面側の残留応力が大幅に低減される。また、カ
ード化した後にＩＣカードに外力が加った際のＩＣチッ
プの破壊限界値も向上できることが確認された。
率が１００Ｋｇｆ／ｍｍ”以下の樹脂とすることによっ
て、ＩＣモジュール作製後のＩＣチップの残留応力が著
しく軽減できることを見出した。即ち、従来よりもヤン
グ率が小さな比較的軟らかなダイボンド材を用いること
によって、ダイボンド材の熱収縮に起因して生じるＩＣ
チップ表面側の残留応力が大幅に低減される。また、カ
ード化した後にＩＣカードに外力が加った際のＩＣチッ
プの破壊限界値も向上できることが確認された。
［実施例コ
以下本発明を図示した実施例によって説明する。
第１図は本発明の第１実施例に係るＩＣカード用の半導
体装置たるＩＣそジュールを示す図で、同図において前
記第８図示の従来構成と同一の部材には同一符号を付し
、その説明は重複を避けるため省略する。
体装置たるＩＣそジュールを示す図で、同図において前
記第８図示の従来構成と同一の部材には同一符号を付し
、その説明は重複を避けるため省略する。
該第１実施例のＩＣモジュール３Ａは、前記第８図の従
来例と同等構造をとり同一手法によって作製されている
も、前記ＩＣチップ１０を前記ダイパッド７にダイボン
ディングによって固着するためのダイボンド材１１Ａと
ルて、ヤング率が、０．２Ｋｇｆ／ｍｍ２の熱硬化型シ
リコーンゴム系の樹脂（ゴム系ペースト）が用いられて
いる。
来例と同等構造をとり同一手法によって作製されている
も、前記ＩＣチップ１０を前記ダイパッド７にダイボン
ディングによって固着するためのダイボンド材１１Ａと
ルて、ヤング率が、０．２Ｋｇｆ／ｍｍ２の熱硬化型シ
リコーンゴム系の樹脂（ゴム系ペースト）が用いられて
いる。
該ダイボンド材１１Ａの厚みは約３０μｍに設定されて
おり、ダイボンド材１１Ａを加熱硬化することによって
、厚み約３００μｍのＩＣチップ１０が前記基板５上に
ダイパッド７を介して固着される。
おり、ダイボンド材１１Ａを加熱硬化することによって
、厚み約３００μｍのＩＣチップ１０が前記基板５上に
ダイパッド７を介して固着される。
そして、前述の如く前記Ａｕ線１２がワイヤボンディン
グされた後、前記封止材１３がボッティングによって充
填され、然る後、所定厚みに研磨されてＩＣモジュール
３Ａが完成される。該実施例においては、この封止材１
３としてヤング率が５５０Ｋｇｆ／ｍｍ”の熱硬化型の
エポキシ系樹脂が用いられており、研磨後には、ＩＣチ
ップ１０の表面上における封止材１３の厚みは最大１８
０μｍ程度になるよう設定されている。
グされた後、前記封止材１３がボッティングによって充
填され、然る後、所定厚みに研磨されてＩＣモジュール
３Ａが完成される。該実施例においては、この封止材１
３としてヤング率が５５０Ｋｇｆ／ｍｍ”の熱硬化型の
エポキシ系樹脂が用いられており、研磨後には、ＩＣチ
ップ１０の表面上における封止材１３の厚みは最大１８
０μｍ程度になるよう設定されている。
第２図は本発明の第２実施例に係るＩＣカード用の半導
体装置たるＩＣモジュールを示す図で、該実施例におけ
るＩＣモジュール３Ｂは、封圧材をトランスファモール
ドによって形成しである。
体装置たるＩＣモジュールを示す図で、該実施例におけ
るＩＣモジュール３Ｂは、封圧材をトランスファモール
ドによって形成しである。
同図に示す基板５Ａの一面には、前記導体パターン６並
びにダイパッド７が形成されていると共に、該基板５Ａ
の他面には前記スルーホール８を介して導体パターン６
と接続された前記端子部４が形成されている。そして、
前記ＩＣチップ１０が、第１実施例のダイボンド材ｌＩ
Ａと同一の材料、ヤング率、厚みのダイボンド材１１Ａ
によってダイボンディングされた後、前記Ａｕ線１２に
よってＩＣチップ１０と導体パターン６とがワイヤボン
ディングされ、然る後、第１実施例の封止材１３と同一
の材料、ヤング率の封止材１３′をトランスファモール
ド法で形成することによって、ＩＣモジュール３Ｂが完
成されるようになっている。
びにダイパッド７が形成されていると共に、該基板５Ａ
の他面には前記スルーホール８を介して導体パターン６
と接続された前記端子部４が形成されている。そして、
前記ＩＣチップ１０が、第１実施例のダイボンド材ｌＩ
Ａと同一の材料、ヤング率、厚みのダイボンド材１１Ａ
によってダイボンディングされた後、前記Ａｕ線１２に
よってＩＣチップ１０と導体パターン６とがワイヤボン
ディングされ、然る後、第１実施例の封止材１３と同一
の材料、ヤング率の封止材１３′をトランスファモール
ド法で形成することによって、ＩＣモジュール３Ｂが完
成されるようになっている。
なお、ＩＣチップ１０の表面上における封止材１３′の
厚みは前記第１実施例と同様の厚みに設定されている。
厚みは前記第１実施例と同様の厚みに設定されている。
第４図は、上記した本発明の第１実施例のＩＣチップ１
０表面の残留応力と、従来構成におけるＩＣチップ１０
表面の残留応力とを対比して、各プロセス（ダイボンデ
ィング後、ボッティングによる封止後、研磨後）毎に示
す残留応力特性図で、同図で実線で示されたものが本発
明の第１実施例を、点線で示されたものが従来例を示し
ており、従来構成のものは前記ダイボンド材１１のヤン
グ率が３３０ Ｋ ｇ ｆ ／ ｍ ｍ ２であること
以外は第１実施例と同一条件としである。なお、同図に
おける残留応力値の（＋）側は引張応力を、（−）側は
圧縮応力をそれぞれ示しており、応力測定はＩＣチップ
１０の表面について行なった。
０表面の残留応力と、従来構成におけるＩＣチップ１０
表面の残留応力とを対比して、各プロセス（ダイボンデ
ィング後、ボッティングによる封止後、研磨後）毎に示
す残留応力特性図で、同図で実線で示されたものが本発
明の第１実施例を、点線で示されたものが従来例を示し
ており、従来構成のものは前記ダイボンド材１１のヤン
グ率が３３０ Ｋ ｇ ｆ ／ ｍ ｍ ２であること
以外は第１実施例と同一条件としである。なお、同図に
おける残留応力値の（＋）側は引張応力を、（−）側は
圧縮応力をそれぞれ示しており、応力測定はＩＣチップ
１０の表面について行なった。
同図から明らかなように、本発明の第１実施例において
は、ダイボンディング後において残留応力が約（＋）１
４ＭＰａ、研磨後（モジュール完成後）における残留応
力が約（）１４ＭＰａとなり、従来例に比して残留応力
の軽減効果は顕著である。
は、ダイボンディング後において残留応力が約（＋）１
４ＭＰａ、研磨後（モジュール完成後）における残留応
力が約（）１４ＭＰａとなり、従来例に比して残留応力
の軽減効果は顕著である。
このため、組立て工程時におけるＩＣチップ１０の破損
やカード化した後のＩＣチップ１０の破壊限界値の低下
を招来することなく、製造歩留り並びに製品の（ａ頼性
が大幅に向上できることが確認された。
やカード化した後のＩＣチップ１０の破壊限界値の低下
を招来することなく、製造歩留り並びに製品の（ａ頼性
が大幅に向上できることが確認された。
なお、前記第１．第２実施例ではダイボンド材１１Ａの
ヤング率を０．２Ｋｇｆ／ｍｍ”としているが、実験に
よれば多少のバラツキはあるも、ダイボンド材１１Ａの
ヤング率を約１００Ｋｇｆ／ ｍ ｒｎ ２以下とすれ
ば、ＩＣモジュール化した後のＩＣチップ１０の表面の
残留応力は従来に比して絶対値対比で１／３程度以下に
軽減出来ることが確認され、ヤング率を１００Ｋｇｆ／
ｒｎｍ２とすれば実使用上、歩留り並びに信頼性の向上
に大きく貢献する。なおまた、ＩＣチップ１０の残留応
力を可及的に低減するには封止材のヤング率との兼合い
もあるが、ダイボンド材１１Ａのヤング率は５０ Ｋ
Ｋ ｆ ／ｍｍ”以下とすることが望ましい。
ヤング率を０．２Ｋｇｆ／ｍｍ”としているが、実験に
よれば多少のバラツキはあるも、ダイボンド材１１Ａの
ヤング率を約１００Ｋｇｆ／ ｍ ｒｎ ２以下とすれ
ば、ＩＣモジュール化した後のＩＣチップ１０の表面の
残留応力は従来に比して絶対値対比で１／３程度以下に
軽減出来ることが確認され、ヤング率を１００Ｋｇｆ／
ｒｎｍ２とすれば実使用上、歩留り並びに信頼性の向上
に大きく貢献する。なおまた、ＩＣチップ１０の残留応
力を可及的に低減するには封止材のヤング率との兼合い
もあるが、ダイボンド材１１Ａのヤング率は５０ Ｋ
Ｋ ｆ ／ｍｍ”以下とすることが望ましい。
第５図は、ＩＣモジュール化した後の負荷荷重とＩＣチ
ップ１０の表面の応力との関係を示す荷重一応力特性図
で、同図の特性線Ａがダイボンド材のヤング率を０．２
Ｋｇｆ／ｍｍ”とした場合を、同図の特性線Ｂがダイボ
ンド材のヤング率を２０Ｋｇｆ／ｍｒｎ２とした場合を
、同図の特性線Ｃがダイボンド材のヤング率を１００Ｋ
Ｈｆ ／＋ｎｍ２とした場合の本発明の各実験例を、ま
た、同図の特性線りがダイボンド材のヤング率を３３０
Ｋｇｆ／ ｍ ｍ ”とした場合（従来例）を示してお
り、何れも封止材のヤング率は５５０Ｋｇｆ／ｒｎｍ２
としである。測定方法は、第３図に示すようにＬ＝１２
ｒｎｍ、Ｗ＝ｌ ＯｒｎｍのＩＣモジュール３（３Ａも
しくは３Ｂ）を２本のバー状支持体１４で支承し、反対
面に荷重Ｆを加える３点曲げ試験を行ない、ＩＣチップ
１０の表面応力を測定した。
ップ１０の表面の応力との関係を示す荷重一応力特性図
で、同図の特性線Ａがダイボンド材のヤング率を０．２
Ｋｇｆ／ｍｍ”とした場合を、同図の特性線Ｂがダイボ
ンド材のヤング率を２０Ｋｇｆ／ｍｒｎ２とした場合を
、同図の特性線Ｃがダイボンド材のヤング率を１００Ｋ
Ｈｆ ／＋ｎｍ２とした場合の本発明の各実験例を、ま
た、同図の特性線りがダイボンド材のヤング率を３３０
Ｋｇｆ／ ｍ ｍ ”とした場合（従来例）を示してお
り、何れも封止材のヤング率は５５０Ｋｇｆ／ｒｎｍ２
としである。測定方法は、第３図に示すようにＬ＝１２
ｒｎｍ、Ｗ＝ｌ ＯｒｎｍのＩＣモジュール３（３Ａも
しくは３Ｂ）を２本のバー状支持体１４で支承し、反対
面に荷重Ｆを加える３点曲げ試験を行ない、ＩＣチップ
１０の表面応力を測定した。
第５図から明らかなように、ダイボンド材のヤング率が
１００Ｋｇｆ／ｍｍ２以下であれば、２Ｋｇｆ強の外力
が加っても、ＩＣチップには（＋）１００ＭＰａ以下の
応力しか発生せず、実使用上、ＩＣカードを相当にラフ
に取扱ってもＩＣチップに破壊が生じないことが確認さ
れた。
１００Ｋｇｆ／ｍｍ２以下であれば、２Ｋｇｆ強の外力
が加っても、ＩＣチップには（＋）１００ＭＰａ以下の
応力しか発生せず、実使用上、ＩＣカードを相当にラフ
に取扱ってもＩＣチップに破壊が生じないことが確認さ
れた。
なお、前述した第１．第２実施例においては、ダイボン
ド材としてシリコーンゴム系のものを用いているが、こ
の他にエポキシ系樹脂、アクリル系樹脂などの任意の材
料が選択し得ること勿論である。なおまた、前記封止材
の材料も種々のものが選択可能で、例えば、光硬化型の
アクリル系樹脂をボッティングし、これをガラス板で押
付けてノブみを規制した状態で光照射して樹脂を硬化さ
せ、封止するようにしてもよい。
ド材としてシリコーンゴム系のものを用いているが、こ
の他にエポキシ系樹脂、アクリル系樹脂などの任意の材
料が選択し得ること勿論である。なおまた、前記封止材
の材料も種々のものが選択可能で、例えば、光硬化型の
アクリル系樹脂をボッティングし、これをガラス板で押
付けてノブみを規制した状態で光照射して樹脂を硬化さ
せ、封止するようにしてもよい。
［発明の効果］
叙上のように本発明によれば、ＩＣチップの残留応力が
軽減でき、ｆｆｄ造歩留りが向上すると共に、信頼性の
高いＩＣカード用の半導体装置（ＩＣモジュール）が提
供でき、その産業的価値は多大である。
軽減でき、ｆｆｄ造歩留りが向上すると共に、信頼性の
高いＩＣカード用の半導体装置（ＩＣモジュール）が提
供でき、その産業的価値は多大である。
第１図は本発明の第１実施例に係るＩＣモジュールの断
面図、第２図は本発明の第２実施例に係るＩＣモジュー
ルの断面図、第３図は３点曲げ試験の説明図、第４図は
本発明の第１実施例と従来例の各製造プロセス毎のＩＣ
チップの残留応力を示す残留応力特性図、第５図はダイ
ボンド材のヤング率を異ならせた各ＩＣモジュールにお
ける負荷荷重とＩＣチップの応力との関係を示す荷重−
応力特性図、第６図〜第１０図は従来例に係り、第６図
はＩＣカードの平面図、第７図はＩＣカードの要部断面
図、第８図はＩＣモジュールの断面図、第９図はＩＣモ
ジュールの製造工程を示すブロック図、第１０図はＩＣ
チップの残留応力発生を説明するためのモデル化した説
明図である。 ｌ・・・・・・カード、２・・・・・・接着剤、３．３
Ａ、３Ｂ・・・・・・ＩＣモジュール、４・・・・・・
端子部、５，５Ａ・・・・・・モジュール用の基板、６
・・・・・・導体パターン、７・・・・・・ダイパッド
、８・・・・・・スルーホール、１０・・・・・・ＩＣ
チップ、１１．ＩＩＡ・・・・・・ダイボンド材、１２
・・・・・・Ａｕ線、１３．１３’・・・・・・封止材
。 第５図 第４図
面図、第２図は本発明の第２実施例に係るＩＣモジュー
ルの断面図、第３図は３点曲げ試験の説明図、第４図は
本発明の第１実施例と従来例の各製造プロセス毎のＩＣ
チップの残留応力を示す残留応力特性図、第５図はダイ
ボンド材のヤング率を異ならせた各ＩＣモジュールにお
ける負荷荷重とＩＣチップの応力との関係を示す荷重−
応力特性図、第６図〜第１０図は従来例に係り、第６図
はＩＣカードの平面図、第７図はＩＣカードの要部断面
図、第８図はＩＣモジュールの断面図、第９図はＩＣモ
ジュールの製造工程を示すブロック図、第１０図はＩＣ
チップの残留応力発生を説明するためのモデル化した説
明図である。 ｌ・・・・・・カード、２・・・・・・接着剤、３．３
Ａ、３Ｂ・・・・・・ＩＣモジュール、４・・・・・・
端子部、５，５Ａ・・・・・・モジュール用の基板、６
・・・・・・導体パターン、７・・・・・・ダイパッド
、８・・・・・・スルーホール、１０・・・・・・ＩＣ
チップ、１１．ＩＩＡ・・・・・・ダイボンド材、１２
・・・・・・Ａｕ線、１３．１３’・・・・・・封止材
。 第５図 第４図
Claims (1)
- 基板上にＩＣチップをダイボンディングすると共に、
基板上の導体パターンとＩＣチップとをワイヤボンデイ
グし、さらにＩＣチップを封止材で封止してなるＩＣモ
ジュールを、カードに塔載するようにしたＩＣカード用
の半導体装置において、前記ＩＣチップ用のダイボンド
材を、ヤング率が１００Ｋｇｆ／ｍｍ＾２以下の材料と
したことを特徴とするＩＣカード用の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209537A JPH0259399A (ja) | 1988-08-25 | 1988-08-25 | Ｉｃカード用の半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209537A JPH0259399A (ja) | 1988-08-25 | 1988-08-25 | Ｉｃカード用の半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0259399A true JPH0259399A (ja) | 1990-02-28 |
Family
ID=16574447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209537A Pending JPH0259399A (ja) | 1988-08-25 | 1988-08-25 | Ｉｃカード用の半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0259399A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2684235A1 (fr) * | 1991-11-25 | 1993-05-28 | Gemplus Card Int | Carte a circuit integre comprenant des moyens de protection du circuit integre. |
| JP2007280983A (ja) * | 2006-04-03 | 2007-10-25 | Nichia Chem Ind Ltd | 発光装置 |
-
1988
- 1988-08-25 JP JP63209537A patent/JPH0259399A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2684235A1 (fr) * | 1991-11-25 | 1993-05-28 | Gemplus Card Int | Carte a circuit integre comprenant des moyens de protection du circuit integre. |
| JP2007280983A (ja) * | 2006-04-03 | 2007-10-25 | Nichia Chem Ind Ltd | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7012325B2 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
| US6306684B1 (en) | Stress reducing lead-frame for plastic encapsulation | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US20020153601A1 (en) | Multi-chip package | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| CN105304575A (zh) | 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法 | |
| CN108780772A (zh) | 硅通孔芯片的二次封装方法及其二次封装体 | |
| CN105529308B (zh) | 一种垫块加底部填充的指纹芯片封装结构及制造方法 | |
| JPH0259399A (ja) | Ｉｃカード用の半導体装置 | |
| JPH0260793A (ja) | Ｉｃカード用の半導体装置 | |
| CN205508802U (zh) | 采用垫块预防指纹传感芯片倾斜的封装结构 | |
| JPS6072251A (ja) | 封入された半導体デバイス | |
| CN210429792U (zh) | 一种电子设备 | |
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JP2004087673A (ja) | 樹脂封止型半導体装置 | |
| JPH0547988A (ja) | 半導体装置 | |
| JPS63133653A (ja) | 光消去型半導体メモリ装置 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JP2004179234A (ja) | 半導体装置の製造方法 | |
| JP2524585B2 (ja) | Ｉｃカ−ドとその作製方法 | |
| JPS63120694A (ja) | 半導体装置の製造方法 | |
| JPH0259400A (ja) | Ｉｃカード用の半導体装置の製造方法 | |
| JPH10303233A (ja) | 半導体装置の製造方法 | |
| US20050266592A1 (en) | Method of fabricating an encapsulated chip and chip produced thereby |