JPH0261812B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は入力信号の周波数を応答よく電圧に
変換する周波数−電圧変換器（以下Ｆ−Ｖコンバ
ータと称する）に関するものである。

第１図は従来のＦ−Ｖコンバータの構成例を示
す図であり、以下第１図に従つて説明する。入力
信号_INからコンパレータ６、ワンシヨツト回路
１，２からなるタイミング発生回路は各周期の始
めに短いパルスＰ１とＰ２を発生する。積分器は
パルスＰ２によりリセツトされた後、定電圧V_CI
を積分し、その出力電力V_Iは１周期の終りには
その周期に比例した電圧となる。除算器は定電圧
V_CDを電圧V_Iにて除算し、出力電圧V_Dを発生す
る。１つの周期が終つた時、電圧V_Dはその周期
に比例する電圧V_Iの逆数に比例するから、電圧
V_Dは入力信号の周波数を表わす。この電圧V_Dを
次の周期の始めに、積分器がリセツトされる直前
にサンプルホルダSH１に取り込み、周波数を電
圧に変換した信号V₀として出力する。

この従来のＦ−Ｖコンバータでは、入力信号の
周波数が低くなり、その周期が長くなると、積分
器の出力電圧が大きくなり、遂には出力が飽和
し、回路が動作しなくなる。すなわち、低い周波
数は変換できないという欠点がある。また、定電
圧V_CDを小さくして、変換可能な周波数を低くす
ると、高い周波数でのV_Iを小さくしなくてはな
らず、小さな値を小さな値で除算することにな
り、除算器出力の精度が悪くなるという欠点があ
る。

本発明は上記の欠点を除去するために、現在変
換中の１つ前の周期の変換結果を保持する第２の
サンプルホルダーを設け、その出力電圧V_Hを積
分器の積分入力とし、この積分器の出力と電圧
V_Hを除算器へ入力し、この除算器の出力を第１
のサンプルホルダーにてサンプルし、保持して周
波数の電圧変換値として出力している。

以下、実施例の第２図〜第３図により本発明を
説明する。

第２図は本発明の一実施例のブロツク図であ
り、各部の信号波形は第３図のようになる。今、
周期Ｔ２において、Ｔ２に相当する周波数f₂に対
応する電圧出力V₀₂を決定するときの動作を説明
する。

周期Ｔ２の最初に、前の周期Ｔ１の測定値V_D
がタイミングパルスＰ１によりサンプルホルダー
SH１にサンプルされＴ１に対応する周波数f₁の
変換電圧V₀₁として出力される。引き続き、V₀₁
電圧はタイミングパルスＰ２によりサンプルホル
ダーSH２にサンプルされてSH２の出力V_HはV₀₁
と同じ値にセツトされる。パルスＰ２は、同時に
積分器の積分量をリセツトし、積分器の出力V_I
を０にする。

周期Ｔ２の積分開始時点からの経過時間をｔと
してパルスＰ１，Ｐ２の時間幅が極く短いとし
て、積分係数を１／ａに設定しておくと、 V_I＝１／ａ∫^t _pV_Hｔ＝１／ａV_Hｔ ……式(1) 従つて除算器の出力V_Dは V_D＝V_H／V_I＝V_H／１／ａV_Hｔ＝ａ／ｔ …式(2) 周期Ｔ２に対応する周波数をｆ２として、周期
Ｔ２の終りにはｔＴ２となるので、 V_Dａ／T₂＝ａ／１／f₂＝af2 …式(3) となり、このV_DはタイミングパルスＰ１により
SH１にサンプルされて、出力V₀₂となる。V₀₂は
式(3)よりほぼaf₂であり、この誤差は周期Ｔ２に
比較してパルスＰ１，Ｐ２の時間幅が十分小さけ
れば無視できる。

よつて、本実施例のＦ−Ｖコンバータの変換特
性は、V₀＝a_INとなる。

ここで、入力信号の周波数が一定の定常状態の
時、周期Ｔは一定であり、この時各周期の最後に
は V_I＝１／ａV_HＴ＝１／ａV₀T＝１／ａ・ａ＝１ …式(4) （∵V₀＝af＝ａ・１／Ｔ、定常状態であるからV_H＝ V₀）となり、除算器の除数は、周波数に関係な
く一定の値となる。除算器の被除数を一定にし
て、除数を周期Ｔの一次関数とした従来の方式で
は、周波数が大きくなると除数が小さくなり、除
算器の誤差が増大するが、本発明の方式では、除
数が一定の値に収束するので、従来方式よりも誤
差が小さい。

また、周波数が小さい時は被除数であるV_Hが
小さくなり、積分器が飽和することはない。

次に、他の実施例を第５図のブロツク図に示
す。この実施例の動作波形を第４図に示す。_IN，
_D，Ｐ１，Ｐ２の波形は第３図と同じであるので
省略している。以下、第４図、第５図にもとづい
て説明する。第５図の破線部の回路が加わつたこ
とにより変化するのは、Ｔ１＜Ｔ２の時のV₀₁波
形であり、以下この部分を説明する。

今、V_C＝１に設定しておくと、Ｔ１＜Ｔ２で
あるから周期Ｔ２の始めから時間ｔ＝Ｔ１が経過
した時のV_Iの値は式(1)より V_I＝１／ａV_HT₁＝１／ａV₀₁T₁＝１／ａV₀₁・１／f₁＝１
／ａａ ＝１ …式(5) となり、コンパレータ４の出力Ｐ３が第４図のよ
うに出力される。このＰ３信号により、SH１は
サンプルモードとなり、V₀は除算器出力V_Dに追
従する。なお、この時SH２はホールドモードな
ので、V_Hの値は変らない。

このV₀がV_Dの値を追従している時、周期Ｔ２
の始めからの経過時間をｔ＝T_x，T_xの逆数をf_x
とすると、式(2)より、 V₀＝V_D＝ａ・１／T_x＝ａ・f_x すなわち、V₀はｔ＝T_xの時に、周期Ｔ２が終
了したと仮定した時のＴ２の周波数の変換値にな
つており、この部分はＦ−Ｖコンバータが周波数
を予測して電圧を出力している部分である。この
方式の利点は、入力周波数が突然０となり、Ｔ＝
∝となつたときＦ−Ｖコンバータが予測によつ
て、その出力を０に近づけてゆく点にある。

【図面の簡単な説明】

第１図は従来のＦ−Ｖコンバータの例である。
f_IN…入力信号、V₀…出力信号、V_REF…２値化用
スライスレベル。 第２図は、本発明の実施例である。SH１とSH
２…サンプルホルダー、６…コンパレータ、ワン
シヨツト１とワンシヨツト２…デイジタルパルス
の立下りエツヂをトリガとしてパルスを発生す
る。 第３図は、第２図の各部の波形を示す。第５図
は他の実施例のブロツク図であり、その動作波形
を第４図に示す。

Claims (1)

【特許請求の範囲】
1. １ 入力信号の周波数を入力信号の１周期毎に周
   波数に比例する電圧に変換する周波数電圧変換器
   において、変換した電圧V₀を出力する第１のサ
   ンプルホルダーと、この電圧V₀をサンプルし保
   持する第２のサンプルホルダーと、その出力電圧
   V_Hを積分する積分器と、前記V_Hを前記積分器の
   出力にて除算する除算器と、この除算器からの出
   力を第１のサンプルホルダーのサンプル入力と
   し、変換すべき入力信号から周期を弁別してパル
   スＰ１とこれに続くパルスＰ２を発生するタイミ
   ング発生器を備え、パルスＰ１にて第１のサンプ
   ルホルダーをサンプルさせ、パルスＰ２にて第２
   のサンプルホルダーをサンプルさせると共に積分
   器をリセツトすることを特徴とする周波数−電圧
   変換器。