JPH0261815B2 - - Google Patents
Info
- Publication number
- JPH0261815B2 JPH0261815B2 JP25383A JP25383A JPH0261815B2 JP H0261815 B2 JPH0261815 B2 JP H0261815B2 JP 25383 A JP25383 A JP 25383A JP 25383 A JP25383 A JP 25383A JP H0261815 B2 JPH0261815 B2 JP H0261815B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- resistor
- collector
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Electrophotography Using Other Than Carlson'S Method (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、選択駆動回路、特に多針電極を用い
る静電記録装置のその針電極を選択駆動するため
の回路に関するものである。
る静電記録装置のその針電極を選択駆動するため
の回路に関するものである。
静電記録装置は、電気信号を多針電極に書画状
に印加することにより記録体上に静電潜像を記録
作成するものである。この記録に際しては、針極
を走査せずに針極を与える信号を走査するように
すれば、記録速度が高速となることから、最近で
はこの記録方式が専ら用いられている。ところ
で、この記録方式によると、高速度で選択された
針極に所定の高電圧を印加すること、選択駆動回
路がその集積化上低消費電力の回路構成であるこ
とが必要である。
に印加することにより記録体上に静電潜像を記録
作成するものである。この記録に際しては、針極
を走査せずに針極を与える信号を走査するように
すれば、記録速度が高速となることから、最近で
はこの記録方式が専ら用いられている。ところ
で、この記録方式によると、高速度で選択された
針極に所定の高電圧を印加すること、選択駆動回
路がその集積化上低消費電力の回路構成であるこ
とが必要である。
しかし、従来のこの種の選択駆動回路では、制
御入力に対する出力電気信号の立上りが遅いとい
う欠点を有している。これは、微小電圧の制御入
力を以て高電圧の電気信号の出力状態を制御する
には、何等かのスイツチング素子回路が介在せし
められるが、このスイツチング素子回路の特性な
どに起因して出力の電気信号にその影響があらわ
れるからである。
御入力に対する出力電気信号の立上りが遅いとい
う欠点を有している。これは、微小電圧の制御入
力を以て高電圧の電気信号の出力状態を制御する
には、何等かのスイツチング素子回路が介在せし
められるが、このスイツチング素子回路の特性な
どに起因して出力の電気信号にその影響があらわ
れるからである。
第１図は、従来のこの種の選択駆動回路の回路
構成例を示したものである。これによると、トラ
ンジスタTR１がオン状態にあるとき、ツエナー
ダイオードＤ１によつてトトランジスタTR２の
ベースにはツエナー電圧が印加され、そのエミツ
タはダイオードＤ２を介して印加されるV2によ
りベースに対して逆バイアスがかかつた状態とな
つており、トランジスタTR２はオフ状態にあ
る。一方、トランジスタTR１がオフ状態にある
ときは、トランジスタTR２のベースには電源V1
より抵抗Ｒ１を介してベース電流が供給されるの
で、トランジスタTR２はオン状態となる。この
場合、トランジスタTR２がオフ状態よりオン状
態となるとき、TR２のベースに供給されるベー
ス電流は抵抗Ｒ１を介して供給されるのみであ
り、TR２のスイツチングの高速化の妨げとなつ
ていた。またTR２のエミツタ、抵抗Ｒ２間に直
列にダイオードＤ３が存在することにより、この
Ｄ３のダイナミツクなスイツチング動作による高
速化の限界があつた。この従来例としては特開53
−63926号に示されている。
構成例を示したものである。これによると、トラ
ンジスタTR１がオン状態にあるとき、ツエナー
ダイオードＤ１によつてトトランジスタTR２の
ベースにはツエナー電圧が印加され、そのエミツ
タはダイオードＤ２を介して印加されるV2によ
りベースに対して逆バイアスがかかつた状態とな
つており、トランジスタTR２はオフ状態にあ
る。一方、トランジスタTR１がオフ状態にある
ときは、トランジスタTR２のベースには電源V1
より抵抗Ｒ１を介してベース電流が供給されるの
で、トランジスタTR２はオン状態となる。この
場合、トランジスタTR２がオフ状態よりオン状
態となるとき、TR２のベースに供給されるベー
ス電流は抵抗Ｒ１を介して供給されるのみであ
り、TR２のスイツチングの高速化の妨げとなつ
ていた。またTR２のエミツタ、抵抗Ｒ２間に直
列にダイオードＤ３が存在することにより、この
Ｄ３のダイナミツクなスイツチング動作による高
速化の限界があつた。この従来例としては特開53
−63926号に示されている。
本発明は上記の点に鑑みなされたものであり、
スイツチング動作を行なうトランジスタの駆動用
エネルギー蓄積しておく蓄電器を付加し、高速ス
イツチング動作を実現した選択駆動回路を提案す
ることを目的とする。
スイツチング動作を行なうトランジスタの駆動用
エネルギー蓄積しておく蓄電器を付加し、高速ス
イツチング動作を実現した選択駆動回路を提案す
ることを目的とする。
本発明の一実施例を図面を参照して説明する。
第２図は本発明の一実施例の動作を説明する概
略回路図、第３図は本実施例の回路図である。第
２図に示すスイツチSWがオンよりオフとなる時
に従来トランジスタTrのベース電流IBは抵抗RP
を通して供給されるのみであつたがツエナーダイ
オードＤの両端にコンデンサＣを接続し、スイツ
チSWがオンよりオフになる時に抵抗RPとともに
コンデンサＣより供給されるベース電流IBが電流
増幅されて抵抗Ｒに流れる電流を確保することに
より高速でのスイツチング及びダイオードＤの特
性の影響をなくすことが可能となつた。
略回路図、第３図は本実施例の回路図である。第
２図に示すスイツチSWがオンよりオフとなる時
に従来トランジスタTrのベース電流IBは抵抗RP
を通して供給されるのみであつたがツエナーダイ
オードＤの両端にコンデンサＣを接続し、スイツ
チSWがオンよりオフになる時に抵抗RPとともに
コンデンサＣより供給されるベース電流IBが電流
増幅されて抵抗Ｒに流れる電流を確保することに
より高速でのスイツチング及びダイオードＤの特
性の影響をなくすことが可能となつた。
本発明の代表的な実施例を第３図に示す。図に
おいてＤ１は5Vのツエナーダイオード、V1は約
400V、V2は7Vであり、トランジスタTR１によ
るエミツタ接地形トランジスタ回路のコレクタは
ツエナーダイオードＤ１のアノードに結ばれ、Ｄ
１のカソードは抵抗Ｒ１を介して電源V1に接続
されＤ１と並列にコンデンサＣが接続されてい
る。Ｒ１とＤ１の接続点は抵抗Ｒ５を介してコレ
クタ接地形トランジスタ回路のトランジスタTR
２のベースに結ばれる。トランジスタTR２のエ
ミツタは比較的小さい抵抗Ｒ２を介してTR１の
コレクタに結ばれる。またTR２のベースにはダ
イオードＤ４のカソードが、TR２のエミツタに
はＤ４のアノードが接続されておりTR２のエミ
ツタ側よりベース側に電流を供給すると共に、
TR２のオフ時にベース・エミツタ、間に高電位
の逆バイアスがかかるのを防止している。また
TR２のエミツタとＲ２の接続点にダイオードＤ
２のカソードが接続され、Ｄ２のアノードは電源
V2に結ばれ、Ｄ２とＲ２とTR２のエミツタの接
続点から出力が取り出される。この回路により
TRがオンの時、TR２のベースは約5Vであり、
V2の電位7VからダイオードＤ２の順方向電圧降
下分の電圧を引いた電圧がTR２のエミツタに印
加されており出力は約6Vとなつている。このた
めTR２はオフ状態となつている。他方TR１が
オフのときは、TR２のベースにはＲ１より電流
が供給され、TR２はオン状態となつており低い
インピーダンスの出力を得ている。TR１がオン
状態からオフに変るときはTR１の出力静電容量
の充電は主としてV2からのＤ２，Ｒ２を通して
流れる電流により、またTR２がカツトオフでな
くなると主としてTR２のエミツタからＲ２を通
して流れる定電流によつて行われる。またＤ１と
並列にＣを接続したことによりTR２をON状態
とするためのベース電流をより安定して供給する
ことができる。このためTR２の高速スイツチン
グが可能となると共にＤ１の特性に左右されなく
なつた。
おいてＤ１は5Vのツエナーダイオード、V1は約
400V、V2は7Vであり、トランジスタTR１によ
るエミツタ接地形トランジスタ回路のコレクタは
ツエナーダイオードＤ１のアノードに結ばれ、Ｄ
１のカソードは抵抗Ｒ１を介して電源V1に接続
されＤ１と並列にコンデンサＣが接続されてい
る。Ｒ１とＤ１の接続点は抵抗Ｒ５を介してコレ
クタ接地形トランジスタ回路のトランジスタTR
２のベースに結ばれる。トランジスタTR２のエ
ミツタは比較的小さい抵抗Ｒ２を介してTR１の
コレクタに結ばれる。またTR２のベースにはダ
イオードＤ４のカソードが、TR２のエミツタに
はＤ４のアノードが接続されておりTR２のエミ
ツタ側よりベース側に電流を供給すると共に、
TR２のオフ時にベース・エミツタ、間に高電位
の逆バイアスがかかるのを防止している。また
TR２のエミツタとＲ２の接続点にダイオードＤ
２のカソードが接続され、Ｄ２のアノードは電源
V2に結ばれ、Ｄ２とＲ２とTR２のエミツタの接
続点から出力が取り出される。この回路により
TRがオンの時、TR２のベースは約5Vであり、
V2の電位7VからダイオードＤ２の順方向電圧降
下分の電圧を引いた電圧がTR２のエミツタに印
加されており出力は約6Vとなつている。このた
めTR２はオフ状態となつている。他方TR１が
オフのときは、TR２のベースにはＲ１より電流
が供給され、TR２はオン状態となつており低い
インピーダンスの出力を得ている。TR１がオン
状態からオフに変るときはTR１の出力静電容量
の充電は主としてV2からのＤ２，Ｒ２を通して
流れる電流により、またTR２がカツトオフでな
くなると主としてTR２のエミツタからＲ２を通
して流れる定電流によつて行われる。またＤ１と
並列にＣを接続したことによりTR２をON状態
とするためのベース電流をより安定して供給する
ことができる。このためTR２の高速スイツチン
グが可能となると共にＤ１の特性に左右されなく
なつた。
ツエナーダイオードＤ１は通常のダイオードを
順方向に複数個縦列接続して利用することも可能
である。またＤ１に変えて精密な分割抵抗として
定電圧源としても同様の効果が得られる。またト
ランジスタはNPN型トランジスタに変えてFET
を使用しても同様の構成を実現することはもちろ
んである。
順方向に複数個縦列接続して利用することも可能
である。またＤ１に変えて精密な分割抵抗として
定電圧源としても同様の効果が得られる。またト
ランジスタはNPN型トランジスタに変えてFET
を使用しても同様の構成を実現することはもちろ
んである。
なお、この回路は単に静電記録用の駆動回路と
してのみ利用されるものではなく広く高速のスイ
ツチング回路として適用できることは勿論であ
る。
してのみ利用されるものではなく広く高速のスイ
ツチング回路として適用できることは勿論であ
る。
以上説明したように本発明の駆動回路により極
めて高速なスイツチング回路が実現すると共に定
電圧源として用いる素子の特性に左右されない高
速スイツチング回路を実現することができる。
めて高速なスイツチング回路が実現すると共に定
電圧源として用いる素子の特性に左右されない高
速スイツチング回路を実現することができる。
第１図は従来の選択駆動回路図、第２図は本発
明の動作を説明する概略図、第３図は実施例回路
図である。 図においてＤ，Ｄ１…ツエナーダイオード、Ｄ
２〜Ｄ４…スイツチングダイオード、TR，TR
１，TR２…トランジスタ、Ｒ，RP，Ｒ１〜Ｒ５
…抵抗、Ｃ…コンデンサである。
明の動作を説明する概略図、第３図は実施例回路
図である。 図においてＤ，Ｄ１…ツエナーダイオード、Ｄ
２〜Ｄ４…スイツチングダイオード、TR，TR
１，TR２…トランジスタ、Ｒ，RP，Ｒ１〜Ｒ５
…抵抗、Ｃ…コンデンサである。
Claims (1)
- 【特許請求の範囲】 １ エミツタ接地形トランジスタ回路のコレクタ
より並列接続された定電圧源及びエネルギー蓄積
要素と第１の抵抗を介して電源に接続し、前記定
電圧源及びエネルギー蓄積要素と第１の抵抗との
接続点より第２の抵抗を介してコレクタ接地形ト
ランジスタ回路のベースに接続し、前記コレクタ
接地形トランジスタのエミツタより第３の抵抗を
介して前記エミツタ接地形トランジスタ回路のコ
レクタに接続し、前記コレクタ接地形トランジス
タのエミツタに前記エミツタ接地形トランジスタ
のオン時に、順方向接続となるようにダイオード
を介して一定の電圧を供給し、前記コレクタ接地
形トランジスタのエミツタより出力を取り出す構
成としたことを特徴とする選択駆動回路。 ２ 定電圧源をツエナーダイオードとし、エネル
ギー蓄積要素をコンデンサとしたことを特徴とす
る特許請求の範囲第１項記載の選択駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25383A JPS59126324A (ja) | 1983-01-06 | 1983-01-06 | 選択駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25383A JPS59126324A (ja) | 1983-01-06 | 1983-01-06 | 選択駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126324A JPS59126324A (ja) | 1984-07-20 |
| JPH0261815B2 true JPH0261815B2 (ja) | 1990-12-21 |
Family
ID=11468766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25383A Granted JPS59126324A (ja) | 1983-01-06 | 1983-01-06 | 選択駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126324A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De |
-
1983
- 1983-01-06 JP JP25383A patent/JPS59126324A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126324A (ja) | 1984-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012302A (ko) | 자기기록장치 및 방법 | |
| US5067032A (en) | Head driver | |
| JPH0261815B2 (ja) | ||
| JPH0261816B2 (ja) | ||
| JPH0212843U (ja) | ||
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| JP2595032B2 (ja) | 磁気記録装置 | |
| JPH0158757B2 (ja) | ||
| JP2647645B2 (ja) | 磁気記録装置 | |
| KR900003597B1 (ko) | 헤드 절환 회로 | |
| JPH0570202B2 (ja) | ||
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2540711Y2 (ja) | スリーステート型ドライバ | |
| JPH0726737Y2 (ja) | 間欠供給型の定電流源回路 | |
| JPS6131372Y2 (ja) | ||
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPS622728B2 (ja) | ||
| JP3327408B2 (ja) | レーザ用電源装置 | |
| KR910001573Y1 (ko) | 비데오 카메라의 전원 제어회로 | |
| JPH029394Y2 (ja) | ||
| JP3029727B2 (ja) | インバータ回路 | |
| JPH0350223U (ja) | ||
| JPH05266405A (ja) | 磁気ヘッドのライト駆動回路 |