JPH0261816B2 - - Google Patents
Info
- Publication number
- JPH0261816B2 JPH0261816B2 JP25483A JP25483A JPH0261816B2 JP H0261816 B2 JPH0261816 B2 JP H0261816B2 JP 25483 A JP25483 A JP 25483A JP 25483 A JP25483 A JP 25483A JP H0261816 B2 JPH0261816 B2 JP H0261816B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- circuit
- emitter
- grounded transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Electrophotography Using Other Than Carlson'S Method (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、選択駆動回路、特に多針電極を用い
る静電記録装置のその針電極を選択駆動するため
の回路に関するものである。
る静電記録装置のその針電極を選択駆動するため
の回路に関するものである。
静電記録装置は、電気信号を多針電極に書画状
に印加することにより記録体上に静電潜像を記録
作成するものである。この記録に際しては、針極
を走査せずに針極を与える信号を走査するように
すれば、記録速度が高速となることから、最近で
はこの記録方式が専ら用いられている。ところ
で、この記録方式によると、高速度で選択された
針極に所定の高電圧を印加すること、選択駆動回
路がその集積化上低消費電力の回路構成であるこ
とが必要である。
に印加することにより記録体上に静電潜像を記録
作成するものである。この記録に際しては、針極
を走査せずに針極を与える信号を走査するように
すれば、記録速度が高速となることから、最近で
はこの記録方式が専ら用いられている。ところ
で、この記録方式によると、高速度で選択された
針極に所定の高電圧を印加すること、選択駆動回
路がその集積化上低消費電力の回路構成であるこ
とが必要である。
しかし、従来のこの種の選択駆動回路では、制
御入力に対する出力電気信号の立上りが遅いとい
う欠点を有している。これは、微小電圧の制御入
力を以て高電圧の電気信号の出力状態を制御する
には、何等かのスイツチング素子回路が介在せし
められるが、このスイツチング素子回路の特性な
どに起因して出力の電気信号にその影響があらわ
れるからである。
御入力に対する出力電気信号の立上りが遅いとい
う欠点を有している。これは、微小電圧の制御入
力を以て高電圧の電気信号の出力状態を制御する
には、何等かのスイツチング素子回路が介在せし
められるが、このスイツチング素子回路の特性な
どに起因して出力の電気信号にその影響があらわ
れるからである。
第１図は、従来のこの種の選択駆動回路の回路
構成例を示したものである。これによると、トラ
ンジスタTR１がオン状態にあるとき、ツエナー
ダイオードＤ１によつてトランジスタTR２のベ
ースにはツエナー電圧が印加され、そのエミツタ
はダイオードＤ２を介して印加されるV2により
ベースに対して逆バイアスがかかつた状態となつ
ておりトランジスタTR２はオフ状態にある。一
方、トランジスタTR１がオフ状態にあるとき
は、トランジスタTR２のベースには電源V1より
抵抗Ｒ１を介してベース電流が供給されるので、
トランジスタTR２はオン状態となる。この場
合、トランジスタTR２がオフ状態よりオン状態
となるとき、すなわちダイオードＤ２，Ｄ３の中
間接続点Ｏが電圧値V2よりV1に変化する時にト
ランジスタTR２のベースに供給される電流は上
記抵抗Ｒ１を介して供給されるのみであり、また
ダイオードＤ３が存在することにより、このダイ
オードＤ３のスイツチング動作による高速化の限
界があつた。
構成例を示したものである。これによると、トラ
ンジスタTR１がオン状態にあるとき、ツエナー
ダイオードＤ１によつてトランジスタTR２のベ
ースにはツエナー電圧が印加され、そのエミツタ
はダイオードＤ２を介して印加されるV2により
ベースに対して逆バイアスがかかつた状態となつ
ておりトランジスタTR２はオフ状態にある。一
方、トランジスタTR１がオフ状態にあるとき
は、トランジスタTR２のベースには電源V1より
抵抗Ｒ１を介してベース電流が供給されるので、
トランジスタTR２はオン状態となる。この場
合、トランジスタTR２がオフ状態よりオン状態
となるとき、すなわちダイオードＤ２，Ｄ３の中
間接続点Ｏが電圧値V2よりV1に変化する時にト
ランジスタTR２のベースに供給される電流は上
記抵抗Ｒ１を介して供給されるのみであり、また
ダイオードＤ３が存在することにより、このダイ
オードＤ３のスイツチング動作による高速化の限
界があつた。
本発明は上記の点に鑑みなされたもので、上記
Ｏ点で高速スイツチング、を行なうためダイオー
ドＤ３を取り外すと共にトランジスタTR２のエ
ミツタ・ベース間にダイオードを挿入することに
より高速立上がりパルスの供給を可能とする選択
駆動回路を提供することを目的とする。
Ｏ点で高速スイツチング、を行なうためダイオー
ドＤ３を取り外すと共にトランジスタTR２のエ
ミツタ・ベース間にダイオードを挿入することに
より高速立上がりパルスの供給を可能とする選択
駆動回路を提供することを目的とする。
本発明の最適な実施例回路を第２図に示す。図
に示すようにトランジスタTR２のエミツタ・ベ
ース間にダイオードＤ４を挿入した。これにより
トランジスタTR２のオフよりオン状態となる時
すなわちトランジスタTR１のオン状態よりオフ
状態となる時に抵抗Ｒ１を介して電流を供給する
と共にTR１，Ｄ１，TR２の過渡現象に対して
ダイオードＤ４を介して電流を供給し、TR２の
オフ時にベース・エミツタ間に高電位の逆バイア
スがかかるのを防止したスイツチング回路の高速
化を実現した。
に示すようにトランジスタTR２のエミツタ・ベ
ース間にダイオードＤ４を挿入した。これにより
トランジスタTR２のオフよりオン状態となる時
すなわちトランジスタTR１のオン状態よりオフ
状態となる時に抵抗Ｒ１を介して電流を供給する
と共にTR１，Ｄ１，TR２の過渡現象に対して
ダイオードＤ４を介して電流を供給し、TR２の
オフ時にベース・エミツタ間に高電位の逆バイア
スがかかるのを防止したスイツチング回路の高速
化を実現した。
これにより第１図に示す回路のツエナーダイオ
ードのツエナー電圧を5V，V1を400V、V2を7V
とした場合、Ｏ点の約＋6Vより＋400Vへの立上
りが約5μ秒であつたものが第２図の回路構成と
することにより約3μ秒となつた。さらにエネル
ギー蓄積要素であるコンデンサＣ１をツエナーダ
イオードＤ１の両端に接続した第３図の構成を取
りトランジスタのスイツチング時の過渡時にこの
コンデンサＣ１よりエネルギーを供給することに
より、ツエナーダイオードＤ１の特性に左右され
ることの少ない高速のスイツチング回路が実現
し、前記同様のV1，V2，Ｄ１にて立上りが約1μ
秒に減少し非常に高速でのスイツチング回路が実
現した。
ードのツエナー電圧を5V，V1を400V、V2を7V
とした場合、Ｏ点の約＋6Vより＋400Vへの立上
りが約5μ秒であつたものが第２図の回路構成と
することにより約3μ秒となつた。さらにエネル
ギー蓄積要素であるコンデンサＣ１をツエナーダ
イオードＤ１の両端に接続した第３図の構成を取
りトランジスタのスイツチング時の過渡時にこの
コンデンサＣ１よりエネルギーを供給することに
より、ツエナーダイオードＤ１の特性に左右され
ることの少ない高速のスイツチング回路が実現
し、前記同様のV1，V2，Ｄ１にて立上りが約1μ
秒に減少し非常に高速でのスイツチング回路が実
現した。
定電圧源としてはツエナーダイオードＤ１に変
えてダイオードの直列接続また抵抗分割によつて
定電圧を得ても同様の効果が得られることはもち
ろんである。
えてダイオードの直列接続また抵抗分割によつて
定電圧を得ても同様の効果が得られることはもち
ろんである。
またトランジスタに変えてもFET，VMOS，
SMOS等で等価回路を形成しても同様である。
SMOS等で等価回路を形成しても同様である。
また本発明は静電記録の多針駆動回路を例にと
つて説明したが広くスイツチングを行なう回路構
成に応用できることももちろんである。
つて説明したが広くスイツチングを行なう回路構
成に応用できることももちろんである。
以上説明した様に簡単回路構成により極めて高
速でのスイツチング回路が実現した。
速でのスイツチング回路が実現した。
第１図は従来の回路例図、第２図は本実施例の
選択駆動回路図、第３図は他の実施例の選択駆動
回路図である。 図において、Ｄ１…ツエナーダイオード、Ｄ２
〜Ｄ４…スイツチングダイオード、TR１，TR
２…トランジスタ、Ｃ１…コンデンサ、Ｒ１〜Ｒ
５…抵抗である。
選択駆動回路図、第３図は他の実施例の選択駆動
回路図である。 図において、Ｄ１…ツエナーダイオード、Ｄ２
〜Ｄ４…スイツチングダイオード、TR１，TR
２…トランジスタ、Ｃ１…コンデンサ、Ｒ１〜Ｒ
５…抵抗である。
Claims (1)
- １ エミツタ接地形トランジスタ回路のコレクタ
よりツエナーダイオードと第１の抵抗を介して電
源に接続し、前記ツエナーダイオードと第１の抵
抗の接続点より第２の抵抗を介してコレクタ接地
形トランジスタ回路のベースに接続し、該コレク
タ接地形トランジスタのエミツタに第１のダイオ
ードのアノード端子を、ベースにカソード端子を
接続し、該コレクタ接地形トランジスタのエミツ
タより第３の抵抗を介して前記エミツタ接地形ト
ランジスタのコレクタに接続し、前記コレクタ接
地形トランジスタのエミツタに前記エミツタ接地
形トランジスタのオン時に順方向接続となるよう
に第２のダイオードを介して一定の電圧を供給
し、前記コレクタ接地形トランジスタのエミツタ
より出力を取り出す構成としたことを特徴とする
選択駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25483A JPS59126325A (ja) | 1983-01-06 | 1983-01-06 | 選択駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25483A JPS59126325A (ja) | 1983-01-06 | 1983-01-06 | 選択駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126325A JPS59126325A (ja) | 1984-07-20 |
| JPH0261816B2 true JPH0261816B2 (ja) | 1990-12-21 |
Family
ID=11468789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25483A Granted JPS59126325A (ja) | 1983-01-06 | 1983-01-06 | 選択駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126325A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De |
-
1983
- 1983-01-06 JP JP25483A patent/JPS59126325A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59126325A (ja) | 1984-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412159A (en) | Drive circuit for an alternate phase brushless DC motor | |
| EP0039945B1 (en) | I2l logic circuit | |
| CN1326299C (zh) | 激光二极管驱动装置 | |
| JPS59126325A (ja) | 選択駆動回路 | |
| JPH0261815B2 (ja) | ||
| KR100735504B1 (ko) | 자기 주사형 발광 소자 어레이의 구동 회로 | |
| KR20060022602A (ko) | 플라즈마 표시 패널의 구동 장치 및 구동 방법 | |
| JP2842368B2 (ja) | レーザダイオード駆動回路 | |
| JP2595032B2 (ja) | 磁気記録装置 | |
| KR930001593Y1 (ko) | 온스크린 표시용 발진기의 구동제어회로 | |
| JPS6240408Y2 (ja) | ||
| JP2776652B2 (ja) | 定電圧回路装置 | |
| JPS6123407Y2 (ja) | ||
| JPH0429252B2 (ja) | ||
| KR200141166Y1 (ko) | 고전압 발생회로 | |
| JP3314818B2 (ja) | 半導体不揮発性記憶装置およびその消去書き込み方法 | |
| JP3036917B2 (ja) | 半導体集積回路 | |
| JPH066629Y2 (ja) | スイツチング回路 | |
| KR950000449Y1 (ko) | 브이씨알의 다중 프레임 진행 시스템 | |
| KR910003596Y1 (ko) | 프린트헤드의 구동회로 | |
| JP3135998B2 (ja) | 負荷駆動装置 | |
| JPH048841B2 (ja) | ||
| JPH05266405A (ja) | 磁気ヘッドのライト駆動回路 | |
| JPS60206323A (ja) | 静電記録ヘツドの駆動回路 | |
| JPS6231481B2 (ja) |