JPH066629Y2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPH066629Y2 JPH066629Y2 JP1984129675U JP12967584U JPH066629Y2 JP H066629 Y2 JPH066629 Y2 JP H066629Y2 JP 1984129675 U JP1984129675 U JP 1984129675U JP 12967584 U JP12967584 U JP 12967584U JP H066629 Y2 JPH066629 Y2 JP H066629Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- turned
- switching
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はスイッチング回路に関し、例えばスイッチング
レギュレータなどのように比較的大きい直流電流をバイ
ポーラトランジスタでなるスイッチングトランジスタを
用いてオンオフすることによってスイッチング出力を得
る場合に適用して好適なものである。
レギュレータなどのように比較的大きい直流電流をバイ
ポーラトランジスタでなるスイッチングトランジスタを
用いてオンオフすることによってスイッチング出力を得
る場合に適用して好適なものである。
従来スイッチングレギュレータ等のスイッチング回路に
おいては、バイポーラトランジスタをスイッチング素子
として用いて、比較的大きな直流電流をオンオフするこ
とによって、出力を制御する第３図に示すようなスイッ
チング回路１が用いられている。
おいては、バイポーラトランジスタをスイッチング素子
として用いて、比較的大きな直流電流をオンオフするこ
とによって、出力を制御する第３図に示すようなスイッ
チング回路１が用いられている。
第３図において、Ｑ１はスイッチングトランジスタで、
ＰＮＰ型バイポーラトランジスタでなる。このスッチン
グトランジスタＱ１のベースにはＰＮＰ型バイポーラト
ランジスタで構成されたドライビングトランジスタＱ２
のエミッタが接続され、そのコレクタが抵抗Ｒ３を通じ
てアースされている。
ＰＮＰ型バイポーラトランジスタでなる。このスッチン
グトランジスタＱ１のベースにはＰＮＰ型バイポーラト
ランジスタで構成されたドライビングトランジスタＱ２
のエミッタが接続され、そのコレクタが抵抗Ｒ３を通じ
てアースされている。
スイッチングトランジスタＱ１のエミッタは、直流電源
Ｅが接続された電源端子Ｐ１に接続され、コレクタが直
流化回路２に接続されている。これによりスイッチング
トランジスタＱ１がオンオフ動作したとき、電源Ｅから
流し込まれる直流電流がオンオフされ、これによりスイ
ッチングトランジスタＱ１のコレクタに得られる第４図
（Ａ）及び（Ｂ）に示すようなコレクタ電圧ＶＣ及び電
流ｉｃが直流化回路２の電流ラインＷに供給される。
Ｅが接続された電源端子Ｐ１に接続され、コレクタが直
流化回路２に接続されている。これによりスイッチング
トランジスタＱ１がオンオフ動作したとき、電源Ｅから
流し込まれる直流電流がオンオフされ、これによりスイ
ッチングトランジスタＱ１のコレクタに得られる第４図
（Ａ）及び（Ｂ）に示すようなコレクタ電圧ＶＣ及び電
流ｉｃが直流化回路２の電流ラインＷに供給される。
直流化回路２は電流ラインＷ及びアース間に接続された
整流用ダイオードＤ１を有し、かくして整流された出力
がリアクトルＬ１を通じて平滑用コンデンサＣ２に供給
され、この平滑用コンデンサＣ２の両端電圧が直流出力
ＶＯＵＴとして出力端子Ｐ２に送出される。
整流用ダイオードＤ１を有し、かくして整流された出力
がリアクトルＬ１を通じて平滑用コンデンサＣ２に供給
され、この平滑用コンデンサＣ２の両端電圧が直流出力
ＶＯＵＴとして出力端子Ｐ２に送出される。
ドライビングトランジスタＱ２のベースには、制御入力
端子Ｐ３に与えられるオンオフ制御信号ＣＯＮがベース
抵抗Ｒ２及びスピードアップ用コンデンサＣ１の並列回
路を通じて与えられる。このオンオフ制御信号ＣＯＮは
別途パルス幅変調回路（図示せず）において出力電圧Ｖ
ＯＵＴに基づいてパルス幅変調して得られるパルスでな
り、このオンオフ制御信号ＣＯＮによってスイッチング
トランジスタＱ１のオン区間ＴＯＮ及びオフ区間Ｔ
ＯＦＦ（第４図）の比率を変更制御することによって、
出力電圧ＶＯＵＴの値を所定値に調整できるようになさ
れている。
端子Ｐ３に与えられるオンオフ制御信号ＣＯＮがベース
抵抗Ｒ２及びスピードアップ用コンデンサＣ１の並列回
路を通じて与えられる。このオンオフ制御信号ＣＯＮは
別途パルス幅変調回路（図示せず）において出力電圧Ｖ
ＯＵＴに基づいてパルス幅変調して得られるパルスでな
り、このオンオフ制御信号ＣＯＮによってスイッチング
トランジスタＱ１のオン区間ＴＯＮ及びオフ区間Ｔ
ＯＦＦ（第４図）の比率を変更制御することによって、
出力電圧ＶＯＵＴの値を所定値に調整できるようになさ
れている。
かかる構成に加えて、スイッチングトランジスタＱ１の
ベース及びエミッタ間にはベースキャリア消失用抵抗Ｒ
１が接続されている。
ベース及びエミッタ間にはベースキャリア消失用抵抗Ｒ
１が接続されている。
第３図の構成において、ドライビングトランジスタＱ２
がそのベースに与えられるオンオフ制御信号ＣＯＮによ
ってオンオフ動作すると、そのオン動作時、トランジス
タＱ２を通じてスイッチングトランジスタＱ１のベース
にアース電位に近い電位が与えられることにより、スイ
ッチングトランジスタＱ１がオン動作する。このときト
ランジスタＱ１を通じて流れるコレクタ電流ｉＣは第４
図（Ｂ）においてオン区間ＴＯＮで示すように、０の値
から次第に大きくなって行き、またコレクタ電圧ＶＣは
オン区間ＴＯＮの開始時点ｔ１において急速に電源Ｅの
値に立上り、その後区間ＴＯＮの間その値を維持する。
がそのベースに与えられるオンオフ制御信号ＣＯＮによ
ってオンオフ動作すると、そのオン動作時、トランジス
タＱ２を通じてスイッチングトランジスタＱ１のベース
にアース電位に近い電位が与えられることにより、スイ
ッチングトランジスタＱ１がオン動作する。このときト
ランジスタＱ１を通じて流れるコレクタ電流ｉＣは第４
図（Ｂ）においてオン区間ＴＯＮで示すように、０の値
から次第に大きくなって行き、またコレクタ電圧ＶＣは
オン区間ＴＯＮの開始時点ｔ１において急速に電源Ｅの
値に立上り、その後区間ＴＯＮの間その値を維持する。
やがてオン区間ＴＯＮが時点ｔ２において終了すると、
スイッチングトランジスタＱ１がオフ動作することによ
って、コレクタ電流ｉＣが流れなくなり（第４図
（Ｂ））、コレクタ電圧ＶＣがダイオードＤ１を介して
アース電位に戻る。
スイッチングトランジスタＱ１がオフ動作することによ
って、コレクタ電流ｉＣが流れなくなり（第４図
（Ｂ））、コレクタ電圧ＶＣがダイオードＤ１を介して
アース電位に戻る。
ところがスイッチングトランジスタＱ１が時点ｔ２にお
いてオン状態からオフ状態に切換わる際に、オン動作時
にベースに流れていたベースキャリアをベースキャリア
消失用抵抗Ｒ１を通じてエミッタに引出すようになさ
れ、これによりトランジスタＱ１のオフ状態への切換時
間を短縮するようになされている。
いてオン状態からオフ状態に切換わる際に、オン動作時
にベースに流れていたベースキャリアをベースキャリア
消失用抵抗Ｒ１を通じてエミッタに引出すようになさ
れ、これによりトランジスタＱ１のオフ状態への切換時
間を短縮するようになされている。
因にスイッチングトランジスタＱ１がオン動作している
とき、トランジスタＱ１を飽和領域で動作させるように
することにより、トランジスタＱ１のエミッタ−コレク
タ間の等価インピーダンスをできるだけ低くし、これに
よりトランジスタＱ１における電力損失を少なくするよ
うになされている。そのためトランジスタＱ１をオフ動
作させたとき、ベースには大量のベースキャリアが残っ
ているからトランジスタＱ１が遮断領域に移行するまで
の間に、能動領域で動作する状態が生ずる。この能動領
域での動作は、ベースキャリアが消失して行くに従って
遮断領域に近づいて行き、やがてベースキャリアが消失
し切ると、トランジスタＱ１は遮断領域の動作に入り、
かくして区間ＴＯＦＦにおけるコレクタ電流ｉＣ＝０、
コレクタ電圧ＶＣ＝０の状態が得られる。
とき、トランジスタＱ１を飽和領域で動作させるように
することにより、トランジスタＱ１のエミッタ−コレク
タ間の等価インピーダンスをできるだけ低くし、これに
よりトランジスタＱ１における電力損失を少なくするよ
うになされている。そのためトランジスタＱ１をオフ動
作させたとき、ベースには大量のベースキャリアが残っ
ているからトランジスタＱ１が遮断領域に移行するまで
の間に、能動領域で動作する状態が生ずる。この能動領
域での動作は、ベースキャリアが消失して行くに従って
遮断領域に近づいて行き、やがてベースキャリアが消失
し切ると、トランジスタＱ１は遮断領域の動作に入り、
かくして区間ＴＯＦＦにおけるコレクタ電流ｉＣ＝０、
コレクタ電圧ＶＣ＝０の状態が得られる。
ところが第３図の構成のように、ベースキャリアを消失
させるために抵抗Ｒ１を設けた場合には、トランジスタ
Ｑ１がオン時にエミッタ−ベース間に形成されていた電
圧すなわちベース−エミッタ電圧ＶＢＥがトランジスタ
Ｑ１のオフ時点ｔ２において抵抗Ｒ１の両端に与えられ
るので、この電圧（ＶＢＥ＝０．６〔Ｖ〕程度）に基づ
いて抵抗Ｒ１に流れる電流が決まるために、ベースキャ
リアの消失時間を短縮しようとしても、抵抗Ｒ１によっ
て制限されて十分な効果を得ることができない。
させるために抵抗Ｒ１を設けた場合には、トランジスタ
Ｑ１がオン時にエミッタ−ベース間に形成されていた電
圧すなわちベース−エミッタ電圧ＶＢＥがトランジスタ
Ｑ１のオフ時点ｔ２において抵抗Ｒ１の両端に与えられ
るので、この電圧（ＶＢＥ＝０．６〔Ｖ〕程度）に基づ
いて抵抗Ｒ１に流れる電流が決まるために、ベースキャ
リアの消失時間を短縮しようとしても、抵抗Ｒ１によっ
て制限されて十分な効果を得ることができない。
従って第４図における時点ｔ２において、トランジスタ
Ｑ１がオフ動作を開始した後能動領域の動作状態にある
区間ＴＣＡが長くなり、この能動領域区間ＴＣＡの間に
引続き生じているコレクタ電流ｉＣ及びコレクタ電圧Ｖ
Ｃの積によって決まるかなり大きな消費電力ＰＱ１（第
４図（Ｃ））が発生することを回避し得ない。
Ｑ１がオフ動作を開始した後能動領域の動作状態にある
区間ＴＣＡが長くなり、この能動領域区間ＴＣＡの間に
引続き生じているコレクタ電流ｉＣ及びコレクタ電圧Ｖ
Ｃの積によって決まるかなり大きな消費電力ＰＱ１（第
４図（Ｃ））が発生することを回避し得ない。
本考案は以上の点を考慮してなされたもので、スイッチ
ングトランジスタＱ１のオフ動作時において、ベースキ
ャリアの消失時間を短縮することによって、スイッチン
グトランジスタＱ１に発生する電力損失ＰＱ１を低減さ
せようとするものである。
ングトランジスタＱ１のオフ動作時において、ベースキ
ャリアの消失時間を短縮することによって、スイッチン
グトランジスタＱ１に発生する電力損失ＰＱ１を低減さ
せようとするものである。
以上の問題点を解決するため本考案においては、スピー
ドアップ用コンデンサＣ１を介してオンオフ制御信号Ｃ
ＯＮによってオンオフ動作するバイポーラトランジスタ
で構成されたドライビングトランジスタＱ２のオンオフ
出力をスイッチングトランジスタＱ１のベースに与えて
オンオフ制御し、このスイッチングトランジスタＱ１に
よって直流入力をオンオフしてスイッチング出力を送出
し、ドライビングトランジスタＱ２に与えられるオンオ
フ制御信号をスピードアップ用コンデンサＣ１を共用し
てベースキャリア消失用トランジスタＱ３のベースに与
えて、このベースキャリア消失用トランジスタＱ３をド
ライビングトランジスタＱ２と逆動作させ、ベースキャ
リア消失用トランジスタＱ３がオン動作したときそのエ
ミッタ−コレクタを通じてスイッチングトランジスタＱ
１のベースのベースキャリアをエミッタに引出すように
構成する。
ドアップ用コンデンサＣ１を介してオンオフ制御信号Ｃ
ＯＮによってオンオフ動作するバイポーラトランジスタ
で構成されたドライビングトランジスタＱ２のオンオフ
出力をスイッチングトランジスタＱ１のベースに与えて
オンオフ制御し、このスイッチングトランジスタＱ１に
よって直流入力をオンオフしてスイッチング出力を送出
し、ドライビングトランジスタＱ２に与えられるオンオ
フ制御信号をスピードアップ用コンデンサＣ１を共用し
てベースキャリア消失用トランジスタＱ３のベースに与
えて、このベースキャリア消失用トランジスタＱ３をド
ライビングトランジスタＱ２と逆動作させ、ベースキャ
リア消失用トランジスタＱ３がオン動作したときそのエ
ミッタ−コレクタを通じてスイッチングトランジスタＱ
１のベースのベースキャリアをエミッタに引出すように
構成する。
ベースキャリア消失用トランジスタＱ３はスイッチング
トランジスタＱ１がオン状態からオフ状態に切換わる時
オン動作して、スイッチングトランジスタＱ１のベース
をエミッタに接続することによって、スイッチングトラ
ンジスタＱ１のベースキャリアをベースキャリア消失用
トランジスタのエミッタ−コレクタを通じて引出す。こ
のときベースキャリア消失用トランジスタのエミッタ−
コレクタの等価インピーダンスは十分に小さいので、ス
イッチングトランジスタＱ１のベースキャリアは短時間
の間に消失する。またドライビングトランジスタＱ２及
びベースキャリア消失用トランジスタＱ３を共用のスピ
ードアップ用コンデンサＣ１を介して駆動するようにし
たことにより、ベースキャリアの消失を一段と速めるこ
とができる。従ってスイッチングトランジスタＱ１は短
時間の間にオフ状態に切換わり、これにより出力損失が
従来の場合と比較して格段的に小さくなる。
トランジスタＱ１がオン状態からオフ状態に切換わる時
オン動作して、スイッチングトランジスタＱ１のベース
をエミッタに接続することによって、スイッチングトラ
ンジスタＱ１のベースキャリアをベースキャリア消失用
トランジスタのエミッタ−コレクタを通じて引出す。こ
のときベースキャリア消失用トランジスタのエミッタ−
コレクタの等価インピーダンスは十分に小さいので、ス
イッチングトランジスタＱ１のベースキャリアは短時間
の間に消失する。またドライビングトランジスタＱ２及
びベースキャリア消失用トランジスタＱ３を共用のスピ
ードアップ用コンデンサＣ１を介して駆動するようにし
たことにより、ベースキャリアの消失を一段と速めるこ
とができる。従ってスイッチングトランジスタＱ１は短
時間の間にオフ状態に切換わり、これにより出力損失が
従来の場合と比較して格段的に小さくなる。
以下図面について本考案の一実施例を詳述する。第３図
との対応部分に同一符号を付して示す第１図において、
スイッチングトランジスタＱ１のエミッタ及びベース間
にベースキャリア消失用トランジスタＱ３のコレクタ−
エミッタを接続する。このベースキャリア消失用トラン
ジスタＱ３のベース及びドライビングトランジスタＱ２
のベースには、直流電源端子Ｐ１からバイアス抵抗Ｒ１
１を通じてバイアス電圧が供給される。かくしてドライ
ビングトランジスタＱ２のベースに低い電圧レベルのオ
ンオフ制御信号ＣＯＮが与えられたとき、オン動作する
ことによってスイッチングトランジスタＱ１がオン動作
する時には、ベースキャリア消失用トランジスタＱ３が
オフ動作する。これとは逆にトランジスタＱ２に高い電
圧レベルのオンオフ制御信号ＣＯＮが供給されてオフ動
作することによってトランジスタＱ１がオフ動作したと
き、トランジスタＱ３がオン動作してトランジスタＱ１
のベースをトランジスタＱ３のコレクタ−エミッタを介
してトランジスタＱ１のエミッタに接続するようになさ
れている。
との対応部分に同一符号を付して示す第１図において、
スイッチングトランジスタＱ１のエミッタ及びベース間
にベースキャリア消失用トランジスタＱ３のコレクタ−
エミッタを接続する。このベースキャリア消失用トラン
ジスタＱ３のベース及びドライビングトランジスタＱ２
のベースには、直流電源端子Ｐ１からバイアス抵抗Ｒ１
１を通じてバイアス電圧が供給される。かくしてドライ
ビングトランジスタＱ２のベースに低い電圧レベルのオ
ンオフ制御信号ＣＯＮが与えられたとき、オン動作する
ことによってスイッチングトランジスタＱ１がオン動作
する時には、ベースキャリア消失用トランジスタＱ３が
オフ動作する。これとは逆にトランジスタＱ２に高い電
圧レベルのオンオフ制御信号ＣＯＮが供給されてオフ動
作することによってトランジスタＱ１がオフ動作したと
き、トランジスタＱ３がオン動作してトランジスタＱ１
のベースをトランジスタＱ３のコレクタ−エミッタを介
してトランジスタＱ１のエミッタに接続するようになさ
れている。
第１図の構成において、第４図に対応させて第２図に示
すように、時点ｔ２においてドライビングトランジスタ
Ｑ２がオフ動作することによってスイッチングトランジ
スタＱ１がオフ動作を開始した時、トランジスタＱ２と
逆動作するベースキャリア消失用トランジスタＱ３がオ
ン動作する。従ってスイッチングトランジスタＱ１のベ
ースキャリアはベースキャリア消失用トランジスタＱ３
のエミッタ−コレクタを通じてトランジスタＱ１のエミ
ッタに引出される。
すように、時点ｔ２においてドライビングトランジスタ
Ｑ２がオフ動作することによってスイッチングトランジ
スタＱ１がオフ動作を開始した時、トランジスタＱ２と
逆動作するベースキャリア消失用トランジスタＱ３がオ
ン動作する。従ってスイッチングトランジスタＱ１のベ
ースキャリアはベースキャリア消失用トランジスタＱ３
のエミッタ−コレクタを通じてトランジスタＱ１のエミ
ッタに引出される。
ここでトランジスタＱ１のベースキャリアの電流通路を
形成するベースキャリア消失用トランジスタＱ３のコレ
クタ−エミッタ間の等価インピーダンスは、トランジス
タＱ３がオン動作して飽和領域で動作していることによ
り、十分に小さい値に低下しており、コレクタ−エミッ
タ間の電圧としては実際上0.2〔Ｖ〕程度になる。従っ
てスイッチングトランジスタＱ１のベースに残留してい
るベースキャリアは短時間の間にトランジスタＱ３のエ
ミッタ−コレクタを通じて消失するので、トランジスタ
Ｑ１は短時間の間にオフ状態すなわち遮断領域での動作
状態に遷移することができる。
形成するベースキャリア消失用トランジスタＱ３のコレ
クタ−エミッタ間の等価インピーダンスは、トランジス
タＱ３がオン動作して飽和領域で動作していることによ
り、十分に小さい値に低下しており、コレクタ−エミッ
タ間の電圧としては実際上0.2〔Ｖ〕程度になる。従っ
てスイッチングトランジスタＱ１のベースに残留してい
るベースキャリアは短時間の間にトランジスタＱ３のエ
ミッタ−コレクタを通じて消失するので、トランジスタ
Ｑ１は短時間の間にオフ状態すなわち遮断領域での動作
状態に遷移することができる。
その結果トランジスタＱ１のコレクタ電流ｉCは第２図
（Ｂ）に示すように時点ｔ２において急速に０に立下
り、またトランジスタＱ１のコレクタ電圧ＶＣも第２図
（Ａ）に示すように急速に０に立下がる。従ってトラン
ジスタＱ１の電力損失ＰＱ１は第４図（Ｃ）に示すよう
に、第１図の従来の場合と比較して格段的に小さくな
る。
（Ｂ）に示すように時点ｔ２において急速に０に立下
り、またトランジスタＱ１のコレクタ電圧ＶＣも第２図
（Ａ）に示すように急速に０に立下がる。従ってトラン
ジスタＱ１の電力損失ＰＱ１は第４図（Ｃ）に示すよう
に、第１図の従来の場合と比較して格段的に小さくな
る。
ここでトランジスタＱ３のベースはトランジスタＱ２の
ベースと結合されているので、トランジスタＱ２に対し
て設けられていたスピードアップ用コンデンサＣ１の効
果を受けて、トランジスタＱ２がオフかつトランジスタ
Ｑ３がオン動作する際に、トランジスタＱ３のベースに
第２図（Ｄ）に示すようにオンオフ制御信号ＣＯＮが論
理「０」レベルから「Ｈ」レベルに立上ったとき瞬時に
ベース電圧のレベルを高くするような制御電圧が与えら
れることによって、トランジスタＱ３自体のオン動作を
スピードアップすることができ、かくしてこの分トラン
ジスタＱ１のベースキャリアの消失を速めることができ
る。
ベースと結合されているので、トランジスタＱ２に対し
て設けられていたスピードアップ用コンデンサＣ１の効
果を受けて、トランジスタＱ２がオフかつトランジスタ
Ｑ３がオン動作する際に、トランジスタＱ３のベースに
第２図（Ｄ）に示すようにオンオフ制御信号ＣＯＮが論
理「０」レベルから「Ｈ」レベルに立上ったとき瞬時に
ベース電圧のレベルを高くするような制御電圧が与えら
れることによって、トランジスタＱ３自体のオン動作を
スピードアップすることができ、かくしてこの分トラン
ジスタＱ１のベースキャリアの消失を速めることができ
る。
なお上述においては本考案をスイッチングレギュレータ
に適用した場合の実施例として述べたが、本考案はこれ
に限らず例えばモータをパルス駆動する場合などのよう
に比較的大電流をスイッチングするようなスイッチング
回路に広く適用し得る。
に適用した場合の実施例として述べたが、本考案はこれ
に限らず例えばモータをパルス駆動する場合などのよう
に比較的大電流をスイッチングするようなスイッチング
回路に広く適用し得る。
また上述の実施例においては、スイッチングトランジス
タＱ１を直流化回路２の電流ラインＷに直列に接続した
いわゆるステップダウン型のスイッチング回路に本考案
を適用した場合について述べたが、これに限らず、オン
オフ型のスイッチング回路に適用しても良い。
タＱ１を直流化回路２の電流ラインＷに直列に接続した
いわゆるステップダウン型のスイッチング回路に本考案
を適用した場合について述べたが、これに限らず、オン
オフ型のスイッチング回路に適用しても良い。
さらに上述の実施例において、トランジスタＱ１、Ｑ
２，Ｑ３として導電型式が逆のバイポーラトランジスタ
を用いるようにしても良い。
２，Ｑ３として導電型式が逆のバイポーラトランジスタ
を用いるようにしても良い。
以上のように本考案によれば、スイッチングトランジス
タＱ１のベースキャリアをドライビングトランジスタＱ
２と共用のスピードアップ用コンデンサを介して駆動さ
れるベースキャリア消失用トランジスタＱ３を通じて消
失させるようにしたことにより、スイッチングトランジ
スタＱ１がオン状態からオフ状態に切換わる際に生ずる
能動領域動作区間を従来の場合と比較して格段的に短縮
することができることによって、スイッチングトランジ
スタＱ１において生ずる電力損失を従来の場合と比較し
て格段的に小さくできる。
タＱ１のベースキャリアをドライビングトランジスタＱ
２と共用のスピードアップ用コンデンサを介して駆動さ
れるベースキャリア消失用トランジスタＱ３を通じて消
失させるようにしたことにより、スイッチングトランジ
スタＱ１がオン状態からオフ状態に切換わる際に生ずる
能動領域動作区間を従来の場合と比較して格段的に短縮
することができることによって、スイッチングトランジ
スタＱ１において生ずる電力損失を従来の場合と比較し
て格段的に小さくできる。
第１図は本考案によるスイッチング回路の一実施例を示
す接続図、第２図はその各部の信号を示す信号波形図、
第３図は従来のスイッチング回路を示す接続図、第４図
はその各部の信号を示す信号波形図である。 １……スイッチング回路、２……直流化回路、Ｑ１……
スイッチングトランジスタ、Ｑ２……ドライビングトラ
ンジスタ、Ｑ３……ベースキャリア消失用トランジス
タ。
す接続図、第２図はその各部の信号を示す信号波形図、
第３図は従来のスイッチング回路を示す接続図、第４図
はその各部の信号を示す信号波形図である。 １……スイッチング回路、２……直流化回路、Ｑ１……
スイッチングトランジスタ、Ｑ２……ドライビングトラ
ンジスタ、Ｑ３……ベースキャリア消失用トランジス
タ。
Claims (1)
- 【請求項１】ＰＮＰ型（又はＮＰＮ型）バイポーラトラ
ンジスタでなり、エミッタが直流電源端子に接続されか
つコレクタが出力端子に接続され、オン動作時飽和領域
において動作しかつオフ動作時遮断領域において動作す
る大電流用スイッチングトランジスタと、 ＰＮＰ型（又はＮＰＮ型）バイポーラトランジスタでな
り、エミッタが上記スイッチングトランジスタのベース
に接続され、コレクタがアースに接続されかつベースが
スピードアップ用コンデンサ及び抵抗の並列回路を介し
て制御入力端子に接続され、上記制御入力端子に与えら
れるオンオフ制御信号によってオンオフ動作するドライ
ビングトランジスタと、 上記スイッチングトランジスタのベース−エミッタ間を
接続するベースキャリア消失用手段と を具えたスイッチング回路において、 上記ベースキャリア消失用手段として、ＮＰＮ型（又は
ＰＮＰ型）バイポーラトランジスタでなり、エミッタが
上記スイッチングトランジスタのベースに接続され、コ
レクタが上記スイッチングトランジスタのエミッタに接
続されかつベースが上記ドライビングトランジスタのベ
ースに接続され、上記オンオフ制御信号によって上記ド
ライビングトランジスタがオンオフ動作したとき当該ド
ライビングトランジスタに対して逆動作するようにオン
オフ動作するベースキャリア消失用トランジスタを有
し、 上記スピードアップ用コンデンサを上記ドライビングト
ランジスタと上記ベースキャリア消失用トランジスタと
で共用して、上記ドライビングトランジスタがオフ動作
して上記スイッチングトランジスタがオフ動作したとき
上記ドライビングトランジスタのオフ動作とほぼ同時に
上記ベースキャリア消失用トランジスタがオン動作する
ことにより、上記スイッチングトランジスタのベースに
あるベースキャリアを上記ベースキャリア消失用トラン
ジスタを通じて上記スイッチングトランジスタのエミッ
タに引出す ことを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984129675U JPH066629Y2 (ja) | 1984-08-27 | 1984-08-27 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984129675U JPH066629Y2 (ja) | 1984-08-27 | 1984-08-27 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6144938U JPS6144938U (ja) | 1986-03-25 |
| JPH066629Y2 true JPH066629Y2 (ja) | 1994-02-16 |
Family
ID=30688292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984129675U Expired - Lifetime JPH066629Y2 (ja) | 1984-08-27 | 1984-08-27 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066629Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634230A (en) * | 1979-08-29 | 1981-04-06 | Fujitsu Ltd | Logical operation circuit |
| JPS5719636U (ja) * | 1980-07-04 | 1982-02-01 |
-
1984
- 1984-08-27 JP JP1984129675U patent/JPH066629Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6144938U (ja) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590395A (en) | FET-bipolar drive circuit | |
| US4438353A (en) | I2 L Circuit with a variable injector current source | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| KR0171647B1 (ko) | 자려식 dc-dc 콘버터 | |
| US4242624A (en) | Direct current stepper motor with a permanent magnet rotor and electronic commutation device | |
| US5534769A (en) | Synchronous rectifying circuit | |
| JPS60157326A (ja) | モノリシック集積回路 | |
| US3909701A (en) | Linear energy conservative current source | |
| US4178521A (en) | Base drive circuit | |
| US4588906A (en) | Regulator circuit | |
| US4598244A (en) | Switching regulator | |
| KR860003699A (ko) | 모타 구동 회로 | |
| JPH0669297B2 (ja) | インバータ用ベース電流ドライブ回路 | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH03876Y2 (ja) | ||
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| JPS591420Y2 (ja) | スイッチング・トランジスタの駆動回路 | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JP2909125B2 (ja) | スイッチ回路 | |
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0530181Y2 (ja) | ||
| JPS635430Y2 (ja) | ||
| JPH065985B2 (ja) | スイツチング駆動回路 |