JPH0262833B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は一般にデジタル走査コンバータに係
り、特に、選択された陰極線管螢光体の指数関数
的減衰を模擬するランダム減衰機能を有するデジ
タル走査コンバータに係る。 米国特許第4165506号には、ランダムアクセス
メモリ（RAM）を有しラスタ走査表示装置上の
ビデオの輝度を制御する制御ユニツトが開示され
ている。RAMの各素子に記憶されたデータは、
その素子に対応する位置のラスタ走査表示装置上
のビデオ信号の輝度を決定する。制御ユニツトに
送られたビデオデータ及びRAMの輝度データに
応じて、論理ユニツトは、RAMに記憶された輝
度データの上に書き込む新たな輝度データを与え
る。この技術では、輝度レベルを所望通りに変え
るのに、余計なメモリサイクルを用いることが必
要である。更に、アドレス及びビデオデータの発
生器がRAMをアドレスして輝度データを修正し
なければならない。 本発明は、レーダ又はソナーシステムのような
センサによつてPPIフオーマツトで与えられたビ
デオデータをラスタ走査表示装置に表示するデジ
タル走査コンバータに係る。このコンバータは、
所与の第１速度で視界を走査するPPIセンサによ
つて与えられてPPIセンサの走査パターンに対応
するアドレスにおいてPPIデータバツフアに記憶
されたビデオ信号を処理する論理回路を備えてい
る。アドレス発生手段は、PPIセンサの走査パタ
ーン及び走査速度の関数としてアドレスを発生
し、PPIデータバツフアに記憶されたデータを、
ラスタ走査表示装置上に表示すべき表示パターン
に相当するRAM内の位置に入れる。ラスタ走査
表示装置に所与の第２速度でデータを与えるよう
に、RAMに記憶されたデータを順次に読み出す
読み出し手段が設けられている。本発明のデジタ
ル走査コンバータは、読み出し手段により読み出
されるデータを或る選択されたやり方で修正する
手段と、この修正されたデータを同じメモリアド
レスへ戻すよう書き込む手段とを更に備えてい
る。特に本発明では、データを修正及び書き込み
するこれらの手段がプログラム可能なリードオン
リメモリ（PROM）を含むようにされる。RAM
のデータはアドレスとしてPROMに与えられ、
PROM内のデータがアクセスされて再びRAMに
入力される。 本発明の目的は、輝度を修正するための付加的
なメモリサイクルの必要性をなくすようにTVサ
イクル中にデータを修正することによりラスタ走
査表示装置のビデオ信号の輝度を制御するデジタ
ル走査コンバータを提供することである。 本発明の別の目的は、指数関数的な減衰機能に
基いてデータを修正する手段と、修正されたデー
タをTVサイクル中にメモリへ戻すよう書き込む
手段とを備えたデジタル走査コンバータを提供す
ることである。 本発明、及び他の目的を更に良く理解するた
め、添付図面を参照して以下に詳細に説明する。
本発明の範囲は特許請求の範囲に規定する。 第１図に示された公知技術においては、ランダ
ムアクセスメモリ（RAM）が参照番号１で示さ
れている。RAM１の各素子はラスタ走査表示装
置の１つの表示可能点ピクセルに対応し、ラスタ
走査表示装置１７の対応点にビデオ情報を表示す
るのに要する情報を含んでいる。RAM１に記憶
されたデータは、ちらつきのない面像が作られる
ような速度で読み出される。RAM１に接続され
た回路２は記憶されたデータを読み出し、このデ
ータはＤ／Ａコンバータ１８を介してビデオ情報
を作るように処理され、これらの処理された信号
は表示装置１７へ与えられる。 RAM１の各メモリ素子は所与の数のビツト位
置より成る。このようなメモリ素子の内容は、レ
ーダ情報を各メモリ素子に対応するラスタ走査表
示装置上の位置へ信号として与える時の輝度を決
定する。メモリ素子の内容を輝度データと称す
る。 RAM１から輝度データを読み出すため、回路
２は接続ライン３及びスイツチ４を経て所要のメ
モリアドレスを送る。RAM１には、処理さるべ
きビデオデータのアドレス情報がスイツチ４を経
て送られ（スイツチ４がRMW位置にある場合）、
そしてRAM１から輝度データを読み出して表示
するように回路２によりアドレス情報が送られる
（スイツチ４がＲ位置にある場合）。 レーダモード中には、スイツチ４がRMW（読
み取り／修正／書き込み）位置にあり、従つてメ
モリ素子がアドレスされて、各々のアドレスされ
た素子の内容が確立し直される。処理されるレー
ダデータは接続ライン５を経て論理ユニツト６へ
送られる。又、このレーダデータのアドレス情報
により指定されたRAM１の内容もライン７を経
て論理ユニツト６へ送られる。論理ユニツト６へ
送られた情報から、各メモリ素子の内容がライン
８を経て確立し直される。 第１のアドレス及びビデオデータの発生器９は
レーダ受信器（図示せず）を含み、この場合は処
理されるべきレーダデータは、定量化及びデジタ
ル化されたレーダビデオ信号と、アドレス発生器
により与えられるメモリ素子の相対カルテシアン
座標とで構成される。定量化及びデジタル化され
たレーダ信号はライン１１、スイツチ１２及びラ
イン５を経て論理ユニツト６へ送られ、一方、そ
れに対応するカルテシアン座標アドレスはライン
１３並びにスイツチ１２及び４を経てRAM１へ
与えられる。 第２のアドレス及びビデオデータの発生器１０
は減衰データバツフア及び第２のアドレス発生器
を備えていて、タイミングユニツト１４の１部を
形成し、そしてライン１５、スイツチ１２及びラ
イン５を経て論理ユニツト６へ指令信号を与えて
RAM１の輝度データを変更する。指令信号のア
ドレス情報は発生器１０によりライン１６並びに
スイツチ１２及び４を経てRAM１へ送られる。 一般に、スイツチ１２は、定量化及びデジタル
化されたレーダ信号を論理ユニツト６へ送るよう
にライン１１へ接続される。タイミングユニツト
１４により決定される或る瞬間に、スイツチ１２
はライン１５に接続される。又、タイミングユニ
ツト１４はRMW／Ｒスイツチ４の作動も決定す
る。 第１のアドレス及びレーダデータの発生器９は
実時間ベースでデータを発生し、対応ビデオ信号
が表示される輝度レベルを上げる。第２のアドレ
ス発生器１０は一定の時間にデータ（指令信号）
を送り、RAM１に記憶される輝度データの輝度
レベルを下げる。 第２図は本発明によるデジタル走査コンバータ
の簡単なブロツク図である。センサによりPPIフ
オーマツトで与えられたアナログビデオ情報はデ
ジタルのPPIデータに変換されそしてバツフア１
００に記憶される。デジタルのPPIデータは、ノ
イズを除去するためパルスごとに論理装置１０３
によつて連続的に積分される。デジタルのPPIデ
ータは次いでランダムアクセスメモリ（RAM）
１０５に記憶される。このデータは読み出し回路
１０７により与えられるTV周期信号とタイミン
グを合わせてRAM１０５から読み出され、表示
装置１０８に表示パターンが作られる。TVサイ
クル中に、RAM１０５のデータは選択された減
衰機能に基いて減衰される。レーダサイクル中に
RAM１０５のデータは更新される。 プログラム可能なリードオンリメモリ
（PROM）１０６を含むイメージメモリデータ処
理論理装置１０３はデータ修正作動を行なう。デ
ータ処理論理装置１０３は複数個であるＮ個の
8KのPROMを含み、その各々は、イメージメモ
リアドレスにより選択されるＮ素子ワードの１つ
の素子の輝度レベルを規定する３ビツトコード
（イメージメモリの各平面ごとに１つのデータビ
ツト）に基づいて作動する。Ｎ素子ワードは、論
理装置１０３を経て並列に処理され、Ｎ個の
PROMの各々は、Ｎ素子ワードのＮ個の素子の
各々に組合わされている。すなわち、8Kの
PROMの総数は、ワードの素子の数Ｎによつて
決定される。例えば、後述する例の如く、１つの
ワードが24の素子を有する場合には、8Kの
PROMの総数は、24である。RAM１０５は、ラ
スタ走査表示装置１０８に作られるべきパターン
に対応する位置に、８個（０−７）の種々の輝度
レベルの１つを定める輝度データを記憶する。
RAM１０５は、３個のメモリ平面を備えてい
て、１つの平面ごとに１ビツトづつの３ビツトの
情報を記憶し、輝度レベルをデジタル表示する。
各平面は、TV表示装置１０８の各解像素子（ピ
クセル）ごとにメモリビツトを含み、従つて、
8KのPROMの24個分のメモリビツト数に等し
い。例えば、8K×Ｎとして構成される。このよ
うにRAMの各平面を8K×Ｎとして構成する理由
は、RAMをマウントするプリント回路基板のサ
イズを適当なものとするためだけである。 TVサイクル中に、Ｎ素子ワードは、読み出し
回路１０７によりRAM１０５の３個のメモリ平
面の各々からライン１１０を経て読み出され、デ
ジタル−アナログコンバータ（DAC）１１４に
よりアナログ情報に変換され、ラスタ走査表示装
置１０８のビデオ出力回路を駆動する。これと同
時に、Ｎ素子ワードはライン１１１を経て論理装
置１０３によりPROM１０６を介して処理され、
これによりランダム減衰機能（後述する）がＮ素
子ワードに適用されて、修正されたワードを形成
し、これは元のＮ素子ワードのメモリアドレスへ
戻すよう書き込まれる。 レーダ（R′）サイクル中に、RAM１０５のデ
ータはPPIセンサにより与えられる情報に基いて
更新される。Ｎ素子ワードはRAM１０５の３個
のメモリ平面の各々からライン１１１を経て読み
出されて、アドレス第１部分としてPROM１０
６へ与えられる。アドレス発生器１０１の１部を
形成する極カルテシアンコンバータによつて作ら
れるＸ−Ｙアドレス及びPPIセンサに応答してレ
ーダデータバツフア１００により新たなデータが
与えられる。この新たなデータはアドレスの第２
部分としてPROM１０６へ与えられ、PROM１
０６内のデータをアクセスする。PROM１０６
は、レーダサイクル中にこのようにアドレスされ
た時には、Ｎ素子ワード又は新たなデータのいず
れの輝度が高くてもＮ素子ワード又は新たなデー
タに素子ごとに対応する輝度データをメモリ内に
有するようにプログラムされている。それ故、
PROM１０６は、バツフア１００により与えら
れた新たなデータに基いて元のＮビツトワードを
修正したものを表わす新たなＮ素子ワードを与え
る。要約すれば、レーダサイクル中に、Ｎ素子ワ
ードがそれに対応する新たなデータと共にアドレ
スとしてPROM１０６へ与えられ、PROM１０
６のメモリから新たなＮ素子ワードが読み出され
る。次いでこの新たなＮ素子ワードは元のＮ素子
ワードと同じメモリアドレスへ書き込まされて戻
される。このデータ修正作動は所要のメモリサイ
クル時間に直接加えられるのでこの作動の速度が
重量となる。 装置１０３による処理は次のように行なわれ
る。一般に、データはアドレスとしてPROM１
０６へ与えられる。レーダサイクル中には、アド
レスとして与えられた現存のデータ及び新たなデ
ータの大きい方に相当するデータを記憶するよう
プログラムされたメモリ素子がPROM１０６の
特定のアドレスによりアクセスされる。TVサイ
クル中には、後述のランダム減衰機能に基いて特
定のアドレスを修正したものに相当するデータを
記憶するようプログラムされたメモリ素子が
PROM１０６の特定のアドレスによつてアクセ
スされる。 ランダム減衰機能は、アナログのプラン・ポジ
シヨン・インジケータ（PPI）に特価な指数関数
的な螢光体の減衰をデジタルで模擬するものであ
る。データはTVサイクル中にRAM１０５へ書
き込まれて戻されるので、記憶された輝度レベル
を１回に１レベルづつ最大レベル７から最小レベ
ル０まで下げることにより、選択された減衰機能
を果たすように、修正が周期的に行なわれる。 減衰の指数関数的な性質を近似するように高い
輝度レベル（４以上）は低い輝度レベルよりも頻
繁に減少される。修正と修正との間の時間は選択
された減衰速度によつて決定される。或るレベル
から次のレベルへのなめらかな移行を与えるため
に、ランダム関数を用いて、或る選択されたＮ素
子ワードの３個の素子のみを所与のフイールド中
に減衰する。表示全体を通して次々のＮ素子ワー
ドのどの３つの素子を減衰するかの選択は、見分
けのつくような減衰パターンをなくすように減衰
信号発生器１０４によつて擬似ランダムに行なわ
れる。例えば或るターゲツトがレベル７からレベ
ル６へ減衰する時、目には若干の素子がレベル６
にありその他の素子がレベル７のままであるよう
に見え、レベル６と７とがつながつて見えるよう
にされる。この作用により７から６への移行がな
めらかなものにされる。 素子の選択を擬似ランダムに行なう時にはＮ素
子ワード内の全ての素子が減衰されるように保証
することが重要である。擬似ランダムな信号発生
器１１６は予想出力を有しており、減衰信号発生
器１０４が各フイールドに所与のＮ素子ワードに
対して同じ対応素子のアドレスを常に与えるよう
に各フイールドの始めにリセツトされる。１から
Ｎまでのいずれかの番号である選択された素子は
次いで論理装置１０３により減衰処理を受ける。
選択されなかつた素子も論理装置１０３によつて
処理されるが、不変のまゝである。PROM１１
２は、メモリ１０５内のデータの値を減少する速
度を指定する減衰機能を定める情報でプログラム
される。この減衰機能はフイールドカウンタ１１
５の状態によつて左右される。素子が処理された
後、フイールドカウンタ１１５の状態及び
PROM１１２に記憶された減衰機能を用いて擬
似ランダム数字発生器１１６がリセツト及び制御
される。発生器１１６は、減衰処理を受けなかつ
た予め選択されなかつた素子から擬似ランダムに
素子を選択するように制御される。この新たに選
択された素子は、次いで、予め選択された素子と
同じ減衰処理を受ける。各々のＮ素子ワードの全
ての素子が減衰処理を受けるまでこのプロセスが
続く。その結果、所与のフイールド中に減衰処理
を受けるワード当たりの素子の個数をＭとすれ
ば、Ｎ素子ワード内の全ての次々の素子がＮ／Ｍ
の連続フイールド内に減衰される。 本発明装置の作動について以下に述べる。 広レンジのレーダ特性を有するアナログビデオ
情報は本発明のデジタル走査コンバータによつて
標準TVフオーマツトに変換される。アナログビ
デオ情報はデジタルデータに変換され、バツフア
１００に保持され、そして論理装置１０３により
パルスごとに積分される。 イメージメモリデータ処理論理装置１０３は各
メモリサイクル中にRAM１０５へ書き込まれる
データを処理する。好ましい実施例では、適切な
イメージ処理に最も便利なものとして24素子ワー
ドが選択される。然し乍ら、タイミング及び論理
条件に基いていかなるサイズのワードを選択して
もよい。 TVサイクル中には、データが読み出し回路１
０７によつてRAM１０５から読み出され、DAC
１１４によつてアナログ情報に変換され、表示装
置１０８に与えられる。これと同時に、制御器１
１３はマルチプレクサ１０９を“TV”モードに
セツトし、RAM１０５から読み出されたデータ
は減衰信号発生器１０４の選択された減衰機能に
基づいてデータ処理論理装置１０３により減衰さ
れ、次いでメモリへ書き込まれて戻される。特
に、マルチプレクサ１０９は減衰信号発生器１０
４からの減衰データを論理装置１０３へ入力する
ように送り、これと共に、RAM１０５のデータ
がライン１１０を経て読み出されてライン１１１
を経て論理装置１０３の入力として与えられる。 レーダ（R′）サイクル中には、データ処理論
理装置１０３はＮ素子ワードの素子を修正する。
制御器１１３はマルチプレクサを“レーダ”
（R′）モードにセツトし、従つて、バツフア１０
０からの新たなレーダデータがマルチプレクサ１
０９を経てデータ処理論理装置１０３へ与えら
れ、RAM１０５へ入力される。このようにし
て、新たなレーダデータがレーダサイクル当たり
１個の素子という速度でイメージメモリへ書き込
まれる。この新しいレーダデータがイメージメモ
リに書き込まれる速度は、単に設計上の選択事項
である。レーダサイクル当たり１個の素子といく
速度は、過大に高速な回路や過大に複雑な回路を
必要としなくてすむような適当な設計速度の単な
る一例にすぎない。 減衰は、或る選択された陰極線管螢光体の指数
関数的な減衰を模擬するものである。減衰は、
TV表示サイクル中に輝度データがTVビームの
走査と同期してイメージメモリ１０５から読み出
された時だけ行なわれ、これにより減衰処理に対
して専用の別個のメモリサイクルを設ける必要性
が排除される。更に、第１図の公知技術では減衰
処理を行なうのに余計なメモリサイクルを用いる
ことが必要であつたのに対して本発明ではこのよ
うな付加的なメモリサイクルが必要とされず（表
示を行なうようにメモリからデータを読み出すの
に用いられるメモリサイクル中に、配憶された輝
度データが修正されるので）、これはデジタル走
査コンバータの処理容量が減衰プロセスによつて
制限されないので非常に重要である。又、本発明
では、第１図に示されたようにRAM１をアドレ
スして輝度データの修正を行なうために公知技術
で必要とされた第２のレーダデータバツフア及び
アドレス発生器１０の必要性が実際上排除され
る。 PROM１１２へプログラムされた選択された
減衰機能に基いて、データは周期的にその輝度が
１レベルだけ下げられる。輝度レベルの高い素子
は頻繁に減衰されるが、いかなるフイールド中に
も素子が２レベル以上減少されることはない。減
衰を更になめらかにするため、所与のフイールド
中に各々のＮ素子ワードの３個の素子のみを減衰
するランダム関数が使用される。擬似ランダム減
衰信号発生器１０４は各フイールドの始めにリセ
ツトされ、Ｎ個の素子のどの３つを減衰するかを
指示する。次いで、この３個の選択された素子の
アドレスが、減衰信号発生器１０４の１部である
PROM１１２によつて、フイールドカウンタ１
１５の状態に基いて処理される。減衰の周期はフ
イードカウンタへロードされる減衰コードによつ
て決定される。24素子ワードの場合には、24素子
ワードの３個の素子のみが第１の所与のフイール
ド中に減衰される。然し乍ら、１つのフイールド
中にいかなる数の素子が減衰されてもよい。その
他の素子は次の７個のフイールド中に１回に３個
づつ（即ち、同じ速度で）減衰される。目には24
素子ワードからの光がひとつながりに見え、若干
の素子が高いレベルにある間に他の素子が低いレ
ベルにあるので、いかなる２つのレベル間の移行
もなめらかなものとなる。 例えば、Ｎが24でありＭが３であるような本発
明によるデジタル走査コンバータについて考え
る。更に、PROM１１２は次のような減衰機能
が得られるようにプログラムされているものと考
える。即ち、各８フイールドの間に４以上のレベ
ルにある素子が１レベル減少され、各16フイール
ドの間に、全ての素子が減少されて、４より小さ
いレベルにある素子も16フイールドごとに１レベ
ル減少される。 第３図は、論理装置１０３のPROM１０６Ａ，
１０６Ｂ，…１０６Ｘに各々与えられたアドレス
１１７Ａ，１１７Ｂ，…１１７Ｘの機能ブロツク
図である。減衰信号発生器１０４は、 (a) 各フイールド中に減少するようにされる24素
子ワードの３個の素子のアドレスと、 (b) PROM１１２にプログラムされた減衰機能
に基いて３個の素子を処理する型式とを決定す
る。この例では、これら素子は次の表に基いて
減少されるものとする。

【表】 各フイールド中に、24素子ワードがメモリ１０
５によつて与えられ、第３図に示されたように、
このワードからの１つの素子がライン１１１Ａ，
１１１Ｂ，…１１１Ｘの各々に沿つて24個の
PROM１０６の１つ及び論理装置１０３へ与え
られる。マルチプレクサ１０９はTVモードにセ
ツトされ、従つて減衰信号発生器１０４から
PROM１０６へデータが与えられる。この情報
はアドレス１１７としてPROM１０６へ与えら
れる。フイールド番号１においては、番号発生器
１１６がリセツトされ、減少するものとされる24
個の素子Ａ，Ｂ，…Ｘの３個をランダムに選択す
る。これら３つの素子は、１レベル減少されたレ
ベル４又はそれ以上の素子に対応する出力データ
をPROM１０６に生じさせるようなアドレスを
素子と共にPROM１０６へ与えることによつて
選択される。例えば、素子Ｂ，Ｇ及びＫが減少さ
れるものとして選択されたとする。PROM１０
６Ｂ，１０６Ｇ及び１０６Ｋに与えられるアドレ
スは１レベル減少された素子Ｂ，Ｇ及びＫ（これ
ら素子がレベル４又はそれ以上であれば）に相当
する出力データをPROM１０６Ｂ，１０６Ｇ及
び１０６Ｋに生じさせる。PROM１０６Ａ，１
０６Ｃ〜１０６Ｆ及び１０６Ｌ〜１０６Ｘに与え
られるアドレスは各々素子Ａ，Ｃ〜Ｆ及びＬ〜Ｘ
に相当する出力データをPROM１０６Ａ，１０
６Ｃ〜１０６Ｆ及び１０６Ｌ〜１０６Ｘに生じさ
せる。フイールド番号１の終りに、番号発生器１
１６はPROM１１２によつてリセツトされ、フ
イールドカウンタ１１５は１フイールドのカウン
トを完了しているので、番号発生器は減少するよ
うにされなかつた残りの21個の素子から３個の素
子をランダムに選択するようリセツトされる。番
号発生器１１６は擬似ランダム型のものであるか
ら、番号発生器１１６の出力は予想できる。それ
故、番号発生器１１６はフイールド番号１の始め
にリセツトされるので、フイールド番号１の間に
減少するようにされた３個の素子が分かる。その
結果、残りの21個の素子が分かる。 初めの８個のフイールド中に24個の素子全部が
減少するようにされてしまうのでこのプロセスが
続く。第９番目のフイールド中には、PROM１
１２が番号発生器１１６をリセツトし、減少する
ようにされる24素子ワードの３個の素子を擬似ラ
ンダムに選択する。更に、PROM１１２は、今
度は全ての素子を１レベル減少するように
PROM１０６をアドレスするようなアドレスを
与える。フイールド９〜16中には、再び番号発生
器１１６は減少するようにされる素子をランダム
に選択する。１レベルだけ減少せれた全ての素子
レベルに相当する出力データをPROM１０６に
生じさせるようなアドレス素子と共にPROM１
０６へ与えることにより３個の素子が選択され
る。16個のフイールドの後の最終結果としては、
４以上のレベルを有する各々の素子は輝度が２レ
ベルだけ減少されそして３以下の輝度を有する
各々の素子は輝度が１レベルだけ減少される。 レーダサイクル中には、マルチプレクサ１０９
がレーダ（R′）モードにセツトされる。アドレ
ス発生器１０１は、メモリ１０５からの24素子ワ
ード及びバツフア１００からの新たな更新レーダ
素子と共にアドレスをPROM１０６へ与える。
これにより、バツフア１００のレーダ情報で１素
子が更新される24素子ワードに相当するPROM
１０６内のデータがアクセスされる。一般に、
PROM１０６はメモリ１０５内の更新さるべき
高輝度素子及びバツフア１００内の対応素子を与
えるようにプログラムされる。レーダサイクル中
にこの結果を得るように制御器１１３はマルチプ
レクサ１０９及び論理装置１０３へ接続される。 この擬似ランダム減衰作用はなめらかな減衰を
与える。第１図に示された公知技術では、表示装
置の輝度をできるだけ均一に減少させるように擬
似ランダム形態でメモリアドレスが発生される。
これに対して、本発明では、メモリからＮ素子
（ピクセル）のワードを順次にアドレスして表示
装置へ読み出すようにされる。次いで、表示され
る所与のワード内の１つ又は複数の特定の素子が
擬似ランダムに選択される。従つて、或る所与の
個数のフイールドの後に、各ワードの全ての素子
の輝度が１レベル減少されるので、なめらかな減
衰が生じる。 本発明の好ましい実施例と現在考えられるもの
を説明したが、本発明の範囲から逸脱せずに種々
の変更及び修正が当業者に明らかであろうから、
これらの変更及び修正は全て特許請求の範囲内に
包含されるものとする。

【図面の簡単な説明】

第１図はBrands氏等の米国特許第4165506号に
よる公知の制御ユニツトを示すブロツク図、第２
図は本発明によるデジタル走査コンバータの機能
ブロツク図、第３図はアドレスとしてPROMに
与えられるデータを示した機能ブロツク図であ
る。 １…ランダムアクセスメモリ、２…読み出し回
路、４…スイツチ、６…論理ユニツト、９…第１
のアドレス及びビデオデータの発生器、１０…第
２のアドレス及びビデオデータの発生器、１２…
スイツチ、１４…タイミングユニツト、１７…ラ
スタ走査表示装置、１８…Ｄ／Ａコンバータ、１
００…バツフア、１０１…アドレス発生器、１０
３…論理装置、１０４…減衰信号発生器、１０５
…ランダムアクセスメモリ（RAM）、１０６…
プログラム可能なリードオンリメモリ
（PROM）、１０７…読み出し回路、１０８…表
示装置、１０９…マルチプレクサ、１１２…
PROM、１１４…デジタル−アナログコンバー
タ、１１５…フイールドカウンタ、１１６…番号
発生器。

Claims (1)

1. 【特許請求の範囲】 １ センサによつて与えられたビデオデータをラ
   スタ走査表示装置に表示するデジタル走査表示装
   置に表示するデジタル走査コンバータであつて、
   前記ビデオデータを前記ラスタ走査表示装置上に
   現示されるべき表示パターンに対応する記憶場所
   に記憶するランダムアクセスメモリ（RAM）
   と、前記ラスタ走査表示装置上に表現するため
   に、表示サイクルの期間中に、前記ランダムアク
   セスメモリに記憶されているビデオデータを読み
   出すための読み出し回路とを含んでいるデジタル
   走査コンバータにおいて、 前記ビデオデータの修正されるべき特定の素子
   のメモリアドレスを擬似ランダム的に選択するた
   めの発生手段と、 表示サイクル期間中に、前記選択されたメモリ
   アドレスを与えるためのマルチプレクサ手段と、 前記選択されたメモリアドレスに応答して、表
   示サイクル期間中に、選択された方法で修正され
   る前記選択されたアドレスに位置する素子を有す
   る前記ランダムアクセスメモリに記憶されたビデ
   オデータに対応する修正されたデータを与えるた
   めの修正データ付与手段と、 前記修正されたデータに対応する元のビデオデ
   ータのメモリアドレスに前記修正されたデータを
   戻して書き込むための書き戻し手段と、 を備えることを特徴とするデジタル走査コンバー
   タ。 ２ 前記修正データ付与手段は、プログラム可能
   なリードオンリメモリ（PROM）と、リードオ
   ンリメモリを有する処理論理装置とを備えてお
   り、前記処理論理装置は、前記ランダムアクセス
   メモリに記憶された前記ビデオデータをアドレス
   として前記リードオンリメモリに与え、前記リー
   ドオンリメモリは、選択された方法で修正された
   元のビデオデータに対応するデータを所定のリー
   ドオンリメモリのアドレスに記憶するようにプロ
   グラムされている特許請求の範囲第１項記載のデ
   ジタル走査コンバータ。 ３ 前記発生手段は、Ｍは正の整数とし、ＮはＭ
   の倍数として、前記ランダムアクセスメモリにお
   けるＮ個素子のワードを順次にアドレスする手段
   と、Ｎ／Ｍの修正の後に前記ワードのＮ個の各素
   子が選定された減衰関数に従つてそれぞれ減衰さ
   れるように修正を行なうため、前記ワードのＭ個
   の素子を擬似ランダム的に選択する手段とを有し
   ている特許請求の範囲第１項記載のデジタル走査
   コンバータ。 ４ 前記発生手段は、修正されるべきＭ個の素子
   のアドレスを指定する擬似ランダム番号発生器
   と、前記擬似ランダム番号発生器をリセツトする
   ためのカウンタと、選択されたＭ個のビツトの選
   定された減衰を定めるためのデータによつてプロ
   グラムされたプログラム可能なリードオンリメモ
   リとを備えている特許請求の範囲第３項記載のデ
   ジタル走査コンバータ。