JPH0262838U - - Google Patents
Info
- Publication number
- JPH0262838U JPH0262838U JP14172388U JP14172388U JPH0262838U JP H0262838 U JPH0262838 U JP H0262838U JP 14172388 U JP14172388 U JP 14172388U JP 14172388 U JP14172388 U JP 14172388U JP H0262838 U JPH0262838 U JP H0262838U
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- feedback
- output signal
- sample
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
第１図は本考案になる帰還型雑音抑圧回路を備
えた１ビツトＡ／Ｄ変換器の一実施例を示す回路
図、第２図は従来例を示す回路図である。 １……第１のオペアンプ、２……第２のオペア
ンプ、３……２値量子化回路、４……遅延回路、
Ｒ１，Ｒ２……入力抵抗、Ｒ３，Ｒ４……帰還抵
抗。
えた１ビツトＡ／Ｄ変換器の一実施例を示す回路
図、第２図は従来例を示す回路図である。 １……第１のオペアンプ、２……第２のオペア
ンプ、３……２値量子化回路、４……遅延回路、
Ｒ１，Ｒ２……入力抵抗、Ｒ３，Ｒ４……帰還抵
抗。
Claims (1)
- 【実用新案登録請求の範囲】 アナログ入力信号と１サンプル遅延して帰還さ
れた出力信号とが差分入力され、第１のキヤパシ
タによる負帰還がなされた第１のオペアンプと、
この第１のオペアンプの出力と前記１サンプル遅
延して帰還された出力信号とが和入力され、第２
のキヤパシタによる負帰還がなされた第２のオペ
アンプと、この第２のオペアンプの出力が入力さ
れてデジタル出力信号を出力する２値量子化回路
と、前記デジタル出力信号を１サンプル遅延させ
て、前記第１及び第２のオペアンプへ出力する遅
延回路とからなる１ビツトＡ／Ｄ変換器であつて
、 前記第１のオペアンプへ入力されるアナログ入
力信号と遅延帰還量との帰還比と、前記第２のオ
ペアンプへ入力される第１のオペアンプの出力と
遅延帰還量との帰還比とを一致させたことを特徴
とする帰還型雑音抑圧回路を備えた１ビツトＡ／
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14172388U JPH0262838U (ja) | 1988-10-28 | 1988-10-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14172388U JPH0262838U (ja) | 1988-10-28 | 1988-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262838U true JPH0262838U (ja) | 1990-05-10 |
Family
ID=31407046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14172388U Pending JPH0262838U (ja) | 1988-10-28 | 1988-10-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262838U (ja) |
-
1988
- 1988-10-28 JP JP14172388U patent/JPH0262838U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0262838U (ja) | ||
| WO1996031948A3 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
| JPH0358036U (ja) | ||
| JPH0228112U (ja) | ||
| JPH01177618U (ja) | ||
| JPS625728U (ja) | ||
| JPH01137609U (ja) | ||
| JPH026275U (ja) | ||
| JPH01159433U (ja) | ||
| JPH01149120U (ja) | ||
| JPH0434009U (ja) | ||
| JPS63187416U (ja) | ||
| JPS6355633U (ja) | ||
| JPH0472715U (ja) | ||
| JPH0186328U (ja) | ||
| JPS63174714U (ja) | ||
| JPH021932U (ja) | ||
| JPS5834057U (ja) | 最大値・最小値検出回路 | |
| JPH0257626U (ja) | ||
| JPH01177619U (ja) | ||
| JPH0170436U (ja) | ||
| JPS61139025U (ja) | ||
| JPS58191731U (ja) | 差動増幅アナログ−デジタル変換回路 | |
| JPH0485921U (ja) | ||
| JPH0357626U (ja) |