JPH0262948B2 - - Google Patents
Info
- Publication number
- JPH0262948B2 JPH0262948B2 JP60271731A JP27173185A JPH0262948B2 JP H0262948 B2 JPH0262948 B2 JP H0262948B2 JP 60271731 A JP60271731 A JP 60271731A JP 27173185 A JP27173185 A JP 27173185A JP H0262948 B2 JPH0262948 B2 JP H0262948B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- testing
- laser
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
A 産業上の利用分野
この発明は、集積回路の非接触試験方法に関
し、特にフオトンにより支援したトンネル通過的
(tunneling)な室内環境の試験手続に関するもの
である。この手続によれば、絶縁層と透明な導電
性の層で覆われパシベートされた集積回路ウエー
ハが、パルス・レーザーによりアクセスされ、こ
れにより電圧変調によつて光電子放出された電子
が発生し、この電子は絶縁層を通過して導電層に
至り検出される。
し、特にフオトンにより支援したトンネル通過的
(tunneling)な室内環境の試験手続に関するもの
である。この手続によれば、絶縁層と透明な導電
性の層で覆われパシベートされた集積回路ウエー
ハが、パルス・レーザーによりアクセスされ、こ
れにより電圧変調によつて光電子放出された電子
が発生し、この電子は絶縁層を通過して導電層に
至り検出される。
B 従来技術
如何に示す刊行物は代表的な従来技術であり、
本発明の背景となるものである: (1) ソリツド・ステート・コミユニケーシヨンズ
(Solid State Communications)20、179、
(1976)のZ.A.ワインバーグ(Weinberg)及び
A.ハートスタイン(Hartstein)による“アル
ミニウムから2酸化シリコンへのフオトン支援
トンネル通過(Photon Assisted Tunneling
from Alminium into Silicon Dioxide)”と
題する論文。この論文にはフオトン支援電子ト
ンネル通過の理論及びそれの実験操作における
使用について記述されている。
本発明の背景となるものである: (1) ソリツド・ステート・コミユニケーシヨンズ
(Solid State Communications)20、179、
(1976)のZ.A.ワインバーグ(Weinberg)及び
A.ハートスタイン(Hartstein)による“アル
ミニウムから2酸化シリコンへのフオトン支援
トンネル通過(Photon Assisted Tunneling
from Alminium into Silicon Dioxide)”と
題する論文。この論文にはフオトン支援電子ト
ンネル通過の理論及びそれの実験操作における
使用について記述されている。
(2) 係属中の米国特許出願第06/667506号。この
特許出願には、高速VLSI回路の動的な動作と
性能を真空中で試験することのできる試験装置
が示されている。その試験には、ACスイツチ
ング波形をチツプ上で無接触的に測定すること
(ピコ秒の時間スケール)と、(約5〜6eVの)
高エネルギー・フオトンを使用する論理状態の
評価とが含まれている。
特許出願には、高速VLSI回路の動的な動作と
性能を真空中で試験することのできる試験装置
が示されている。その試験には、ACスイツチ
ング波形をチツプ上で無接触的に測定すること
(ピコ秒の時間スケール)と、(約5〜6eVの)
高エネルギー・フオトンを使用する論理状態の
評価とが含まれている。
現在知られている電子ビーム試験方法を実行す
るには、試験表面上で金属接点が利用できなくて
はならず、それゆえパシベートされた回路を試験
するには不適当である。さらに、電子ビームは酸
化物などのパシベート用層の物質に損傷を与える
ので、試験表面上で利用可能な金属接点の電子ビ
ーム試験においても、そのようなパシベート層を
避けるように注意深く案内する必要がある。
るには、試験表面上で金属接点が利用できなくて
はならず、それゆえパシベートされた回路を試験
するには不適当である。さらに、電子ビームは酸
化物などのパシベート用層の物質に損傷を与える
ので、試験表面上で利用可能な金属接点の電子ビ
ーム試験においても、そのようなパシベート層を
避けるように注意深く案内する必要がある。
すなわち、従来技術は、室内環境で絶縁層によ
りパシベートされた集積回路を非接触で試験する
ことを可能ならしめるとともに、高エネルギー・
ビームを必要とせず、試験表面に開口接点を設け
る必要のない試験方法を示唆しない。
りパシベートされた集積回路を非接触で試験する
ことを可能ならしめるとともに、高エネルギー・
ビームを必要とせず、試験表面に開口接点を設け
る必要のない試験方法を示唆しない。
C 発明が解決しようとする問題点
本発明の目的は、チツプの試験表面上に透明な
導電金属付着層を使用することにより、テスト・
アクセス・パツドをパシベーシヨン層の下方に埋
設してなる集積回路を、室内環境でリアル・タイ
ム且つ高感度にレーザーにより試験する方法を提
供することにある。
導電金属付着層を使用することにより、テスト・
アクセス・パツドをパシベーシヨン層の下方に埋
設してなる集積回路を、室内環境でリアル・タイ
ム且つ高感度にレーザーにより試験する方法を提
供することにある。
本発明の他の目的は、酸化層、絶縁層または、
パシベーシヨン層で覆われたままの状態で、集積
回路のACスイツチング波形及び論理状態を、室
内環境でリアル・タイムに実行すべくレーザー試
験方法の性能を拡張し、以つてこの方法を、製造
後のチツプ条件の試験に適用できるようにすると
ともに、真空でなく空気中で試験ができるように
することにある。
パシベーシヨン層で覆われたままの状態で、集積
回路のACスイツチング波形及び論理状態を、室
内環境でリアル・タイムに実行すべくレーザー試
験方法の性能を拡張し、以つてこの方法を、製造
後のチツプ条件の試験に適用できるようにすると
ともに、真空でなく空気中で試験ができるように
することにある。
D 問題点を解決するための手段
本発明の1つの特徴は、試験すべきチツプのパ
シベーシヨン層上に薄い金属被覆層を使用するこ
とにある。この層は、レーザー選択ビームを透過
するに十分な薄さであるが、光放出された電子の
コレクタとして働きうるには十分な厚さである。
シベーシヨン層上に薄い金属被覆層を使用するこ
とにある。この層は、レーザー選択ビームを透過
するに十分な薄さであるが、光放出された電子の
コレクタとして働きうるには十分な厚さである。
本発明の別の特徴は、識別性を高めるために金
属被覆層にバイアスを加えることである。
属被覆層にバイアスを加えることである。
本発明のさらに別の特徴は、金属被覆層の除去
を比較的容易ならしめることである。
を比較的容易ならしめることである。
本発明の利点は、薄い絶縁層と金属コレクタ被
覆層の組合せが、比較的低いエネルギーのフオト
ンに対して光電子放射トンネル通過経路を与え、
以つて従来のレーザーから得られる比較的低エネ
ルギーのレーザー選択ビームしか必要しないとい
うことである。
覆層の組合せが、比較的低いエネルギーのフオト
ンに対して光電子放射トンネル通過経路を与え、
以つて従来のレーザーから得られる比較的低エネ
ルギーのレーザー選択ビームしか必要しないとい
うことである。
本発明の別の利点は、時間の高分解能(5ピコ
秒以下)と、高解像度(1ミクロン以下)と、電
圧の高分解能(適当な測定時間で1mV)が達成
されるということである。
秒以下)と、高解像度(1ミクロン以下)と、電
圧の高分解能(適当な測定時間で1mV)が達成
されるということである。
パシベーシヨン層が存在する場合に空気中で真
に非破壊的な試験を行うということは、試験時間
のより任意な選択を可能としまた試験のセツト・
アツプを容易にすることにより、製造処理の途中
での試験の経済的な利点を相当に助長する。ま
た、パシベーシヨン層が存在する構造に、空気中
で非破壊試験を行うということは、個性化
(personalization)を実行するために使用される
のと同一のツール内で試験を行うことを可能なら
しめる。
に非破壊的な試験を行うということは、試験時間
のより任意な選択を可能としまた試験のセツト・
アツプを容易にすることにより、製造処理の途中
での試験の経済的な利点を相当に助長する。ま
た、パシベーシヨン層が存在する構造に、空気中
で非破壊試験を行うということは、個性化
(personalization)を実行するために使用される
のと同一のツール内で試験を行うことを可能なら
しめる。
E 実施例
第1図は本発明の構成を示す概要図である。第
1図は、試験すべきチツプ1と、絶縁層2と、代
表テスト点4と、出力接点5と、レーザー6と、
集光光学系7と、代表的な回路入力ライン8と、
検出用論理回路9とを図示している。論理回路9
は、電流パルスを測定するためのボツクスカー
(boxcar)積分システムである。導電性の被覆層
3には、フオトン支援による電子トンネル通過を
制御するために、適当なバイアス発生器10によ
つてバイアスを加えてもよい。試験すべきチツプ
は、機械的且つ電気的に保持体11内に取り付け
られる。絶縁層2はパシベーシヨンであり、導電
層3は回路9のコレクタとして働く金属被覆層で
ある。
1図は、試験すべきチツプ1と、絶縁層2と、代
表テスト点4と、出力接点5と、レーザー6と、
集光光学系7と、代表的な回路入力ライン8と、
検出用論理回路9とを図示している。論理回路9
は、電流パルスを測定するためのボツクスカー
(boxcar)積分システムである。導電性の被覆層
3には、フオトン支援による電子トンネル通過を
制御するために、適当なバイアス発生器10によ
つてバイアスを加えてもよい。試験すべきチツプ
は、機械的且つ電気的に保持体11内に取り付け
られる。絶縁層2はパシベーシヨンであり、導電
層3は回路9のコレクタとして働く金属被覆層で
ある。
第2図は、金属テスト点でレーザーによつて励
起され、絶縁(パシベーシヨン)層2(第1図)
を介して、コレクタの役目を果す導電層3(第1
図)へ透過した電子のエネルギー・レベルをあら
わす図である。
起され、絶縁(パシベーシヨン)層2(第1図)
を介して、コレクタの役目を果す導電層3(第1
図)へ透過した電子のエネルギー・レベルをあら
わす図である。
集積回路へのアクセスは、パルス・レーザー・
ビームを薄膜絶縁層と金属被覆層の下方に埋設さ
れた金属テスト点に集光することにより実行され
る。これにより、金属テスト・パツドからは、絶
縁層を介して、コレクタとしての金属被覆層に光
電子放射が生起される。金属被覆層(コレクタ)
は薄い(数百オングストローム)ため、レーザー
光に対して実質的に透明である。レーザー・ビー
ムは金属被覆層とパシベーシヨン層とを難なく通
過する。その結果、比較的低エネルギー(約2.5
〜3.0eV)のレーザー・フオトンによつて光電子
効果が起される。レーザー・フオトンのエネルギ
ーは金属テスト点から絶縁体の伝導帯へ電子が放
出されるしきい値よりもわずかに低くならなけれ
ばならないので、そのエネルギーには障壁エネル
ギーB(第2図)よりも低いエネルギーが採用さ
れている。このように、絶縁体に電界を加えるこ
とにより、金属テスト点の絶縁体との界面で、障
壁の上方からフオトン支援によるトンネル通過が
生じる。
ビームを薄膜絶縁層と金属被覆層の下方に埋設さ
れた金属テスト点に集光することにより実行され
る。これにより、金属テスト・パツドからは、絶
縁層を介して、コレクタとしての金属被覆層に光
電子放射が生起される。金属被覆層(コレクタ)
は薄い(数百オングストローム)ため、レーザー
光に対して実質的に透明である。レーザー・ビー
ムは金属被覆層とパシベーシヨン層とを難なく通
過する。その結果、比較的低エネルギー(約2.5
〜3.0eV)のレーザー・フオトンによつて光電子
効果が起される。レーザー・フオトンのエネルギ
ーは金属テスト点から絶縁体の伝導帯へ電子が放
出されるしきい値よりもわずかに低くならなけれ
ばならないので、そのエネルギーには障壁エネル
ギーB(第2図)よりも低いエネルギーが採用さ
れている。このように、絶縁体に電界を加えるこ
とにより、金属テスト点の絶縁体との界面で、障
壁の上方からフオトン支援によるトンネル通過が
生じる。
パルス・レーザー・ビーム(約5ピコ秒幅以
下)が金属テスト点(直径約1ミクロン以下)上
に集光されるが、この場合、テスト点は、0.1〜
1.0ミクロン厚の薄膜絶縁層(例えば2酸化シリ
コン)の下方に埋没されている。この絶縁(パシ
ベーシヨン)層の存在は、状況に基本的な2つの
変更をもたらす。
下)が金属テスト点(直径約1ミクロン以下)上
に集光されるが、この場合、テスト点は、0.1〜
1.0ミクロン厚の薄膜絶縁層(例えば2酸化シリ
コン)の下方に埋没されている。この絶縁(パシ
ベーシヨン)層の存在は、状況に基本的な2つの
変更をもたらす。
第1に、金属テスト・パツドから絶縁層中への
光電子放出のしきい値は、絶縁層によつて明白に
低下される。ワインバーグとハートスタインは、
金属から絶縁体の伝導帯に電子を注入するための
しきい値が、アルミニウムと2酸化シリコンの界
面でわずか3.15eVであり、一方空気に露出され
たアルミニウムから真空中へのそのしきい値が約
4.2eVであることを発表している。このしきい値
低下により、低エネルギーすなわち2.5〜3.0eV範
囲のレーザー・フオトンを使用することが可能と
なる。そして、酸化層または、パシベーシヨン層
としてデバイスに使用されるたいていの絶縁体
は、この範囲では透明であるので、レーザー光は
パシベーシヨン層を難なく通過する。そのような
低エネルギー・レーザー・フオトンは、高エネル
ギー・レーザー・フオトンよりも、従来技術を用
いて発生するのがはるかに容易である。レーザ
ー・フオトンのエネルギーは、金属テスト点から
障壁B(第2図)上で絶縁体の伝導帯に直接電子
放出するためのしきい値よりもわずかに低くなく
てはならないので、さらにひくいエネルギーが採
用される。障壁を介しての透過は、金属被覆層と
金属テスト点の間に加えられた電圧に起因して絶
縁体に加えられた電界により可能となる。
光電子放出のしきい値は、絶縁層によつて明白に
低下される。ワインバーグとハートスタインは、
金属から絶縁体の伝導帯に電子を注入するための
しきい値が、アルミニウムと2酸化シリコンの界
面でわずか3.15eVであり、一方空気に露出され
たアルミニウムから真空中へのそのしきい値が約
4.2eVであることを発表している。このしきい値
低下により、低エネルギーすなわち2.5〜3.0eV範
囲のレーザー・フオトンを使用することが可能と
なる。そして、酸化層または、パシベーシヨン層
としてデバイスに使用されるたいていの絶縁体
は、この範囲では透明であるので、レーザー光は
パシベーシヨン層を難なく通過する。そのような
低エネルギー・レーザー・フオトンは、高エネル
ギー・レーザー・フオトンよりも、従来技術を用
いて発生するのがはるかに容易である。レーザ
ー・フオトンのエネルギーは、金属テスト点から
障壁B(第2図)上で絶縁体の伝導帯に直接電子
放出するためのしきい値よりもわずかに低くなく
てはならないので、さらにひくいエネルギーが採
用される。障壁を介しての透過は、金属被覆層と
金属テスト点の間に加えられた電圧に起因して絶
縁体に加えられた電界により可能となる。
第2に、金属テスト点の電圧を識別するために
異なる方法を使用しなくてはならない。こ方法
は、第1図に図式的に示されている。すなわち、
チツプ1の製造が完了しパシベーシヨン層2が追
加された後、薄い導電金属または酸化スズのよう
な導電性の透明層からなる薄い金属被覆層3(コ
レクタ)がパシベーシヨン層2の上面に付着され
る。この導電性の被覆層3は、入射レーザー・ビ
ームが金属テスト・パツド4まで透過できるよう
に十分に薄いかまたは透明である。金属コレクタ
が吸収を行うために、その厚さは、100オングス
トローム程度でなくてはならない。コレクタを接
点5と電気的に接触させることによつて、導電層
3はバイアスされ、その導電層3が収集する電流
を測定するために使用することができる。試験手
続は、特定の時間にチツプ上の特定の金属テスト
点に加えられたピコ秒レーザー・パルスの結果と
して集められた電流パルスを測定することであ
る。次に、もし必要なら、パシベーシヨン層2の
上層の導電被覆層3を除去してもよい。
異なる方法を使用しなくてはならない。こ方法
は、第1図に図式的に示されている。すなわち、
チツプ1の製造が完了しパシベーシヨン層2が追
加された後、薄い導電金属または酸化スズのよう
な導電性の透明層からなる薄い金属被覆層3(コ
レクタ)がパシベーシヨン層2の上面に付着され
る。この導電性の被覆層3は、入射レーザー・ビ
ームが金属テスト・パツド4まで透過できるよう
に十分に薄いかまたは透明である。金属コレクタ
が吸収を行うために、その厚さは、100オングス
トローム程度でなくてはならない。コレクタを接
点5と電気的に接触させることによつて、導電層
3はバイアスされ、その導電層3が収集する電流
を測定するために使用することができる。試験手
続は、特定の時間にチツプ上の特定の金属テスト
点に加えられたピコ秒レーザー・パルスの結果と
して集められた電流パルスを測定することであ
る。次に、もし必要なら、パシベーシヨン層2の
上層の導電被覆層3を除去してもよい。
電圧に対する高い感度を達成するために、金属
テスト点の電圧のわずかの変化が、コレクタで測
定される電流の相当量の変化をもたらす必要があ
る。電子が一旦絶縁体の伝導帯中に励起される
と、それらは、加速的な電界の存在のもとで十分
な距離(品質のよくない酸化物でも1000オングス
トローム以上)を進行する。この実施例では、必
要とされる電圧感度は第2図に示すようにフオト
ンの支援によるトンネル透過により得られる。レ
ーザー・フオトンのエネルギーは、金属テスト・
パツドから絶縁体の伝導帯(第2図B)への直接
的な光電子放射のしきい値よりも幾分低く選択さ
れる。レーザー・フオトンは、電子を、(金属テ
スト点と絶縁体界面の)界面障壁エネルギーより
もわずかに小さいエネルギーまで励起する。そし
て、これらの励起された電子は、障壁を通過する
ことができる。トンネル通過の確立は絶縁体中の
電界に指数関数的に依存し、コレクタのバイアス
は一定なので、コレクタで測定されるトンネル電
流は、金属テスト・パツド(エミツタ)の電圧に
極めて敏感である。レーザー・フオトン・エネル
ギーをエネルギーしきい値Bに十分近く選ぶこと
により最大の信号が得られ、一方、トンネル電流
を幾分低下させ、しきい値よりもさらに幾分低い
電圧(例えば0.5eV)で動作させることにより、
最大の電圧感度が得られる。アルミニウムと2酸
化シリコンの界面に対しては、解像の限界値(1
ミクロン以下のスポツト)付近まで容易に集光さ
れ、且つピコ秒のパルス幅を達成でするように容
易にモード・ロツクされるアルゴン・クリプト
ン・レーザーが好適であり、このレーザーは上記
方法に適切な範囲のフオトン・エネルギーを与え
る。
テスト点の電圧のわずかの変化が、コレクタで測
定される電流の相当量の変化をもたらす必要があ
る。電子が一旦絶縁体の伝導帯中に励起される
と、それらは、加速的な電界の存在のもとで十分
な距離(品質のよくない酸化物でも1000オングス
トローム以上)を進行する。この実施例では、必
要とされる電圧感度は第2図に示すようにフオト
ンの支援によるトンネル透過により得られる。レ
ーザー・フオトンのエネルギーは、金属テスト・
パツドから絶縁体の伝導帯(第2図B)への直接
的な光電子放射のしきい値よりも幾分低く選択さ
れる。レーザー・フオトンは、電子を、(金属テ
スト点と絶縁体界面の)界面障壁エネルギーより
もわずかに小さいエネルギーまで励起する。そし
て、これらの励起された電子は、障壁を通過する
ことができる。トンネル通過の確立は絶縁体中の
電界に指数関数的に依存し、コレクタのバイアス
は一定なので、コレクタで測定されるトンネル電
流は、金属テスト・パツド(エミツタ)の電圧に
極めて敏感である。レーザー・フオトン・エネル
ギーをエネルギーしきい値Bに十分近く選ぶこと
により最大の信号が得られ、一方、トンネル電流
を幾分低下させ、しきい値よりもさらに幾分低い
電圧(例えば0.5eV)で動作させることにより、
最大の電圧感度が得られる。アルミニウムと2酸
化シリコンの界面に対しては、解像の限界値(1
ミクロン以下のスポツト)付近まで容易に集光さ
れ、且つピコ秒のパルス幅を達成でするように容
易にモード・ロツクされるアルゴン・クリプト
ン・レーザーが好適であり、このレーザーは上記
方法に適切な範囲のフオトン・エネルギーを与え
る。
この試験技術は、パシベーシヨン層が既に存在
する場合にチツプ上の内部ノードを非接触且つリ
アル・タイムで試験するものである。この試験は
真空中で行う必要がなく、これは非常なる長所で
ある。尚ここで言う試験すべきチツプは、ウエー
ハ全体でもよく、ウエーハの一部でもよく、チツ
プ全体でもよく、チツプの一部でもよい。ここで
は、それらを総称して単にチツプと呼ぶことにす
る。
する場合にチツプ上の内部ノードを非接触且つリ
アル・タイムで試験するものである。この試験は
真空中で行う必要がなく、これは非常なる長所で
ある。尚ここで言う試験すべきチツプは、ウエー
ハ全体でもよく、ウエーハの一部でもよく、チツ
プ全体でもよく、チツプの一部でもよい。ここで
は、それらを総称して単にチツプと呼ぶことにす
る。
本発明の方法には3つの特定の応用があり、そ
れは次のとおりである: 第1に、チツプが完成された後に、製品全体を
試験すること。この場合、金属導電層3がブラン
ケツト付着され、試験が行われ、もし望むなら
(例えば、イオン・スパツタリングまたは化学エ
ツチングによつて)金属導電層3が除去される。
れは次のとおりである: 第1に、チツプが完成された後に、製品全体を
試験すること。この場合、金属導電層3がブラン
ケツト付着され、試験が行われ、もし望むなら
(例えば、イオン・スパツタリングまたは化学エ
ツチングによつて)金属導電層3が除去される。
第2に、チツプは、パシペーシヨン層2の上面
に金属導電被覆層3を付着したままで製造するこ
とができ、チツプ・パツケージの1つのI/Oピ
ン12(第3図)は接点として確保し、接続体1
3により導電被覆層に接続することもできる。そ
して、代表的なテスト位置の試験は、パツケージ
上でレーザー光を導入するためにパツケージ中に
設けられた光学的な窓14をもつインライン・ソ
ケツトにより実行される。窓14以外の光は、第
3図に示されているように、不透明なパツベーシ
ヨン(防護)層15によりブロツクされる。
に金属導電被覆層3を付着したままで製造するこ
とができ、チツプ・パツケージの1つのI/Oピ
ン12(第3図)は接点として確保し、接続体1
3により導電被覆層に接続することもできる。そ
して、代表的なテスト位置の試験は、パツケージ
上でレーザー光を導入するためにパツケージ中に
設けられた光学的な窓14をもつインライン・ソ
ケツトにより実行される。窓14以外の光は、第
3図に示されているように、不透明なパツベーシ
ヨン(防護)層15によりブロツクされる。
第3に、製造処理の重要な段階で、酸化物(パ
シベーシヨン)層及び金属試験被覆層を追加して
リアル・タイムの試験を行うことができる。もし
必要なら、これらの層は除去され、さらなる処理
が実行される。
シベーシヨン)層及び金属試験被覆層を追加して
リアル・タイムの試験を行うことができる。もし
必要なら、これらの層は除去され、さらなる処理
が実行される。
尚、空気中の試験が望ましいが永久的なパシベ
ーシヨン層が存在しない場合、2酸化シリコンの
ような絶縁物、またはポリイミドのようなプラス
チツクからなる薄い(数百オングストローム厚
の)層を一時的に付着し、そのあと薄い導電性被
覆層を付着することもできる。
ーシヨン層が存在しない場合、2酸化シリコンの
ような絶縁物、またはポリイミドのようなプラス
チツクからなる薄い(数百オングストローム厚
の)層を一時的に付着し、そのあと薄い導電性被
覆層を付着することもできる。
F 発明の効果
以上のように、この発明によれば、導電回路を
有するチツプ上に薄い絶縁層と薄い導電層を順次
付着し、所定箇所にパレス・レーザーを印加して
光電子放出を生じさせ、絶縁層をトンネル通過し
た電子を上記導電層で検出するようにしたので、
空気中で非破壊的且つリアル・タイムで試験を行
うことができるという効果が得られる。このと
き、レーザー・ビームのエネルギーは比較的小さ
くてよく(約2.5〜3.0eV)、従つてこのエネルギ
ーは、通常のレーザー(例えばアルゴン・クリプ
トン・レーザー)により容易に達成できる。
有するチツプ上に薄い絶縁層と薄い導電層を順次
付着し、所定箇所にパレス・レーザーを印加して
光電子放出を生じさせ、絶縁層をトンネル通過し
た電子を上記導電層で検出するようにしたので、
空気中で非破壊的且つリアル・タイムで試験を行
うことができるという効果が得られる。このと
き、レーザー・ビームのエネルギーは比較的小さ
くてよく(約2.5〜3.0eV)、従つてこのエネルギ
ーは、通常のレーザー(例えばアルゴン・クリプ
トン・レーザー)により容易に達成できる。
第1図は、本発明の構成を示す概要図、第2図
は、光電子放出された電子のエネルギー・レベル
の図、第3図は、試験能力を高めるための窓構造
をもつチツプの斜視図である。 1……チツプ、2……絶縁層、3……金属被覆
(導電)層、4……テスト点(回路)、6……レー
ザー。
は、光電子放出された電子のエネルギー・レベル
の図、第3図は、試験能力を高めるための窓構造
をもつチツプの斜視図である。 1……チツプ、2……絶縁層、3……金属被覆
(導電)層、4……テスト点(回路)、6……レー
ザー。
Claims (1)
- 【特許請求の範囲】 1 導電性の回路をもつ集積回路チツプを試験す
るための方法において、 (a) 上記チツプの回路を被覆するように、レーザ
ー・ビームが透過し得る程度に薄い絶縁層を付
着し、 (b) 上記絶縁体層にレーザー・ビームが透過し得
る程度に薄い導電層を付着し、 (c) 上記導電層と上記チツプの回路の間にバイア
ス電圧を加え、 (d) 光電子放出を生じさせるように上記チツプの
回路にレーザー・ビームを入射し、 (e) 上記絶縁層をトンネル透過して来た電子が上
記導電層で集められるとき該導電層の電圧を測
定する段階を含む、 集積回路チツプの試験方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US717409 | 1985-03-29 | ||
| US06/717,409 US4644264A (en) | 1985-03-29 | 1985-03-29 | Photon assisted tunneling testing of passivated integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61225830A JPS61225830A (ja) | 1986-10-07 |
| JPH0262948B2 true JPH0262948B2 (ja) | 1990-12-27 |
Family
ID=24881911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271731A Granted JPS61225830A (ja) | 1985-03-29 | 1985-12-04 | 集積回路チツプの試験方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4644264A (ja) |
| EP (1) | EP0196475B1 (ja) |
| JP (1) | JPS61225830A (ja) |
| CA (1) | CA1236929A (ja) |
| DE (1) | DE3675236D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4786864A (en) * | 1985-03-29 | 1988-11-22 | International Business Machines Corporation | Photon assisted tunneling testing of passivated integrated circuits |
| US4755748A (en) * | 1985-06-05 | 1988-07-05 | Bell Communications Research, Inc. | Method and apparatus for analyzing semiconductor devices using charge-sensitive electron-beam-injected-carrier microscopy |
| EP0264482B1 (en) * | 1986-10-23 | 1991-12-18 | International Business Machines Corporation | Method for contactless testing of integrated circuit packaging boards under atmospheric conditions |
| EP0264481B1 (en) * | 1986-10-23 | 1992-05-13 | International Business Machines Corporation | Testing method for integrated circuit packaging boards using a laser in vacuum |
| NL8700933A (nl) * | 1987-04-21 | 1988-11-16 | Philips Nv | Testmethode voor lcd-elementen. |
| JP2690908B2 (ja) * | 1987-09-25 | 1997-12-17 | 株式会社日立製作所 | 表面計測装置 |
| US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| US5020219A (en) * | 1988-05-16 | 1991-06-04 | Leedy Glenn J | Method of making a flexible tester surface for testing integrated circuits |
| US5034685A (en) * | 1988-05-16 | 1991-07-23 | Leedy Glenn J | Test device for testing integrated circuits |
| US5512397A (en) * | 1988-05-16 | 1996-04-30 | Leedy; Glenn J. | Stepper scanner discretionary lithography and common mask discretionary lithography for integrated circuits |
| EP0404970A1 (en) * | 1989-06-26 | 1991-01-02 | International Business Machines Corporation | Method and system for contactless testing of electronic activity in an integrated circuit chip-to-test after passivation thereof |
| US5111137A (en) * | 1990-10-29 | 1992-05-05 | Hewlett-Packard Company | Method and apparatus for the detection of leakage current |
| JPH05180869A (ja) * | 1990-11-06 | 1993-07-23 | Texas Instr Inc <Ti> | 集積回路の節点電圧を測定する方法及び装置 |
| US5179279A (en) * | 1991-01-25 | 1993-01-12 | Rensselaer Polytechnic Institute | Non-contact electrical pathway |
| US6472889B1 (en) | 2000-06-15 | 2002-10-29 | University Of Connecticut | Apparatus and method for producing an ion channel microprobe |
| TWI565119B (zh) * | 2011-05-27 | 2017-01-01 | 半導體能源研究所股份有限公司 | 發光裝置的製造方法及發光裝置 |
| FR3112653B1 (fr) * | 2020-07-15 | 2025-10-24 | St Microelectronics Alps Sas | Circuit intégré et procédé de diagnostic d’un tel circuit intégré |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4051437A (en) * | 1976-04-02 | 1977-09-27 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for semiconductor profiling using an optical probe |
| DE2824308A1 (de) * | 1978-06-02 | 1979-12-13 | Siemens Ag | Verfahren zum einpraegen einer spannung mit einem elektronenstrahl |
| US4301409A (en) * | 1978-06-06 | 1981-11-17 | California Institute Of Technology | Solar cell anomaly detection method and apparatus |
| US4417203A (en) * | 1981-05-26 | 1983-11-22 | International Business Machines Corporation | System for contactless electrical property testing of multi-layer ceramics |
| US4415851A (en) * | 1981-05-26 | 1983-11-15 | International Business Machines Corporation | System for contactless testing of multi-layer ceramics |
| US4419530A (en) * | 1982-02-11 | 1983-12-06 | Energy Conversion Devices, Inc. | Solar cell and method for producing same |
-
1985
- 1985-03-29 US US06/717,409 patent/US4644264A/en not_active Expired - Fee Related
- 1985-12-04 JP JP60271731A patent/JPS61225830A/ja active Granted
-
1986
- 1986-01-15 CA CA000499662A patent/CA1236929A/en not_active Expired
- 1986-03-04 EP EP86102791A patent/EP0196475B1/en not_active Expired - Lifetime
- 1986-03-04 DE DE8686102791T patent/DE3675236D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0196475A1 (en) | 1986-10-08 |
| US4644264A (en) | 1987-02-17 |
| EP0196475B1 (en) | 1990-10-31 |
| CA1236929A (en) | 1988-05-17 |
| DE3675236D1 (de) | 1990-12-06 |
| JPS61225830A (ja) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0262948B2 (ja) | ||
| US4296372A (en) | Techniques for impressing a voltage with an electron beam | |
| Everhart et al. | A novel method of semiconductor device measurements | |
| US4703260A (en) | Full chip integrated circuit tester | |
| US4786864A (en) | Photon assisted tunneling testing of passivated integrated circuits | |
| US4845425A (en) | Full chip integrated circuit tester | |
| US4609867A (en) | Method for measuring electrical potentials at buried solid state matter | |
| Haraguchi | Microscopic optical beam induced current measurements and their applications | |
| Chi et al. | Nondestructive determination of the depth of planar pn junctions by scanning electron microscopy | |
| Schmidt et al. | Conversion of Silicon Nitride Films to Anodic SiO2 | |
| JPS6321343B2 (ja) | ||
| Lau et al. | Quantitative imaging of local defects in very thin silicon dioxide films at low bias voltage by true oxide electron‐beam‐induced current | |
| Sixt et al. | Determination of cesium distributions in oxides of MOS structures by photoinjection studies | |
| JPH03132052A (ja) | Mis界面評価法及び装置 | |
| Streever et al. | Scanning photovoltage investigation of silicon-and GaAs-based MOS capacitors | |
| JPS6148656B2 (ja) | ||
| JPS6213619B2 (ja) | ||
| Bousetta et al. | Comparison and origin of electronic states of the free GaAs (100) surface and the GaAs/CaF2 interface | |
| Comizzoli | AT&T Bell Laboratories, Murray Hill, New Jersey 07974 | |
| Norman et al. | SEM micro-irradiation techniques in semiconductor devices | |
| JPS63122136A (ja) | 集積回路 | |
| Kotorman | Low energy electron microscopy utilized in dynamic circuit analysis and failure detection on LSI-VLSI internal circuits | |
| Beha et al. | Picosecond photoemission probing | |
| JPS62154543A (ja) | 荷電ビ−ム装置 | |
| Bouillier et al. | New nondestructive method for the investigation of insulator‐semiconductor structures |