JPS61225830A - 集積回路チツプの試験方法 - Google Patents
集積回路チツプの試験方法Info
- Publication number
- JPS61225830A JPS61225830A JP60271731A JP27173185A JPS61225830A JP S61225830 A JPS61225830 A JP S61225830A JP 60271731 A JP60271731 A JP 60271731A JP 27173185 A JP27173185 A JP 27173185A JP S61225830 A JPS61225830 A JP S61225830A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- test
- chip
- laser
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明は、集積回路の非接触試験方法に関し、特にフ
ォトンにより支援したトンネル通過的（ｔｕｎｎｅｌｉ
ｎｇ）な室内環境の試験手続に関するものである。この
手続によれば、絶縁層と透明な導電性の層で覆われパシ
ベートされた集積回路ウェーハが、パルス・レーザーに
よりアクセスされ、これ・により電圧変調によって光電
子放出された電子が発生し、この電子は絶縁層を通過し
て導電層に至り検出される。
ォトンにより支援したトンネル通過的（ｔｕｎｎｅｌｉ
ｎｇ）な室内環境の試験手続に関するものである。この
手続によれば、絶縁層と透明な導電性の層で覆われパシ
ベートされた集積回路ウェーハが、パルス・レーザーに
よりアクセスされ、これ・により電圧変調によって光電
子放出された電子が発生し、この電子は絶縁層を通過し
て導電層に至り検出される。
Ｂ、従来技術
如何に示す刊行物は代表的な従来技術であり、本発明の
背景となるものである： （１）ソリッド・ステート・コミユニケーシヨンズ（Ｓ
ｏｌｉｄ ５ｔａｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ
） ２０．１７９．（１９７６）のＺ、Ａ、ワインバー
ブ（Ｗｅｉｎｂｅｒｇ）及びＡ、ハートスタイン（Ｈａ
ｒｔｓｔｅｉｎ）による“アルミニウムから２酸化シリ
コンへのフォトン支援トンネル通過（Ｐｈｏｔｏｎ Ａ
ｓ５ｉｓｔｅｄ Ｔｕｎｎｅｌｉｎｇ ｆｒｏｍ Ａ１
ｍｉｎｉｕｍ１ｎｔｏ Ｓｉ１．１ｃｏｎ Ｄｉｏｘｉ
ｄｅ）”と題する論文。この論文にはフォトン支援電子
トンネル通過の理論及びそれの実験操作における使用に
ついて記述されている。
背景となるものである： （１）ソリッド・ステート・コミユニケーシヨンズ（Ｓ
ｏｌｉｄ ５ｔａｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ
） ２０．１７９．（１９７６）のＺ、Ａ、ワインバー
ブ（Ｗｅｉｎｂｅｒｇ）及びＡ、ハートスタイン（Ｈａ
ｒｔｓｔｅｉｎ）による“アルミニウムから２酸化シリ
コンへのフォトン支援トンネル通過（Ｐｈｏｔｏｎ Ａ
ｓ５ｉｓｔｅｄ Ｔｕｎｎｅｌｉｎｇ ｆｒｏｍ Ａ１
ｍｉｎｉｕｍ１ｎｔｏ Ｓｉ１．１ｃｏｎ Ｄｉｏｘｉ
ｄｅ）”と題する論文。この論文にはフォトン支援電子
トンネル通過の理論及びそれの実験操作における使用に
ついて記述されている。
（２）係属中の米国特許出願筒０６／６６７５０６号。
この特許出願には、高速ＶＬＳＩ回路の動的な動作と性
能を真空中で試験することのできる試験装置が示されて
いる。その試験には、ＡＣスイッチング波形をチップ上
で無接触的に測定すること（ピコ秒の時間スケール）と
、（約５〜６ｅＶの）高エネルギー・フォトンを使用す
る論理状態の評価とが含まれている。
能を真空中で試験することのできる試験装置が示されて
いる。その試験には、ＡＣスイッチング波形をチップ上
で無接触的に測定すること（ピコ秒の時間スケール）と
、（約５〜６ｅＶの）高エネルギー・フォトンを使用す
る論理状態の評価とが含まれている。
現在知られている電子ビーム試験方法を実行するには、
試験表面上で金属接点が利用できなくてはならず、それ
ゆえパシベートされた回路を試験するには不適当である
。さらに、電子ビームは酸化物などのパシベーションの
物質に損傷を与えるので、試験表面上で利用可能な金属
接点の電子ビーム試験においても、そのようなパシベー
ト層を避けるように注意深く案内する必要がある。
試験表面上で金属接点が利用できなくてはならず、それ
ゆえパシベートされた回路を試験するには不適当である
。さらに、電子ビームは酸化物などのパシベーションの
物質に損傷を与えるので、試験表面上で利用可能な金属
接点の電子ビーム試験においても、そのようなパシベー
ト層を避けるように注意深く案内する必要がある。
すなわち、従来技術は、室内環境で絶縁層によりパシベ
ートされた集積回路を非接触で試験することを可能なら
しめるとともに、高エネルギー・ビームを必要とせず、
試験表面に開口接点を設ける必要のない試験方法を示唆
しない。
ートされた集積回路を非接触で試験することを可能なら
しめるとともに、高エネルギー・ビームを必要とせず、
試験表面に開口接点を設ける必要のない試験方法を示唆
しない。
Ｃ０発明が解決しようとする問題点
本発明の目的は、チップの試験表面上に透明な導電金属
付着層を使用することにより、テスト・アクセス・パッ
ドをパシベーション層の下方に埋設してなる集積回路を
、室内環境でリアル・タイム且つ高感度にレーザーによ
り試験する方法を提供することにある。
付着層を使用することにより、テスト・アクセス・パッ
ドをパシベーション層の下方に埋設してなる集積回路を
、室内環境でリアル・タイム且つ高感度にレーザーによ
り試験する方法を提供することにある。
本発明の他の目的は、酸化層、絶縁層または、パシベー
ション層で覆われたままの状態で、集積回路のＡＣスイ
ッチング波形及び論理状態を、室内環境でリアル・タイ
ムに実行すべくレーザー試験方法の性能を拡張し、以っ
てこの方法を、製造後のチップ条件の試験に適用できる
ようにするとともに、真空でなく空気中で試験ができる
ようにすることにある。
ション層で覆われたままの状態で、集積回路のＡＣスイ
ッチング波形及び論理状態を、室内環境でリアル・タイ
ムに実行すべくレーザー試験方法の性能を拡張し、以っ
てこの方法を、製造後のチップ条件の試験に適用できる
ようにするとともに、真空でなく空気中で試験ができる
ようにすることにある。
Ｄ０問題点を解決するための手段
本発明の１つの特徴は、試験すべきチップのパシベーシ
ョン層上に薄い金属被膜層を使用することにある。この
層は、レーザー選択ビームを透過するに十分な薄さであ
るが、光放出された電子のコレクタとして働きうるには
十分な厚さである。
ョン層上に薄い金属被膜層を使用することにある。この
層は、レーザー選択ビームを透過するに十分な薄さであ
るが、光放出された電子のコレクタとして働きうるには
十分な厚さである。
本発明の別の特徴は、識別性を高めるために金属被覆層
にバイアスを加えることである。
にバイアスを加えることである。
本発明のさらに別の特徴は、金属被覆層の除去を比較的
容易ならしめることである。
容易ならしめることである。
本発明の利点は、薄い絶縁層と金属コレクタ被覆層の組
合せが、比較的低いエネルギーのフォトンに対して光電
子放射トンネル通過経路を与え、以って従来のレーザー
から得られる比較的低エネルギーのレーザー選択ビーム
しか必要しないということである。
合せが、比較的低いエネルギーのフォトンに対して光電
子放射トンネル通過経路を与え、以って従来のレーザー
から得られる比較的低エネルギーのレーザー選択ビーム
しか必要しないということである。
本発明の別の利点は、時間の高分解能（５ピコ秒以下）
と、高解像度（１ミクロン以下）と、電圧の高分解能（
適当な測定時間で１ｍＶ）が達成されるということであ
る。
と、高解像度（１ミクロン以下）と、電圧の高分解能（
適当な測定時間で１ｍＶ）が達成されるということであ
る。
パシベーション層が存在する場合に空気中で真に非破壊
的な試験を行うということは、試験時間のより任意な選
択を可能としまた試験のセット・パシベーション層が存
在する構造に、空気中で非破壊試験を行うということは
、個性化（ｐｅｒｓｏｎａｌｉｚａｔｉｏｎ）を実行す
るために使用されるのと同一のツール内で試験を行うこ
とを可能ならしめる。
的な試験を行うということは、試験時間のより任意な選
択を可能としまた試験のセット・パシベーション層が存
在する構造に、空気中で非破壊試験を行うということは
、個性化（ｐｅｒｓｏｎａｌｉｚａｔｉｏｎ）を実行す
るために使用されるのと同一のツール内で試験を行うこ
とを可能ならしめる。
Ｅ、実施例
第１図は本発明の構成を示す概要図である。第１図は、
試験すべきチップ１と、絶縁層２と、代表テスト点４と
、出力接点５と、レーザー６と、集光光学系７と１代表
的な回路入力ライン８と、検出用論理回路９とを図示し
ている。論理回路９は、電流パルスを測定するためのボ
ックスカー（ｂｏｘｃａｒ）積分システムである。導電
性の被膜層３には、フォトン支援による電子トンネル通
過を制御するために、適当なバイアス発生器１０によっ
てバイアスを加えてもよい。試験すべきチップは。
試験すべきチップ１と、絶縁層２と、代表テスト点４と
、出力接点５と、レーザー６と、集光光学系７と１代表
的な回路入力ライン８と、検出用論理回路９とを図示し
ている。論理回路９は、電流パルスを測定するためのボ
ックスカー（ｂｏｘｃａｒ）積分システムである。導電
性の被膜層３には、フォトン支援による電子トンネル通
過を制御するために、適当なバイアス発生器１０によっ
てバイアスを加えてもよい。試験すべきチップは。
機械的且つ電気的に保持体１１内に取り付けられる。Ｍ
ＪＩ層２はパシベーションであり、導電層３は回路９の
コレクタとして働く金属被覆層である。
ＪＩ層２はパシベーションであり、導電層３は回路９の
コレクタとして働く金属被覆層である。
第２図は、金属テスト点でレーザーによって励起され、
絶縁（パシベーション）層２（第１図）を介して、コレ
クタの役目を果す導電層３（第１図）へ透過した電子の
エネルギー・レベルをあられす図である。
絶縁（パシベーション）層２（第１図）を介して、コレ
クタの役目を果す導電層３（第１図）へ透過した電子の
エネルギー・レベルをあられす図である。
集積回路へのアクセスは、パルス・レーザー・ビームを
薄膜絶縁層と金属被覆層の下方に埋設された金属テスト
点に集光することにより実行される。これにより、金属
テスト・パッドからは、絶縁層を介して、コレクタとし
ての金属被覆層に光電子放射が生起される。金属被覆層
（コレクタ）は薄い（数百オングストローム）ため、レ
ーザー過する。その結果、比較的低エネルギー（約２゜
５〜３．０ｅＶ）のレーザー・フォトンによって光電子
効果が起される。レーザー・フォトンのエネルギーは金
属テスト点から絶縁体の伝導帯へ電子が放出されるしき
い値よりもわずかに低くならなければならないので、そ
のエネルギーには障壁エネルギーＢ（第２図）よりも低
いエネルギーが採用されている。このように、絶縁体に
電界を加えることにより、金属テスト点の絶縁体との界
面で、障壁の上方からフォトン支援によるトンネル通過
が生じる。
薄膜絶縁層と金属被覆層の下方に埋設された金属テスト
点に集光することにより実行される。これにより、金属
テスト・パッドからは、絶縁層を介して、コレクタとし
ての金属被覆層に光電子放射が生起される。金属被覆層
（コレクタ）は薄い（数百オングストローム）ため、レ
ーザー過する。その結果、比較的低エネルギー（約２゜
５〜３．０ｅＶ）のレーザー・フォトンによって光電子
効果が起される。レーザー・フォトンのエネルギーは金
属テスト点から絶縁体の伝導帯へ電子が放出されるしき
い値よりもわずかに低くならなければならないので、そ
のエネルギーには障壁エネルギーＢ（第２図）よりも低
いエネルギーが採用されている。このように、絶縁体に
電界を加えることにより、金属テスト点の絶縁体との界
面で、障壁の上方からフォトン支援によるトンネル通過
が生じる。
パルス・レーザー・ビーム（約５ピコ秒幅以下）が金属
テスト点（直径約１ミクロン以下）上に集光されるが、
この場合、テスト点は、０．１〜１゜０ミクロン厚の薄
膜絶縁層（例えば２酸化シリコン）の下方に埋没されて
いる。この絶縁（パシベーション）層の存在は、状況に
基本的な２つの変更をもたらす。
テスト点（直径約１ミクロン以下）上に集光されるが、
この場合、テスト点は、０．１〜１゜０ミクロン厚の薄
膜絶縁層（例えば２酸化シリコン）の下方に埋没されて
いる。この絶縁（パシベーション）層の存在は、状況に
基本的な２つの変更をもたらす。
第１に、金属テスト・パッドから絶縁層中への光電子放
出のしきい値は、絶縁層によって明白に低下される。ワ
インバーブとハートスタインは。
出のしきい値は、絶縁層によって明白に低下される。ワ
インバーブとハートスタインは。
金属から絶縁体の伝導帯に電子を注入するためのしきい
値が、アルミニウムと２酸化シリコンの界面でわずか３
．１５ｅＶであり、一方空気に露出されたアルミニウム
から真空中へのそのしきい値が約４．２ｅＶであること
を発表している。このしきい値低下により、低エネルギ
ーすなわち２゜５〜３．ＯｅＶ範囲のレーザー・フォト
ンを使用することが可能となる。そして、酸化層または
、パシベーション層としてデバイスに使用されるたいて
いの絶縁体は、この範囲では透明であるので。
値が、アルミニウムと２酸化シリコンの界面でわずか３
．１５ｅＶであり、一方空気に露出されたアルミニウム
から真空中へのそのしきい値が約４．２ｅＶであること
を発表している。このしきい値低下により、低エネルギ
ーすなわち２゜５〜３．ＯｅＶ範囲のレーザー・フォト
ンを使用することが可能となる。そして、酸化層または
、パシベーション層としてデバイスに使用されるたいて
いの絶縁体は、この範囲では透明であるので。
レーザー光はパシベーション層を難なく通過する。
そのような低エネルギー・レーザー・フォトンは、高エ
ネルギー・レーザー・フォトンよりも、従来技術を用い
て発生するのがはるかに容易である。
ネルギー・レーザー・フォトンよりも、従来技術を用い
て発生するのがはるかに容易である。
レーザー・フォトンのエネルギーは、金属テスト点から
障壁Ｂ（第２図）上で絶縁体の伝導帯に直接電子放出す
るためのしきい値よりもわずかに低くなくてはならない
ので、さらにひくいエネルギーが採用される。障壁を介
しての透過は、金属被覆層と金属テスト点の間に加えら
れた電圧に起因して絶縁体に加えられた電界により可能
となる。
障壁Ｂ（第２図）上で絶縁体の伝導帯に直接電子放出す
るためのしきい値よりもわずかに低くなくてはならない
ので、さらにひくいエネルギーが採用される。障壁を介
しての透過は、金属被覆層と金属テスト点の間に加えら
れた電圧に起因して絶縁体に加えられた電界により可能
となる。
第２に、金属テスト点の電圧を識別するために異なる方
法を使用しなくてはならない。こ方法は、第１図に図式
的に示されている。すなわち、チップ１の製造が完了し
パシベーション層２が追加された後、薄い導電金属また
は酸化スズのような導電性の透明層からなる薄い金属被
覆層３（コレクタ）がパシベーション層２の上面に付着
される。
法を使用しなくてはならない。こ方法は、第１図に図式
的に示されている。すなわち、チップ１の製造が完了し
パシベーション層２が追加された後、薄い導電金属また
は酸化スズのような導電性の透明層からなる薄い金属被
覆層３（コレクタ）がパシベーション層２の上面に付着
される。
この導電性の被覆層３は、入射レーザー・ビームが金属
テスト・パッド４まで透過できるように十分に薄いかま
たは透明である。金属コレクタが吸収を行うために、そ
の厚さは、１００オングストローム程度でなくてはなら
ない。コレクタを接点５と電気的に接触させることによ
って、導電層３はバイアスされ、その導電層３が収集す
る電流を測定するために使用することができる。試験手
続は、特定の時間にチップ上の特定の金属テスト点に加
えられたピコ秒レーザー・パルスの結果として集められ
た電流パルスを測定することである。
テスト・パッド４まで透過できるように十分に薄いかま
たは透明である。金属コレクタが吸収を行うために、そ
の厚さは、１００オングストローム程度でなくてはなら
ない。コレクタを接点５と電気的に接触させることによ
って、導電層３はバイアスされ、その導電層３が収集す
る電流を測定するために使用することができる。試験手
続は、特定の時間にチップ上の特定の金属テスト点に加
えられたピコ秒レーザー・パルスの結果として集められ
た電流パルスを測定することである。
次に、もし必要なら、パシベーション層２の上層の導電
被覆層３を除去してもよい。
被覆層３を除去してもよい。
電圧に対する高い感度を達成するために、金属テスト点
の電圧のわずかの変化が、コレクタで測定される電流の
相当量の変化をもたらす必要がある。電子が一旦絶縁体
の伝導帯中に励起されると、それらは、加速的な電界の
存在のもとて十分な距離（品質のよくない酸化物でも１
０００オングストローム以上）を進行する。この実施例
では、必要とされる電圧感度は第２図に示すようにフォ
トンの支援によるトンネル透過により得られる。レーザ
ー・フォトンのエネルギーは、金属テスト・パッドから
絶縁体の伝導帯（第２図Ｂ）への直接的な光電子放射の
しきい値よりも幾分低く選択される。レーザー・フォト
ンは、電子を、（金属テスト点と絶縁体界面の）界面障
壁エネルギーよりもわずかに小さいエネルギーまで励起
する。そして、これらの励起された電子は、障壁を通過
することができる。トンネル通過の確立は絶縁体中の電
界に指数関数的に依存し、コレクタのバイアスは一定な
ので、コレクタで測定されるトンネル電流は、金属テス
ト・パッド（エミッタ）の電圧に極めて敏感である。レ
ーザー・フォトン・エネルギーをエネルギーしきい値Ｂ
に十分近く選ぶことにより最大の信号が得られ、一方、
トンネル電流を幾分低下させ、しきい値よりもさらに幾
分低い電圧（例えば０．５ｅＶ）で動作させることによ
（１ミクロン以下のスポット）付近まで容易に集光され
、且つピコ秒のパルス幅を達成でするように容易にモー
ド・ロックされるアルゴン・クリプトン・レーザーが好
適であり、このレーザーは上記方法に適切な範囲のフォ
トン・エネルギーを与える。
の電圧のわずかの変化が、コレクタで測定される電流の
相当量の変化をもたらす必要がある。電子が一旦絶縁体
の伝導帯中に励起されると、それらは、加速的な電界の
存在のもとて十分な距離（品質のよくない酸化物でも１
０００オングストローム以上）を進行する。この実施例
では、必要とされる電圧感度は第２図に示すようにフォ
トンの支援によるトンネル透過により得られる。レーザ
ー・フォトンのエネルギーは、金属テスト・パッドから
絶縁体の伝導帯（第２図Ｂ）への直接的な光電子放射の
しきい値よりも幾分低く選択される。レーザー・フォト
ンは、電子を、（金属テスト点と絶縁体界面の）界面障
壁エネルギーよりもわずかに小さいエネルギーまで励起
する。そして、これらの励起された電子は、障壁を通過
することができる。トンネル通過の確立は絶縁体中の電
界に指数関数的に依存し、コレクタのバイアスは一定な
ので、コレクタで測定されるトンネル電流は、金属テス
ト・パッド（エミッタ）の電圧に極めて敏感である。レ
ーザー・フォトン・エネルギーをエネルギーしきい値Ｂ
に十分近く選ぶことにより最大の信号が得られ、一方、
トンネル電流を幾分低下させ、しきい値よりもさらに幾
分低い電圧（例えば０．５ｅＶ）で動作させることによ
（１ミクロン以下のスポット）付近まで容易に集光され
、且つピコ秒のパルス幅を達成でするように容易にモー
ド・ロックされるアルゴン・クリプトン・レーザーが好
適であり、このレーザーは上記方法に適切な範囲のフォ
トン・エネルギーを与える。
この試験技術は、パシベーション層が既に存在する場合
にチップ上の内部ノードを非接触且つリアル・タイムで
試験するものである。この試験は真空中で行う必要がな
く、これは非常なる長所である。尚ここで言う試験すべ
きチップは、ウェーハ全体でもよく、ウェーハの一部で
もよく、チップ全体でもよく、チップの一部でもよい。
にチップ上の内部ノードを非接触且つリアル・タイムで
試験するものである。この試験は真空中で行う必要がな
く、これは非常なる長所である。尚ここで言う試験すべ
きチップは、ウェーハ全体でもよく、ウェーハの一部で
もよく、チップ全体でもよく、チップの一部でもよい。
ここでは、それらを総称して単にチップと呼ぶことにす
る。
る。
本発明の方法には３つの特定の応用があり、それは次の
とおりである： 第１に、チップが完成された後に、製品全体を試験する
こと。この場合、金属導電層３がブランケット付着され
、試験が行われ、もし望むなら（例えば、イオン・スパ
ッタリングまたは化学エツチングによって）金属導電層
３が除去される。
とおりである： 第１に、チップが完成された後に、製品全体を試験する
こと。この場合、金属導電層３がブランケット付着され
、試験が行われ、もし望むなら（例えば、イオン・スパ
ッタリングまたは化学エツチングによって）金属導電層
３が除去される。
第２に、チップは、パシベーション層２の上面に金属導
電被覆層３を付着したままで製造することができ、チッ
プ・パッケージの１つのＩ１０ピン１２（第３図）は接
点として確保し、接続体１３により導電被覆層に接続す
ることもできる。そして１代表的なテスト位置の試験は
、パッケージ上でレーザー光を導入するためにパッケー
ジ中に設けられた光学的な窓１４をもつインライン・ソ
ケットにより実行される。窓１４以外の光は、第３図に
示されているように、不透明なパシベーション（防護）
層１５によりブロックされる。
電被覆層３を付着したままで製造することができ、チッ
プ・パッケージの１つのＩ１０ピン１２（第３図）は接
点として確保し、接続体１３により導電被覆層に接続す
ることもできる。そして１代表的なテスト位置の試験は
、パッケージ上でレーザー光を導入するためにパッケー
ジ中に設けられた光学的な窓１４をもつインライン・ソ
ケットにより実行される。窓１４以外の光は、第３図に
示されているように、不透明なパシベーション（防護）
層１５によりブロックされる。
第３に、製造処理の重要な段階で、酸化物（パシベーシ
ョン）層及び金属試験被覆層を追加してリアル・タイム
の試験を行うことができる。もし必要なら、これらの層
は除去され：さらなる処理が実行される。
ョン）層及び金属試験被覆層を追加してリアル・タイム
の試験を行うことができる。もし必要なら、これらの層
は除去され：さらなる処理が実行される。
尚、空気中の試験が望ましいが永久的なパシベーション
層が存在しない場合、２酸化シリコンのような絶縁物、
またはポリイミドのようなプラスチックからなる薄い（
数百オングストローム厚の）層を一時的に付着し、その
あと薄い導電性被覆層を付着することもできる。
層が存在しない場合、２酸化シリコンのような絶縁物、
またはポリイミドのようなプラスチックからなる薄い（
数百オングストローム厚の）層を一時的に付着し、その
あと薄い導電性被覆層を付着することもできる。
Ｆ０発明の効果
以上のように、この発明によれば、導電回路を有するチ
ップ上に薄い絶縁層と薄い導電層を順次付着し、所定箇
所にパレス・レーザーを印加して光電子放出を生じさせ
、絶縁層をトンネル通過した電子を上記導電層で検出す
るようにしたので、空気中で非破壊的且つリアル・タイ
ムで試験を行うことができるという効果が得られる。こ
のとき、レーザー・ビームのエネルギーは比較的小さく
てよく（約２．５〜３．０ｅＶ）−従ってこのエネルギ
ーは、通常のレーザー（例えばアルゴン°クリプトン・
レーザー）により容易に達成できる・
ップ上に薄い絶縁層と薄い導電層を順次付着し、所定箇
所にパレス・レーザーを印加して光電子放出を生じさせ
、絶縁層をトンネル通過した電子を上記導電層で検出す
るようにしたので、空気中で非破壊的且つリアル・タイ
ムで試験を行うことができるという効果が得られる。こ
のとき、レーザー・ビームのエネルギーは比較的小さく
てよく（約２．５〜３．０ｅＶ）−従ってこのエネルギ
ーは、通常のレーザー（例えばアルゴン°クリプトン・
レーザー）により容易に達成できる・
第１図は１本発明の構成を示す概要図、第２図は、光電
子放出された電子のエネルギー・レベルの図、 第３図は、試験能力を高めるための窓構造をもつチップ
の斜視図である。 １・・・・チップ、２・・・・絶縁層、３・・・・金属
被覆（導電）層、４・・・・テスト点（回路）、６・・
・・レーザー。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
子放出された電子のエネルギー・レベルの図、 第３図は、試験能力を高めるための窓構造をもつチップ
の斜視図である。 １・・・・チップ、２・・・・絶縁層、３・・・・金属
被覆（導電）層、４・・・・テスト点（回路）、６・・
・・レーザー。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
Claims (1)
- 【特許請求の範囲】 導電性の回路をもつ集積回路チップを試験するための方
法において、 （ａ）上記チップの回路を被覆するように、レーザー・
ビームが透過し得る程度に薄い絶縁層を付着し、 （ｂ）上記絶縁体層にレーザー・ビームが透過し得る程
度に薄い導電層を付着し、 （ｃ）上記導電層と上記チップの回路の間にバイアス電
圧を加え、 （ｄ）光電子放出を生じさせるように上記チップの回路
にレーザー・ビームを入射し、 （ｅ）上記絶縁層をトンネル透過して来た電子が上記導
電層で集められるとき該導電層の電圧を測定する段階を
含む、 集積回路チップの試験方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US717409 | 1985-03-29 | ||
| US06/717,409 US4644264A (en) | 1985-03-29 | 1985-03-29 | Photon assisted tunneling testing of passivated integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61225830A true JPS61225830A (ja) | 1986-10-07 |
| JPH0262948B2 JPH0262948B2 (ja) | 1990-12-27 |
Family
ID=24881911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271731A Granted JPS61225830A (ja) | 1985-03-29 | 1985-12-04 | 集積回路チツプの試験方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4644264A (ja) |
| EP (1) | EP0196475B1 (ja) |
| JP (1) | JPS61225830A (ja) |
| CA (1) | CA1236929A (ja) |
| DE (1) | DE3675236D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4786864A (en) * | 1985-03-29 | 1988-11-22 | International Business Machines Corporation | Photon assisted tunneling testing of passivated integrated circuits |
| US4755748A (en) * | 1985-06-05 | 1988-07-05 | Bell Communications Research, Inc. | Method and apparatus for analyzing semiconductor devices using charge-sensitive electron-beam-injected-carrier microscopy |
| EP0264482B1 (en) * | 1986-10-23 | 1991-12-18 | International Business Machines Corporation | Method for contactless testing of integrated circuit packaging boards under atmospheric conditions |
| EP0264481B1 (en) * | 1986-10-23 | 1992-05-13 | International Business Machines Corporation | Testing method for integrated circuit packaging boards using a laser in vacuum |
| NL8700933A (nl) * | 1987-04-21 | 1988-11-16 | Philips Nv | Testmethode voor lcd-elementen. |
| JP2690908B2 (ja) * | 1987-09-25 | 1997-12-17 | 株式会社日立製作所 | 表面計測装置 |
| US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| US5020219A (en) * | 1988-05-16 | 1991-06-04 | Leedy Glenn J | Method of making a flexible tester surface for testing integrated circuits |
| US5034685A (en) * | 1988-05-16 | 1991-07-23 | Leedy Glenn J | Test device for testing integrated circuits |
| US5512397A (en) * | 1988-05-16 | 1996-04-30 | Leedy; Glenn J. | Stepper scanner discretionary lithography and common mask discretionary lithography for integrated circuits |
| EP0404970A1 (en) * | 1989-06-26 | 1991-01-02 | International Business Machines Corporation | Method and system for contactless testing of electronic activity in an integrated circuit chip-to-test after passivation thereof |
| US5111137A (en) * | 1990-10-29 | 1992-05-05 | Hewlett-Packard Company | Method and apparatus for the detection of leakage current |
| JPH05180869A (ja) * | 1990-11-06 | 1993-07-23 | Texas Instr Inc <Ti> | 集積回路の節点電圧を測定する方法及び装置 |
| US5179279A (en) * | 1991-01-25 | 1993-01-12 | Rensselaer Polytechnic Institute | Non-contact electrical pathway |
| US6472889B1 (en) | 2000-06-15 | 2002-10-29 | University Of Connecticut | Apparatus and method for producing an ion channel microprobe |
| TWI565119B (zh) * | 2011-05-27 | 2017-01-01 | 半導體能源研究所股份有限公司 | 發光裝置的製造方法及發光裝置 |
| FR3112653B1 (fr) * | 2020-07-15 | 2025-10-24 | St Microelectronics Alps Sas | Circuit intégré et procédé de diagnostic d’un tel circuit intégré |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4051437A (en) * | 1976-04-02 | 1977-09-27 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for semiconductor profiling using an optical probe |
| DE2824308A1 (de) * | 1978-06-02 | 1979-12-13 | Siemens Ag | Verfahren zum einpraegen einer spannung mit einem elektronenstrahl |
| US4301409A (en) * | 1978-06-06 | 1981-11-17 | California Institute Of Technology | Solar cell anomaly detection method and apparatus |
| US4417203A (en) * | 1981-05-26 | 1983-11-22 | International Business Machines Corporation | System for contactless electrical property testing of multi-layer ceramics |
| US4415851A (en) * | 1981-05-26 | 1983-11-15 | International Business Machines Corporation | System for contactless testing of multi-layer ceramics |
| US4419530A (en) * | 1982-02-11 | 1983-12-06 | Energy Conversion Devices, Inc. | Solar cell and method for producing same |
-
1985
- 1985-03-29 US US06/717,409 patent/US4644264A/en not_active Expired - Fee Related
- 1985-12-04 JP JP60271731A patent/JPS61225830A/ja active Granted
-
1986
- 1986-01-15 CA CA000499662A patent/CA1236929A/en not_active Expired
- 1986-03-04 EP EP86102791A patent/EP0196475B1/en not_active Expired - Lifetime
- 1986-03-04 DE DE8686102791T patent/DE3675236D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0196475A1 (en) | 1986-10-08 |
| JPH0262948B2 (ja) | 1990-12-27 |
| US4644264A (en) | 1987-02-17 |
| EP0196475B1 (en) | 1990-10-31 |
| CA1236929A (en) | 1988-05-17 |
| DE3675236D1 (de) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61225830A (ja) | 集積回路チツプの試験方法 | |
| US4296372A (en) | Techniques for impressing a voltage with an electron beam | |
| US5017863A (en) | Electro-emissive laser stimulated test | |
| US4999577A (en) | Method for contactless testing of conducting paths in a substrate using photon-assisted tunneling | |
| US3531716A (en) | Method of testing an electronic device by use of an electron beam | |
| US4703260A (en) | Full chip integrated circuit tester | |
| JPS61108148A (ja) | 集積回路製造時の中間体の動的テスト装置 | |
| US4786864A (en) | Photon assisted tunneling testing of passivated integrated circuits | |
| US4855673A (en) | Electron beam apparatus | |
| JPS5974644A (ja) | 埋もれている固体物質における電位の測定方法 | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| CN114496989B (zh) | 测试结构、测试结构形成方法及工作方法 | |
| JPS6321343B2 (ja) | ||
| JPH03132052A (ja) | Ｍｉｓ界面評価法及び装置 | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| JPS63122136A (ja) | 集積回路 | |
| Alles et al. | Experimental evaluation of second harmonic generation for non-invasive contamination detection in SOI wafers | |
| Comizzoli | AT&T Bell Laboratories, Murray Hill, New Jersey 07974 | |
| Kotorman | Low energy electron microscopy utilized in dynamic circuit analysis and failure detection on LSI-VLSI internal circuits | |
| Streever et al. | Scanning photovoltage investigation of silicon-and GaAs-based MOS capacitors | |
| Ciappa | Failure Analysis Techniques and Procedures for Power Modules | |
| JPH0587789B2 (ja) | ||
| Beha et al. | Picosecond photoemission probing | |
| JPS61148309A (ja) | パタ−ン検出装置 | |
| BEEN et al. | KLA-Tencor Corporation Milpitas, CA 95035 USA Abstract-Only within the past year has non-contact corona-based |