JPH0263153A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0263153A JPH0263153A JP63214208A JP21420888A JPH0263153A JP H0263153 A JPH0263153 A JP H0263153A JP 63214208 A JP63214208 A JP 63214208A JP 21420888 A JP21420888 A JP 21420888A JP H0263153 A JPH0263153 A JP H0263153A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- circuit device
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路に関し、特に半導体基板上の配
線層の配置法の改良に関する。
線層の配置法の改良に関する。
［従来の技術］
従来、半導体集積回路装置を構成する半導体基板上には
、半導体素子領域の他に、信号配線や電源配線などの配
線層の領域やボンディングパッドが設けられている。
、半導体素子領域の他に、信号配線や電源配線などの配
線層の領域やボンディングパッドが設けられている。
そして、半導体集積回路装置の高集積化のためには、半
導体素子の微細化により、半導体素子領域の半導体基板
上における占有面積を小さくするだけでなく、前記配線
層の領域の占有面積を小さくしなければならない。その
ための一方法として、配線層の一部をボンディングパッ
ドの外周部に設けることが行われている。これは、配線
層を半導体基板のいちばん外側へ配置することでボンデ
ィングパッドや半導体素子領域の影響を受けて、配線層
が蛇行するのを防ぎ、半導体基板上での占有面積を最小
にすることを目的とした配置法である。
導体素子の微細化により、半導体素子領域の半導体基板
上における占有面積を小さくするだけでなく、前記配線
層の領域の占有面積を小さくしなければならない。その
ための一方法として、配線層の一部をボンディングパッ
ドの外周部に設けることが行われている。これは、配線
層を半導体基板のいちばん外側へ配置することでボンデ
ィングパッドや半導体素子領域の影響を受けて、配線層
が蛇行するのを防ぎ、半導体基板上での占有面積を最小
にすることを目的とした配置法である。
この点に間し、図面を用いて説明する。
第２図は、ボンディングパッドの内側に配線層を設けた
場合を示した平面図で、１が半導体基板、２が電源配線
、３ａ〜３ｇがボンディングパッドであり、特に、ボン
ディングパッド３ｄは電源のボンディングパッドとなっ
ている。第２図においてボンディングパッドの内側に設
けられた電源配線２はボンディングパッド部分でこれを
避けるように蛇行しているが、これは、電源配線２の内
側の領域をできる限り半導体素子領域として利用しよう
とした結果、このような形状となったのである。そして
第２図のように配線層が蛇行した場合、その部分で余分
の面積を占有してしまうこととなるとともに、その配線
層が電源配線などの場合には配線幅が数１０μｍから１
００μｍにまで及ぶため、−層大きな面積を占有してし
まう。また、第２図においては、電源配線２はボンディ
ングパッドの部分でのみ蛇行しているが、実際には、半
導体素子領域の形状によっても配線層の形状は影響を受
けるため、ボンディングパッドの内側に配線層を設ける
ことは、半導体集積回路装置の高集積化の大きな妨げと
なる。
場合を示した平面図で、１が半導体基板、２が電源配線
、３ａ〜３ｇがボンディングパッドであり、特に、ボン
ディングパッド３ｄは電源のボンディングパッドとなっ
ている。第２図においてボンディングパッドの内側に設
けられた電源配線２はボンディングパッド部分でこれを
避けるように蛇行しているが、これは、電源配線２の内
側の領域をできる限り半導体素子領域として利用しよう
とした結果、このような形状となったのである。そして
第２図のように配線層が蛇行した場合、その部分で余分
の面積を占有してしまうこととなるとともに、その配線
層が電源配線などの場合には配線幅が数１０μｍから１
００μｍにまで及ぶため、−層大きな面積を占有してし
まう。また、第２図においては、電源配線２はボンディ
ングパッドの部分でのみ蛇行しているが、実際には、半
導体素子領域の形状によっても配線層の形状は影響を受
けるため、ボンディングパッドの内側に配線層を設ける
ことは、半導体集積回路装置の高集積化の大きな妨げと
なる。
そこで、ボンディングパッドや半導体素子領域の影響を
受けない配線層の配置法として考案されたのが、ボンデ
ィングパッドの外周に配線層を設ける配置法である。第
３図にその平面図を示す。
受けない配線層の配置法として考案されたのが、ボンデ
ィングパッドの外周に配線層を設ける配置法である。第
３図にその平面図を示す。
第３図のように配線層を配置すれば、配線層を直線状に
配置することができるので半導体基板上の占有面積を最
小にすることができる。
配置することができるので半導体基板上の占有面積を最
小にすることができる。
［発明が解決しようとする問題点］
しかるに上述した従来の配置法ではボンディングパッド
の外周に配置できる配線層の数に制約があるという欠点
がある。これは、ボンディングパッドの外周に配線層を
配置すれば、それに応じてボンディングパッドが半導体
基板の内部に設けられることとなり、その結果、ボンデ
ィングした際、ボンディングワイヤの長さが長いために
途中でたれたりしてボンディングワイヤと半導体基板と
のショートが発生しやすくなるためである。
の外周に配置できる配線層の数に制約があるという欠点
がある。これは、ボンディングパッドの外周に配線層を
配置すれば、それに応じてボンディングパッドが半導体
基板の内部に設けられることとなり、その結果、ボンデ
ィングした際、ボンディングワイヤの長さが長いために
途中でたれたりしてボンディングワイヤと半導体基板と
のショートが発生しやすくなるためである。
一方、近年、半導体集積回路装置において、安定した電
源電位、接地電位を半導体素子に供給する目的で、半導
体素子領域を複数の領域に分割し、分割された領域に、
それぞれ別のボンディングパッドから電源電位、接地電
位を供給する方法が用いられている。
源電位、接地電位を半導体素子に供給する目的で、半導
体素子領域を複数の領域に分割し、分割された領域に、
それぞれ別のボンディングパッドから電源電位、接地電
位を供給する方法が用いられている。
第４図はその状態を示した平面図である。２つの領域に
分割された半導体素子領域５ａ、５ｂにそれぞれ異なる
ボンディングパッドから電源電位と接地電位が供給され
ている。なお、第４図中、２ａ、２ｂは半導体素子領域
に電源電位を供給するための電源配線、４ａ、４ｂは接
地電位を供給するための接地配線である。
分割された半導体素子領域５ａ、５ｂにそれぞれ異なる
ボンディングパッドから電源電位と接地電位が供給され
ている。なお、第４図中、２ａ、２ｂは半導体素子領域
に電源電位を供給するための電源配線、４ａ、４ｂは接
地電位を供給するための接地配線である。
そして、このように電源配線、接地配線の数が増加した
場合、上述した従来のボンディングパッドの外周に配線
層を設ける配置法では、ボンデ、イングバッドの外周に
配置できる配線層の数の制約が半導体集積回路装置の高
集積化の妨げとなるという問題が生じる。
場合、上述した従来のボンディングパッドの外周に配線
層を設ける配置法では、ボンデ、イングバッドの外周に
配置できる配線層の数の制約が半導体集積回路装置の高
集積化の妨げとなるという問題が生じる。
［発明の従来技術に対する相違点］
上述した従来の配線層の配置法に対し、本発明は半導体
基板上に設けられたボンデ７ングパツドの外周部を延在
する配線層を複数に分割し、かつ、分割された配線層を
異なるボンディングパッドに接続することで、半導体集
積回路装置の高集積化を実現できるという相違点を有す
る。
基板上に設けられたボンデ７ングパツドの外周部を延在
する配線層を複数に分割し、かつ、分割された配線層を
異なるボンディングパッドに接続することで、半導体集
積回路装置の高集積化を実現できるという相違点を有す
る。
［問題点を解決するための手段］
本発明は前記問題点を解決することを目的としてなされ
たもので、半導体基板上に設けられたボンディングパッ
ドの外周部を延在する導体層を有する半導体集積回路装
置において、前記導体層が複数に分割されるとともに、
前記複数に分割された配線層が異なるボンディングパッ
ドに接続されていることからなっている。
たもので、半導体基板上に設けられたボンディングパッ
ドの外周部を延在する導体層を有する半導体集積回路装
置において、前記導体層が複数に分割されるとともに、
前記複数に分割された配線層が異なるボンディングパッ
ドに接続されていることからなっている。
［実施例コ
次に、本発明の実施例について図面を用いて説明する。
なお、従来技術の説明に用いた図面と同一機能を有する
部分に間しては同じ番号を付して説明を省略する。
部分に間しては同じ番号を付して説明を省略する。
第１図は、本発明の第１実施例を示した平面図であり、
２つに分割された電源配線２ａ、２ｂがそれぞれ半導体
基板１上の対向する長辺にそって延在するように設けら
れている。この結果、２本の電源配線２ａ、２ｂをボン
ディングパッドの外周部を延在するように配置すること
ができるため、電源配線が２本になった場合でも半導体
集積回路装置の高集積化を実現することができる。
２つに分割された電源配線２ａ、２ｂがそれぞれ半導体
基板１上の対向する長辺にそって延在するように設けら
れている。この結果、２本の電源配線２ａ、２ｂをボン
ディングパッドの外周部を延在するように配置すること
ができるため、電源配線が２本になった場合でも半導体
集積回路装置の高集積化を実現することができる。
第５図は本発明の第２実施例を示した平面図であり、ボ
ンディングパッドの外周部を延在する配線層を電源配線
２と接地配線４とに用いた状態を示している。
ンディングパッドの外周部を延在する配線層を電源配線
２と接地配線４とに用いた状態を示している。
第６図は本発明の第３実施例を示した平面図であり、半
導体基板上に設けられた電源配線と接地配線とが共に２
分割され、それぞれ異なるボンディングパッドに接続さ
れた状態を示している。第６図においては、２分割され
た配線層２ａ、２ｂ及び４ａ、４ｂが半導体基板上の一
部の領域で連接して設けられているが、この部分におい
て一方の配線層を他方の配線層と異なる導体層で形成し
、更に下層の導体層の上に上層の導体層を形成しても本
発明の目的を達することができるのは明かである。
導体基板上に設けられた電源配線と接地配線とが共に２
分割され、それぞれ異なるボンディングパッドに接続さ
れた状態を示している。第６図においては、２分割され
た配線層２ａ、２ｂ及び４ａ、４ｂが半導体基板上の一
部の領域で連接して設けられているが、この部分におい
て一方の配線層を他方の配線層と異なる導体層で形成し
、更に下層の導体層の上に上層の導体層を形成しても本
発明の目的を達することができるのは明かである。
［発明の効果］
以上説明したように本発明は半導体基板上に設けられた
ボンディングバットの外周部を延在する配線層を有する
半導体集積回路装置において、前記配線層を複数に分割
するとともに、前記複数に分割された配線層を異なるボ
ンディングパッドに接続することにより、半導体集積回
路装置の高集積化を実現できる効果がある。
ボンディングバットの外周部を延在する配線層を有する
半導体集積回路装置において、前記配線層を複数に分割
するとともに、前記複数に分割された配線層を異なるボ
ンディングパッドに接続することにより、半導体集積回
路装置の高集積化を実現できる効果がある。
更に、電源配線や接地配線の数が増加した場合でも半導
体集積回路装置の高集積化を妨げることなく配線層の配
置をすることができるという効果がある。
体集積回路装置の高集積化を妨げることなく配線層の配
置をすることができるという効果がある。
第１図は本発明の第１実施例を示した平面図、第２図、
第３図、第４図は従来例をそれぞれ示した平面図、第５
図、第６図は本発明の第２、第３実施例をそれぞれ示し
た平面図である。 １・・・半導体基板、 ２．２ａ、２ｂ・・・電源配線、 ３ａ〜３１・・・ボンディングバット、４．４ａ、４ｂ
・・・接地配線、 ５ａ、！５ｂ・・・半導体素子領域。
第３図、第４図は従来例をそれぞれ示した平面図、第５
図、第６図は本発明の第２、第３実施例をそれぞれ示し
た平面図である。 １・・・半導体基板、 ２．２ａ、２ｂ・・・電源配線、 ３ａ〜３１・・・ボンディングバット、４．４ａ、４ｂ
・・・接地配線、 ５ａ、！５ｂ・・・半導体素子領域。
Claims (1)
- 【特許請求の範囲】 半導体基板上に設けられたボンディングパッドの外周部
に配設された配線層を有する半導体集積回路装置におい
て、 前記配線層が複数に分割されるとともに、前記複数に分
割された配線層が異なるボンディングパッドにそれぞれ
接続されていることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214208A JPH0263153A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214208A JPH0263153A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263153A true JPH0263153A (ja) | 1990-03-02 |
Family
ID=16652024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214208A Pending JPH0263153A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018006602A (ja) * | 2016-07-04 | 2018-01-11 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体チップ |
-
1988
- 1988-08-29 JP JP63214208A patent/JPH0263153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018006602A (ja) * | 2016-07-04 | 2018-01-11 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3407025B2 (ja) | 半導体装置及びその製造方法 | |
| US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
| US6452262B1 (en) | Layout of Vdd and Vss balls in a four layer PBGA | |
| JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
| KR930000614B1 (ko) | 반도체 집적회로장치 | |
| US7557646B2 (en) | Semiconductor device with non-intersecting power and ground wiring patterns | |
| US6862192B2 (en) | Wiring layout of auxiliary wiring package and printed circuit wiring board | |
| JPH10284605A (ja) | 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路 | |
| JP4518289B2 (ja) | 半導体集積回路及び半導体集積回路の配線レイアウト方法 | |
| JPH0263153A (ja) | 半導体集積回路装置 | |
| US7135642B2 (en) | Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| US6828682B1 (en) | Substrate voltage connection | |
| JP2830781B2 (ja) | マスタスライス型ゲートアレイ | |
| US6768386B1 (en) | Dual clock package option | |
| JP3025357B2 (ja) | 半導体装置 | |
| JP4002161B2 (ja) | 半導体装置 | |
| JPH0376142A (ja) | 半導体集積回路 | |
| JPH0456355A (ja) | 半導体集積回路装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JPH0430541A (ja) | 半導体装置 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JP3353410B2 (ja) | ゲートアレイの多層配線構造 | |
| JPH02192155A (ja) | 半導体装置 |