JPH0263291B2 - - Google Patents

Info

Publication number
JPH0263291B2
JPH0263291B2 JP59116746A JP11674684A JPH0263291B2 JP H0263291 B2 JPH0263291 B2 JP H0263291B2 JP 59116746 A JP59116746 A JP 59116746A JP 11674684 A JP11674684 A JP 11674684A JP H0263291 B2 JPH0263291 B2 JP H0263291B2
Authority
JP
Japan
Prior art keywords
substrate
silicon
boron
conductivity
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59116746A
Other languages
English (en)
Other versions
JPS6079716A (ja
Inventor
Patoritsuku Boorudein Denisu
Hooru Harotsuku Deeru
Robaatsu Sutanree
Gaadonaa Raian Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6079716A publication Critical patent/JPS6079716A/ja
Publication of JPH0263291B2 publication Critical patent/JPH0263291B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は、半導体構造を作製する方法に関する
ものであり、さらに詳細に述べると、導電型決定
不純物を基板の定められた領域に拡散し、これに
電気的結線部を設ける方法に関するものである。 〔従来技術〕 先行技術では、金属（例えばアルミニウム）お
よび多結晶シリコン（以下“ポリシリコン”と称
する）が、半導体デバイスの相互接続用の導体材
料として用いられてきた。ポリシリコンは、高温
安定性、および二酸化シリコンをその上に析出
（化学的蒸着法により）または熱により成長させ
ることができるため、多くの用途に適している。
しかし、ポリシリコンの好ましくない特徴のひと
つとして、電気抵抗が比較的高いことがある。こ
の問題を解決するため、多くのこれらの用途で、
モリブデン、タンタル、タングステン、ロジウム
等の金属のシリサイド、ならびにこれらの混合物
が、ポリシリコンの代りに用いられている。
IMB Techmical Disclosure Bulletin、
Volume17、No.６、November1974の、V.L.
Rideoutによる“Reducing the Sheet
Resistance of Polysilicon Lines in Integral
Circuits”と題する論文において、これらの導体
の抵抗を減少させるため、ポリシコンの代りに、
ハフニウム・シリサイドを導電材料として使用す
る方法が開示されている。米国特許第4180596号
明細書には、モリブデン、タンタル、タングステ
ン、ロジウムおよびこれらの混合物からなるグル
ープのような高融点金属を用いて、半導体基板上
に金属のシリサイドを設ける方法が開示されてい
る。 先行技術では、金属またはポリシリコンの導線
が、半導体デバイスのドープされた領域を生成さ
せるためのドープ材として用いられている。例え
ば、米国特許第3601888号明細書には、拡散の原
料として使用し、その後拡散領域の電極として使
用するためホウ素等の導電型決定不純物をドープ
したモリブデン等の材料で作製した金属導体の使
用が開示されている。米国特許第3887997号明細
書には、半導体基板に拡散領域を設けるため、ヒ
素、ホウ素、リン、アンチモン等の導電型決定不
純物をドープしたタングステン、プラチナ、モリ
ブデン等の金属の使用が開示されている。熱処理
を用いて、ドープ材料は半導体領域に拡散し、同
時に金属は半導体領域と反応して、抵抗の低いオ
ーム接触を生成する。この特許明細書にはさら
に、同じ拡散工程中に、反対の導電型を有する２
種類のドープ材料を金属線の異なる部分に用い
て、基板の異なる領域にＮ型およびＰ型の拡散を
同時に行う方法が開示されている。 米国特許第4364166号明細書には、とりわけ、
ポリシリコンおよび金属シリサイドの複合構造
（以下“ポリサイド”と称する）を１つの基板上
に使用する方法が開示されている。このポリサイ
ドのポリシリコンは、熱サイクル中に基板の定め
られた領域に外方拡散する材料がドープされ、電
導性となつている。 〔発明が解決しようとする問題点〕 本発明の１つの目的は、半導体基板にドープ領
域を、隣接する相互接続導電線から外方拡散する
ドープ材料により作製し、この導電線とこれらの
ドープ領域間にオーム接触を生成するための、新
しい改良された方法を提供することにある。 本発明の他の目的は、半導体基板上に、高温処
理中安定な導電線を生成させる方法を提供するこ
とにある。この導電線は、酸化可能なものとし、
また導電型決定材料を含み、この導電型決定材料
の一部が基板の隣接部分に拡散して、導電線の導
電性を損うことなく基板に拡散領域を生成する。 さらに本発明の他の目的は、相互接続用の導体
線から、隣接する基板の定められた領域にドープ
材料を拡散させる方法を提供することにある。こ
の方法では、導電線の材料は、仕事関数が低く、
障壁の高さが低く、抵抗率が低く、定められた酸
化雰囲気において酸化する能力を有し、後続の加
工工程で用いる化学薬品に対し、耐食性の高いも
のとする。 さらに、本発明の他の目的は、半導体基板上
に、基板中のドープ領域を生成させるための自己
整合拡散源として作用し、高温処理中に露出した
表面上に二酸化シリコンを生成させるために十分
なシリコンを含む導体を作製する方法を提供する
ことにある。 〔問題点を解決するための手段〕 本発明によれば、定められた量のシリコンを含
有する希土類の六ホウ化物（hexaboride）の導
電層を基板の表面部分に析出させることを含む、
半導体基板上に導電型決定不純物を拡散させる方
法が提供される。次にこの基板の隣接する部分に
ホウ化物からのホウ素を拡散させ、この部分の導
電性を変え、導電層と基板部分との間にオーム接
触を生成させるために十分な時間、定められた温
度に加熱する。ホウ素はＰ型のドープ材であるた
め、ホウ素が拡散する半導体部分をＰ型の導電型
の領域にする効果があり、または、この材料がす
でにＰ型であれば、導電型はさらに高いＰ型とな
る。また、ホカ化物材料の露出面に近接したシリ
コンの酸化により、希土類の六ホウ化物を含有す
るシリコンの露出面上に二酸化シリコン層が生成
する。 本発明の実施例のひとつでは、規定の導電レベ
ルのＰ型領域にドープされる基板の部分を露出さ
せた開口部を残して電気絶縁材料で基板を被覆す
る。希土類の六ホウ化物、例えば、定められた量
のシリコンを含有する六ホウ化イツトリウムを、
絶縁層および絶縁層に設けた開口部を通じて基板
の露出部分の上に析出させる。導電性の混合物に
シリコンを添加すると、材料全体としての導電性
が低下すると考えられるが、少量のシリコンを
LaB6等の希土類の六ホウ化物に添加すると、そ
の導電性を低下させないだけでなく、場合によつ
ては混合物の導電性を増大させる。 〔実施例〕 第１ａ図に、二酸化シリコン等の電気絶縁層１
２で被覆した、シリコン基板等の半導体１０を示
す。この絶縁層は、厚みを200〜500nmとするこ
とができるが、第１ｂ図に示すように、従来のマ
スクおよびエツチング技術により開口部１４およ
び１６を設けるための形状とし、下の半導体基板
１０の表面の所定の部分を露出させる。化合物か
ら電子ビーム蒸着法またはスパツタ法を用いる
か、金属およびボロン・ターゲツトからの同時ス
パツタを行うかにより、所定量のシリコンを含有
する六ホウ化イツトリウム等の、希土類元素の六
ホウ化物を、絶縁層１２上ならびに開口部１４お
よび１６内に生成させ、下部の半導基板１０の露
出した表面と接触させる。シリコンを導電層に添
加すると、通常その層の抵抗率が増大する傾向が
あるが、本発明者らは、制御された量のシリコン
を希土類元素の六ホウ化物の構造に添加しても、
必ずしも抵抗率が増大しないことを見出した。実
際、場合によつては、予め選択した量のシリコン
を或る種のホウ素化合物に添加すると、抵抗率が
低下することを見出した。 次にこの構造体を、六ホウ化物層１８と直接接
触する隣接の半導体基板１０の一部に、六ホウ化
物層１８からホウ素が外方拡散するように、所定
の時間所定の温度に加熱する。領域２０および２
２は、六ホウ化物層１８から隣接の基板の一部へ
のホウ素の拡散により生成する。温度および加熱
時間は、層１８を作製するために選択した材料、
基板領域中のホウ素の濃度、ならびに領域２０お
よび２２の所要の拡散の深さによつて決まる。例
えば、ホウ素をシリコン中にYB6Si層から1000℃
で拡散させると、約0.85μmの深さのＰ型領域が
１時間で生成する。 下記の表に、本発明によるシリコンを含有する
六ホウ化イツトリウム（YB6Si）から生成させた
皮膜の外方拡散特性を示す。YB6Si層は、二重電
子ビーム蒸着法により生成させたものである。イ
ツトリウムとシリコンの蒸気圧が類似のため、二
重電子ビーム蒸着源からの３成分の蒸発が制御さ
れる。代りに３成分を、３つの蒸発源から蒸発さ
せてもよい。このYB6Si被覆の厚みは約200nm
で、窒素雰囲気中、1000℃で熱処理したものであ
る。
〔発明の効果〕
本発明の利点のひとつは、導電性が良好で、従
来の二重電子ビーム蒸着法またはいずれかの化合
物源からのスパツタ法、または金属、シリコンお
よびボロン・ターゲツトからの共スパツタ法を用
いて容易に高融点の相互結線を設けることができ
ることである。 本発明の他の利点は、仕事関数が低く障壁の高
さが低く、処理薬品（アルカリ性または酸性の洗
滌溶等）に対する耐食性の高い導電線が得られる
ことである。 さらに本発明の他の利点は、線の導電特性を損
わずに、隣接の導電線から外方拡散するホウ素に
より半導体領域をドーピングすることある。さら
に、ホウ素は導電線を作製するのに用いる複合ホ
ウ化物材料の一部であるため、ドーピング工程を
追加して、線の材料中に導入する必要がない。 本発明の他の利点は、相互結線材料に、含まれ
るシリコンの一部を酸化させることにより、その
露出した表面上に二酸化シリコン層を生成する能
力を与えることである。この酸化は、基板中に拡
散を起させるための加熱サイクル中に行うことが
できる。 上記の利点により、本発明はCMOS構造のド
ープされた領域を相互接続する導電線の多くの用
途で有用である。希土類元素の六ホウ化物の仕事
関数の低いこと、および導電性の高いこと、導電
性を低下させずにＰ型の拡散を起させるためにホ
ウ素を外方拡散させる能力、ならびに露出した表
面に二酸化シリコン層を生成させる能力によつ
て、CMOS構造用の導電線を作製するのにこれ
まで使用されていた多くの他の材料よりすぐれた
材料となる。
【図面の簡単な説明】
第１ａ図ないし第１ｃ図は、本発明の工程を示
す断面図である。第２図は、シリコンを含有する
希土類元素の六ホウ化物の導電線の抵抗率を、そ
のシリコン含有量の関数としてグラフに示したも
のである。第３図は、基板部分のホウ素の濃度
を、隣接する本発明による希土類元素の六ホウ化
物の導電線からの外方拡散後の基板表面からの距
離の関数としてグラフに示したものである。 １０…シリコン基板、１２…絶縁層、１４…開
口部、１６…開口部、１８…六ホウ化物層、１９
…絶縁層、２０…拡散領域、２２…拡散領域。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板の表面の所定部分に対してシリコ
    ンを含む、上記半導体基板への拡散源を構成する
    希土類六ホウ化物の材料よりなる導電層を付着
    し、 上記希土類六ホウ化物の材料から上記半導体基
    板の上記所定部分へホウ素を拡散させるに十分な
    時間及び温度で上記半導体基板を加熱する事を含
    む半導体デバイスの製造方法。
JP59116746A 1983-09-29 1984-06-08 半導体デバイスの製造方法 Granted JPS6079716A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US537124 1983-09-29
US06/537,124 US4481046A (en) 1983-09-29 1983-09-29 Method for making diffusions into a substrate and electrical connections thereto using silicon containing rare earth hexaboride materials

Publications (2)

Publication Number Publication Date
JPS6079716A JPS6079716A (ja) 1985-05-07
JPH0263291B2 true JPH0263291B2 (ja) 1990-12-27

Family

ID=24141313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59116746A Granted JPS6079716A (ja) 1983-09-29 1984-06-08 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US4481046A (ja)
EP (1) EP0162950B1 (ja)
JP (1) JPS6079716A (ja)
DE (1) DE3469108D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490193A (en) * 1983-09-29 1984-12-25 International Business Machines Corporation Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials
US5086016A (en) * 1990-10-31 1992-02-04 International Business Machines Corporation Method of making semiconductor device contact including transition metal-compound dopant source
US20040023810A1 (en) * 2002-07-26 2004-02-05 Alex Ignatiev Superconductor material on a tape substrate
US20040016401A1 (en) * 2002-07-26 2004-01-29 Metal Oxide Technologies, Inc. Method and apparatus for forming superconductor material on a tape substrate
US20040020430A1 (en) * 2002-07-26 2004-02-05 Metal Oxide Technologies, Inc. Method and apparatus for forming a thin film on a tape substrate
EP4350782A3 (en) 2009-04-21 2024-07-10 Tetrasun, Inc. High-efficiency solar cell structures and methods of manufacture
EP2553735B1 (en) * 2010-03-26 2017-11-15 Tetrasun, Inc. Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture
US10068981B2 (en) 2016-03-02 2018-09-04 Lam Research Corporation Rare earth metal surface-activated plasma doping on semiconductor substrates
EP3579284A1 (en) * 2018-06-08 2019-12-11 Total SA Method to obtain a photovoltaic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340108A (en) * 1963-07-09 1967-09-05 Semi Elements Inc Laser materials
US3601888A (en) * 1969-04-25 1971-08-31 Gen Electric Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
JPS567304B2 (ja) * 1972-08-28 1981-02-17
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
US4227944A (en) * 1979-06-11 1980-10-14 General Electric Company Methods of making composite conductive structures in integrated circuits
US4245796A (en) * 1979-06-15 1981-01-20 Chromalloy American Corporation System for handling flexible sheet rolls
US4389255A (en) * 1980-01-14 1983-06-21 Burroughs Corporation Method of forming buried collector for bipolar transistor in a semiconductor by selective implantation of poly-si followed by oxidation and etch-off
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits

Also Published As

Publication number Publication date
DE3469108D1 (en) 1988-03-03
US4481046A (en) 1984-11-06
JPS6079716A (ja) 1985-05-07
EP0162950B1 (en) 1988-01-27
EP0162950A1 (en) 1985-12-04

Similar Documents

Publication Publication Date Title
EP0159935B1 (en) Method for inhibiting dopant out-diffusion
KR960013135B1 (ko) 캡 산화물을 배치한 티탄 규화물 형성 방법
US4180596A (en) Method for providing a metal silicide layer on a substrate
US4791074A (en) Method of manufacturing a semiconductor apparatus
EP0051500B1 (en) Semiconductor devices
JP2528961B2 (ja) Ｖｌｓｉ装置の抵抗領域に低抵抗接続を形成する方法
JPH0263291B2 (ja)
JPH0744160B2 (ja) 自己整合接点の形成方法
US5598025A (en) Semiconductor device comprises an impurity layer having boron ions in the form of clusters of icosahedron structure
US3653120A (en) Method of making low resistance polycrystalline silicon contacts to buried collector regions using refractory metal silicides
US4516147A (en) Semiconductor device having a substrate covered with a high impurity concentration first polycrystalline layer and then a lower impurity concentration second polycrystalline layer
US4490193A (en) Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials
CN100362636C (zh) 具多晶硅发射极双极性晶体管的制造方法
JPH1092764A (ja) 半導体素子のポリサイド層形成方法
JPH0230573B2 (ja)
JPH10223650A (ja) 半導体デバイスおよびその製造方法
JP2000022095A (ja) 半導体素子及びその製造方法
JPS6220711B2 (ja)
KR960016832B1 (ko) 반도체장치의 금속배선 형성방법
JPH01205417A (ja) 半導体装置の製造方法
JPS58204531A (ja) 半導体装置の製造方法
JPH01214158A (ja) 半導体装置
JPS63306658A (ja) 半導体装置およびその製造方法
JPS59194468A (ja) 半導体装置
JPH01233726A (ja) 半導体装置の製造方法