JPH0263295B2 - - Google Patents

Info

Publication number
JPH0263295B2
JPH0263295B2 JP56169766A JP16976681A JPH0263295B2 JP H0263295 B2 JPH0263295 B2 JP H0263295B2 JP 56169766 A JP56169766 A JP 56169766A JP 16976681 A JP16976681 A JP 16976681A JP H0263295 B2 JPH0263295 B2 JP H0263295B2
Authority
JP
Japan
Prior art keywords
metal film
film
etching
psg
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56169766A
Other languages
English (en)
Other versions
JPS5871628A (ja
Inventor
Takashi Okano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56169766A priority Critical patent/JPS5871628A/ja
Priority to US06/435,746 priority patent/US4430152A/en
Priority to EP82305660A priority patent/EP0078173B1/en
Priority to DE8282305660T priority patent/DE3276887D1/de
Priority to IE2564/82A priority patent/IE53902B1/en
Publication of JPS5871628A publication Critical patent/JPS5871628A/ja
Publication of JPH0263295B2 publication Critical patent/JPH0263295B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01571—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、金属膜上のPSG（Phosph Silcate
Glass）膜を部分的にドライエツチングで除去す
る際にPSGが分解して生成されて、露出した金
属膜上に付着する燐をアルカリ溶液で除去するこ
とでコンタクト抵抗，ボンデイング特性の改善を
図るものである。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、配線
用の金属膜上のPSG膜をドライエツチングで除
去した後に上層配線様の金属への接続，ワイヤー
ボンデイングを良好に行いうる半導体装置の製造
方法に関する。
〔従来の技術〕
Si等の半導体基板表面に種々の回路素子を形成
してなる半導体装置は、基板表面に形成した不純
物拡散層やゲート電極等を基板外部と又は基板内
の他の回路素子との接続を行うための金属配線膜
を有している。この配線用の金属膜は上記不純物
拡散層やゲート電極と接続して形成され、その上
には保護膜として又は層間絶縁層としてPSG膜
が形成される。
このPSG膜は一部エツチングにより除去れさ、
その下の金属膜が露出され、その露出部分より外
部又は内部の他の回路素子との接続が行われる。
〔発明が解決しようとする問題点〕
近年に於いて、加工精度の向上や処理の簡単化
等の理由により、PSG膜のエツチングにはドラ
イエツチングが広く利用される様になつている。
ドライエツチングには平行平板型プラズマエツチ
ング，イオンビームエツチング，スパツタエツチ
ング等の方法がある。ところが、これらのドライ
エツチングにより金属膜上のPSG膜をエツチン
グすると、エツチング後、金属膜の表面部に
PSG膜中に含有されていた燐（Ｐ）を主成分と
する異物が残留し、その残留異物の層のため金属
膜への十分なる電気的導通が不可能になるという
問題が生じる。
第１図の平面図及び第２図の断面図によりさら
に説明する。１はSi半導体基板、２はSiO2膜等
の絶縁膜、３はAlよりなる配線用の金属膜で図
示しない基板内の回路素子に接続され、その先端
部４は接続をとるために矩形状にパターニングさ
れている。金属膜３上にはPSG膜５が全面にわ
たつて形成され、ドライエツチングにより先端部
４上のPSG膜が除去され開口部６が形成される。
ところがドライエツチング後、金属膜３の表面
に残留物の膜７が形成されてしまう。この層７は
絶縁性で、後に行うワイヤーボンデイングやAl
多層配線工程に於いて、電気的接続を妨げる。
すなわち金属膜３の先端部４を電極パツドとし
て利用し、Au線等のワイヤーを接続する場合に
残留物の層７があるため、Au線と金属膜のAlと
の合金化が十分進まず、ボンデイング後にAu線
が剥がれたりする原因となる。
また、金属層３の上に層間絶縁層としての
PSG膜５を介して上層のAl金属膜を形成する場
合に、上層と下層との電気的コンタクトが十分行
われず、経時変化により断線になることがある。
この残留異物の層７は次の様にして生成される
ものと推測される。
すなわち、ドライエツチングとして例えば
CHF3ガスを利用した反応性イオンエツチングを
利用した場合、被エツチング物であるPSG膜５
はSiF4とP2とに分解され、それらが外部へ飛散
することでエツチングが行われる。ところがイオ
ンエツチングの場合、プラズマ雰囲気中のイオン
のビームを被エツチング物に走査している為、一
旦飛散した燐（Ｐ）が雰囲気中でプラズマ化し再
び半導体基板に引き戻されて、金属膜３の上に残
留する。残留物は主に上記燐（Ｐ）であるが、そ
の他に炭素（Ｃ），フツ素（Ｆ）等も少量である
が残留する。
この様な残留物７を除去する方法としては、例
えば酸や過酸化水素により洗浄することが考えら
れるが金属膜３がAl等の酸に侵され易い物質で
ある為、そのエツチングレートが大きく、残留物
７の除去と共に金属層３も同時に大きく除去され
てしまい実用的でない。
本発明の目的はPSG膜をドライエツチングし
た後の配線用金属膜表面の残留異物を除去するこ
とを目的とする。
本発明の他の目的は、PSG膜をドライエツチ
ングして露出させた金属層の電極パツド部とワイ
ヤーとの接続を良好に行うことにある。
本発明の他の目的は、層間絶縁膜であるPSG
膜がにドライにより形成したヴイアホールを介し
て上層の金属層とのコンタクトを良好に行うこと
にある。
〔問題点を解決するための手段〕
上記の問題点は、半導体基板上に金属膜を形成
する工程、該金属膜上にリン・シリケート・ガラ
ス（PSG）膜を形成する工程、所定のエツチン
グ雰囲気中にてドライエツチングを施し、該金属
膜上のリン・シリケート・ガラス膜の一部を除去
して、該金属膜の少なくとも一部を露出する工程
露出せる該金属膜表面をアルカリ溶液にて洗浄す
る工程とをしてなることを特徴とする半導体装置
の製造方法によつて解決される。
〔作用〕
ドライエツチングの際にPSGが分解して生成
された燐は、露出した金属膜に付着するが、アル
カリ溶液の洗浄によつて除去されるので、後の前
記金属膜への上層配線の接続、ワイヤーボンデン
グを良好に行うことができる。
〔実施例〕 以下、本発明の一実施例を図面に従つて詳細に
説明する。
第３図はMOSトランジスタを形成した半導体
装置の断面図である。第１図に対応する部分には
同一符号を付した。この半導体装置ではＰ型基板
１にＮ型不純物拡散層８をソース，ドレインとし
て形成し、その間に絶縁膜２を介してゲート電極
９が形成されている。不純物拡散層８及びゲート
電極９はAl（アルミニウム）よりなる配線用金属
膜３，３′を介して外部又は他の回路素子と電気
的に接続される。
膜厚1μm程度の金属膜３，３′は配線としてパ
ターニングれるが、特に金属膜３′の先端部は電
極パツドとして利用されるようにパターニングさ
れる。その後、その上にカバー用の絶縁膜として
PSG膜５が膜厚１〜2μm程度形成される。
その後、カバー用のPSG５はドライエツチン
グにより、電極パツド上の部分のみエツチング除
去れれる。
ドライエツチングとしては平行平板型プラズマ
エツチング，不活性のイオンエツチング，反応性
のイオンエツチング，不活性のスパツツタエツチ
ング，反応性のスパツタエツチング等のいずれを
利用してもよい。
本実施例では反応性イオンエツチングを利用し
た。0.2Torr，反応ガスCHF3，等の条件で行つ
た。このエツチングによれば精度良くPSG膜５
をエツチング除去できる。
次に上記エツチングの結果露出されたAlの金
属膜３′表面に残留する燐（Ｐ）を主成分とする
異物を除去するためにアルカリ溶液で洗浄する。
本実施例ではアルカリ溶液としてアンモニア
（NH3）を利用した。これにより異物の主成分の
燐は例えば次の様な化学反応により除去される。
H3PO4＋3NH4OH→PO4（NH4）3＋3H2O このアンモニア溶液（NH4OH）に対するAlの
エツチングレートは約50Å／分であるためほとん
どAlの表面がエツチングされるのみで、膜厚が
1μmもあるAlの金属膜３′にとつて何ら悪影響な
い。
アルカリ溶液としては、上記アンモニアの他に
有機アミン類、例えばジエチルアンNH（C2H5）2
や有機アミン類の塩，例えばNH（C2H5）HClも
同様にの効果がある。
上記の化学反応式は中和反応であるため、他の
アルカリ溶液として、水酸化ナトリウム
（NaOH）や水酸化カリウム（KOH）等のアル
カリ金属の水酸化物及び水酸化カルシウム（Ca
（OH）2）等のアルカリ土類金属の水酸化物も考
えられる。しかしながら、このような洗浄液を使
用すると半導体装置特有の汚染の原因となり好ま
しくない。
以上のようにして露出した金属膜３′上にAu線
であるワイヤー１０をボンデイングする。金属膜
３′の表面状態及びPSG膜５のエツチング後の
種々の洗浄処理後の金属膜３′の表面状態の分析
を行つた。以下、簡単に説明する。
(イ) HF系の水溶液によりPSG膜５をウエツトエ
ツチングした後、金属膜３′の表面には燐（Ｐ）
の残留物はあまり観測されなかつた。
(ロ) 反応ガスCHF3にて反応性イオンエツチング
によりPSG膜５を十分エツチング除去し、さ
らに数分間そのエツチング状態にさらしたとこ
ろ、金属膜３′の表面には多くの燐（Ｐ）の残
留物が観測された。
(ホ) (ロ)のエツチング後、フツ酸（HF）にて金属
膜３′の表面を洗浄したことから、燐の残留物
はかなり減つたものの、依然として小量だが表
面に残留していた。
(ニ) (ロ)のエツチング後、Arガスによるイオンエ
ツチングを施して、金属膜３′の表面をエツチ
ングしたところ(ハ)と同様の結果が得られた。
(ホ) (ロ)のエツチング後、アンモニア（NH3）液
にて金属膜３′の表面を洗浄したところ金属膜
３′の表面には、ほとんど燐（Ｐ）の残留物は
観測されなかつた。
次に本発明の他の実施例を説明する。本実施例
は、第４図の断面図に示す様なバイポーラトラン
ジスタの多層配線構造に本発明を適用した例であ
る。
第４図の半導体装置は、Ｐ型半導体基板１上に
Ｎ型エピタキシヤル層１２を形成し、コレクタ領
域とし、その中にＰ型ベース領域１４，Ｎ型のエ
ミツタ領域１５を形成し、絶縁物１６により分離
している。１３は高不純物濃度のＮ型埋込層であ
る。１７はSiO2膜等の絶縁膜で、そこに形成し
た電極窓を介してエミツタ，ベース，コレクタ領
域へ導通する電極又は配線１８，１９，２０が
Al等よりなる金属膜で形成される。
本発明実施例では金属膜１８，１９，２０を形
成した後、層間絶縁膜としてPSG膜５を形成し
そのPSG膜５エツチングしてヴイアホール２１
を形成し、その上に上層配線としてAl等の金属
膜２３を形成し、下層の金属膜２０と接続してい
る。
本実施例では、上記PSG膜５のエツチングと
して、反応ガスCF4＋O2（５％），圧力0.8Torrの
雰囲気中での平行平板型のプラズマエツチングを
利用すると、PSG膜５に精度の良いヴイアホー
ル２１が形成できる。
次に金属膜２０の表面２１をアンモニア
（NH3）溶液にて洗浄し、表面に残留する燐
（Ｐ）を主成分とする残留物を除去する。反応は
前述と同様である。
こうすることにより露出せる金属層２０の表面
２２には残留異物が除去されるため、上層の配線
金属膜２３とのコンタクトが良好に行われ、経時
変化によるコンタクトの障害は取り除かれる。
上記実施例では金属膜としてAlを利用した場
合で説明したが、Alに限らずAl−Si，Al−Si−
Cu，Al−Mn，Al−Mg，Al−Cu，Al−Mn−Si
等のAl基合金でも同様である。さらに金属膜の
例としては、Mo及びMo基合金，Ｗ及びＷ基合
金，Ta及びTa基合金，Ti及びTi基合金，Nb及
びNb基合金等でも同様である。
また、PSG膜のエツチングとして、上述の実
施例の他に反応ガスCHF3，圧力0.2Torrの条件
によるリアクテイブスパツタエツチングを施した
場合も同様の問題が生じるので、その場合にも本
発明は適用できるものである。
〔効果〕
以上説明した様に本発明によれば、配線様の金
属膜上のPSG膜のドライエツチングに伴う金属
膜表面の残留物を除去することができ、そのひう
めんからの他の導電体への電気的接続を良好に行
うことができる。従つて、半導体装置の処頼性を
向上させることができる。
【図面の簡単な説明】
第１図，第２図は本発明に係る従来の問題点を
説明するための半導体装置の平面図及び断面図、
第３図，第４図は本発明の一実施例を説明する為
の半導体装置の断面図である。 図中、１は半導体基板、３，３′，２０は金属
膜、５はリン・シリケート・ガラス（PSG）膜
である。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に金属膜を形成する工程、 該金属膜上にリン・シリケート・ガラス膜を形
    成する工程、 所定のエツチング雰囲気中にて該リン・シリケ
    ート・ガラス膜に対して選択的なドライエツチン
    グを施し、前記金属膜を露出する開口を形成する
    工程、 該開口内に露出せる該金属膜表面をアルカリ溶
    液にて洗浄する工程、 次いで該金属膜表面に導電体を接続する工程と
    を有することを特徴とする半導体装置の製造方
    法。 ２ 前記ドライエツチングが平行平板型のプラズ
    マエツチング，イオンエツチング，スパツタエツ
    チングのいずれか１つであることを特徴とする特
    許請求の範囲第１項記載の半導体装置の製造方
    法。 ３ 前記金属膜がAl及びAl基合金，Mo及びMo
    基合金，Ｗ及びＷ基合金，Ta及びTa基合金，Ti
    及びTi基合金，Nb及びNb基合金のうちのいず
    れか一つであることを特徴とする特許請求の範囲
    第１項記載の半導体装置の製造方法。 ４ 前記アルカリ溶液が、アンモニア，有機アミ
    ン類，有機アミン類の塩のうちのいずれか１つで
    あることを特徴とする特許請求の範囲第１項記載
    の半導体装置の製造方法。
JP56169766A 1981-10-23 1981-10-23 半導体装置の製造方法 Granted JPS5871628A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56169766A JPS5871628A (ja) 1981-10-23 1981-10-23 半導体装置の製造方法
US06/435,746 US4430152A (en) 1981-10-23 1982-10-21 Process for fabricating a semiconductor device
EP82305660A EP0078173B1 (en) 1981-10-23 1982-10-25 Process for fabricating a semiconductor device having a phosphosilicate glass layer
DE8282305660T DE3276887D1 (en) 1981-10-23 1982-10-25 Process for fabricating a semiconductor device having a phosphosilicate glass layer
IE2564/82A IE53902B1 (en) 1981-10-23 1982-10-26 Process for fabricating a semiconductor device having a phosphosilicate glass layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56169766A JPS5871628A (ja) 1981-10-23 1981-10-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5871628A JPS5871628A (ja) 1983-04-28
JPH0263295B2 true JPH0263295B2 (ja) 1990-12-27

Family

ID=15892450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56169766A Granted JPS5871628A (ja) 1981-10-23 1981-10-23 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4430152A (ja)
EP (1) EP0078173B1 (ja)
JP (1) JPS5871628A (ja)
DE (1) DE3276887D1 (ja)
IE (1) IE53902B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
DE3623504A1 (de) * 1986-07-09 1988-01-21 Schering Ag Kupferaetzloesungen
DE3738651A1 (de) * 1987-11-13 1989-05-24 Wacker Chemitronic Verfahren zur hydrophilierenden und/oder kittreste entfernenden oberflaechenbehandlung von siliciumscheiben
JP2743409B2 (ja) * 1988-11-14 1998-04-22 ヤマハ株式会社 多層配線形成法
US4964919A (en) * 1988-12-27 1990-10-23 Nalco Chemical Company Cleaning of silicon wafers with an aqueous solution of KOH and a nitrogen-containing compound
JPH03211832A (ja) * 1990-01-17 1991-09-17 Fujitsu Ltd 半導体装置の製造方法
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6267122B1 (en) * 1993-09-10 2001-07-31 Texas Instruments Incorporated Semiconductor cleaning solution and method
US5549786A (en) * 1995-08-29 1996-08-27 Advanced Micro Devices, Inc. Highly selective, highly uniform plasma etch process for spin-on glass
US6140243A (en) * 1996-12-12 2000-10-31 Texas Instruments Incorporated Low temperature process for post-etch defluoridation of metals
KR100365741B1 (ko) * 1998-06-30 2003-02-19 주식회사 하이닉스반도체 반도체장치제조방법
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
JP3645144B2 (ja) * 2000-02-24 2005-05-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4000743B2 (ja) * 2000-03-13 2007-10-31 株式会社デンソー 電子部品の実装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132687A (en) * 1976-04-28 1977-11-07 Fujitsu Ltd Production of semiconductor device
JPS5392666A (en) * 1977-01-25 1978-08-14 Seiko Epson Corp Manufacture of semiconductor device
JPS55138856A (en) * 1979-04-18 1980-10-30 Oki Electric Ind Co Ltd Method of fabricating semiconductor device
JPS56114319A (en) 1980-02-14 1981-09-08 Fujitsu Ltd Method for forming contact hole

Also Published As

Publication number Publication date
EP0078173B1 (en) 1987-07-29
EP0078173A2 (en) 1983-05-04
JPS5871628A (ja) 1983-04-28
IE53902B1 (en) 1989-04-12
DE3276887D1 (en) 1987-09-03
US4430152A (en) 1984-02-07
EP0078173A3 (en) 1985-05-08
IE822564L (en) 1983-04-23

Similar Documents

Publication Publication Date Title
JPH0263295B2 (ja)
JP2002353308A (ja) 半導体装置及びその製造方法
US5700740A (en) Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
JP2003086675A (ja) 半導体装置の製造方法
JPS6064431A (ja) 半導体構成体上の耐火金属膜をエツチングする方法
JPH0813166A (ja) ＴｉＮおよびＴｉのエッチング液
JP4086567B2 (ja) 半導体装置の製造方法
CN101928947A (zh) 清洗试剂以及铝焊盘的制作工艺
TW479287B (en) Cleaning agent and method of manufacturing semiconductor device using such cleaning agent
JP2003282531A (ja) 電子デバイスの製造方法
US20050191767A1 (en) Focused ion beam circuit repair using a hardmask and wet chemistry
JP3647187B2 (ja) 半導体装置の製造方法
JPH05152268A (ja) レジスト残渣物の除去方法
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
US7625826B2 (en) Method of manufacturing a semiconductor device and an apparatus for use in such a method
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
JP2743409B2 (ja) 多層配線形成法
JPH11312670A (ja) 半導体装置及びその製造方法
JP2892432B2 (ja) 半導体装置の製造方法
JP3206008B2 (ja) 多層配線の形成方法
JP3532972B2 (ja) 化合物半導体装置の製造方法
CN1820350A (zh) 一种半导体器件的制造方法及在这种方法中使用的装置
CN115966456A (zh) 晶圆焊垫结构的清洗方法
JP3123065B2 (ja) 半導体装置の製造方法
JP2874033B2 (ja) 半導体装置の製造方法