JPH0263308A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、バイポーラ集積回路で構成される差動増幅回
路に用いられる自動利得制御回路に関し、特に高精度且
つ高安定の利得制御を可能にする自動利得制御回路に関
する。

し従来の技術］ 従来、この種の自動利得制御回路は、差動増幅回路を構
成する差動トランジスタ対の負荷抵抗対により生成され
る出力信号振幅の最大値を検出し、この検出電圧を比較
器に入力として与え、また、外部より比較器に対して基
準電圧を与え、比較器の比較出力をもって利得制御のた
めの制御電圧としていた。

第３図は従来の自動利得制御回路を示す。第３図におい
て、３０１，３０２を久方端子、３１５゜３１７を出力
端子として、差動トランジスタ対３０３．３０４と夫々
電源端子３０９及び接地端子３１０との間に接続される
負荷抵抗対３０６，３０７並びに差動トランジスタ対３
０３，３０４の接続点と接地端子３０８との間に設けて
いる電流源３０５により差動増幅回路を構成している。

自動利得制御回路は、負荷抵抗対３０６，３０７を通し
て出力端子３１５，３１７に生成する信号振幅の最大ピ
ーク値を検出するピーク検出器３１２と、このピーク検
出器３１２の出力を入力とし、基準電圧端子３１．４か
ら基準電圧が与えられる比較器３１３とにより構成され
、この比較器３１３の比較結果を利得制御出力として端
子３１６に出力するものとなっている。

第４図に動作波形を示す。第４図において、４１５．４
１７は第３図の夫々出力端子３１５，３１７に生成され
る出力信号を示す。出力信号としては、第３図のピーク
検出器３１２により信号振幅最大値が検出され電位４１
２を得る。また、４１４は第３図の基準電圧端子３１４
に与えられる電位を示す。第３図の比較器３１３により
電位４１２と電位４１４との電位比較を行ない、比較結
果を第３図の利得制御出力端子３１６へ出力する。

［発明が解決しようとする課題］ しかしながら、上述した従来の自動利得制御回路は、信
号振幅の最大ピーク値を検出した結果得られる電位に対
して差動増幅回路とは独立した基準電位を比較器３１３
に供給する構成となっているので、差動増幅回路の出力
振幅最大値と基準電圧との絶対精度が確保されないとい
う欠点がある。

本発明はかかる問題点に鑑みてなされたものであって、
利得制御電圧生成のための比較器における入力電圧の精
度向上及び安定性を確保し、もって差動増幅回路として
の高精度化及び高安定性を実現することができる自動利
得制御回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る自動利得制御回路は、負荷抵抗対を、夫々
同一比率で分割し、相対する特定の分割点の電圧を加算
し、この加算電圧を比較器の基準電圧とし、相対する他
の分割点のピーク電圧を前記比較器の入力とし、前記比
較器の出力を利得制御電圧としたことを特徴とする。

［作用コ この構成によれば、負荷抵抗対の特定の相対する分割点
の電圧を加算することで、分割比に応じた一定の直流電
圧が得られるので、これを基準電圧とすることができ、
また、他の相対する分割点のピーク電圧は、入力電圧に
応じて変動するので、これを比較器の入力として用いる
ことができる。

従って、差動増幅回路とは独立した基準電位は不要とな
り、また、比較器の入力電圧の精度及び安定性の向上が
図られる。

［実施例］ 第１図は本発明の実施例を示す。第１図において、差動
増幅回路は、１０１，１０２を差動入力端子とし、差動
トランジスタ対１０３，１０４と、夫々電源端子１１３
及び１１４との間に夫々３分割した負荷抵抗１０７，１
０８，１０９及び負荷抵抗１１０，１１１，１１２を接
続し、差動トランジスタ対１０３．１０４の接続点と接
地端子１０６との間に電流源１０５を設けである。そし
て、各負荷抵抗分割点の低電位側Ｐ、Ｐ’を夫々差動出
力端子１１９，１２１とする。

自動利得制御回路においては、低電位側Ｐ。

Ｐ′の電圧を抵抗１１６，１１７により加算して比較器
１１８の基準入力とする。また、ピーク検出器１１５に
負荷抵抗分割点の高電位側Ｑ、Ｑ’の２点対に生じる信
号が入力され、ピーク値検出器１１５は振幅最小値を検
出して比較器１１８の他方の入力に与える。そして、比
較器１１８の出力は出力端子１２０に対して利得制御電
圧として出力される。

次に第２図の動作波形例を用いて動作を説明する。

２０１．２０２は夫々第１図の差動増幅回路の出力端子
１１９，１２１に生じる出力信号波形を示す。

また、２０４，２０５は第１図の負荷抵抗分割点の高電
位側Ｑ、Ｑ’の２点対に生じる信号波形を示す。更に、
２０Ｂは第１図のピーク検出器１１５の信号振幅最小値
出力と、低電位側Ｐ、Ｐ′の２点対の電圧を加算した比
較器１１８に入力される基準電圧を示す。

この動作の例の場合は、負荷抵抗１０７，１０８．１０
９及び１１０，１１１，１．．１２は、１：１：２の比
率で夫々分割されている例を示している。

これによれば、電源電圧を■とすると、相対する分割点
Ｐ、Ｐ’の電圧２０１，２０２は、２０３の電位（３／
４）Ｖを中心とする信号、相対する分割点Ｑ、Ｑ’の電
圧２０４，２０５は、（７／８）■を中心とする信号と
して取出される。図示の例では、信号波形２０４，２０
５の信号振幅は、信号波形２０１，２０２の信号振幅の
２分の１となっており、信号波形２０１，２０２に示さ
れた信号の直流バイアス電位より２分の１の振幅の半値
分上方ヘシフトした電位となっている。

即ち、差動増幅回路の出力信号のもつ直流電位と、高電
位側の信号振幅から検出される最小値の電位とは、同電
位で安定状態となっている。入力される信号振幅が小さ
くなると、信号波形２０１゜２０２の振幅が小さくなっ
ても基準電圧２０３は変わらず、また、信号波形２０４
，２０５の振幅は小さくなっていくことで、その振幅の
最小値のレベルは上昇し、基準電位２０３と差をもっこ
とになり、この差を比較器１１８により出力端子１２０
に利得制御電圧として出力する動作を行なう。

このようにすることにより基準電圧を差動増幅器にて与
えることができ、制御精度が向上する。

なお、本発明は、差動増幅器の負荷抵抗対を同一比率で
分割し、相対する特定の分割点の電圧を加算することで
比較器の基準電圧を得、他の特定の分割点の電圧のピー
ク値を比較器の入力とすることを骨子とするものである
から、特に負荷抵抗の分割比、分割点、ピーク値が最小
振幅値であるか最大振幅値であるか等は上記の例に限定
されるものではない。

［発明の効果］ 以上説明したように本発明は、差動増幅回路の出力を加
算することにより、比較器の基準電圧を得るようにして
いるので、差動増幅回路とは独立した基準電位が不要に
なり、利得制御電圧生成のための比較器入力電圧の精度
及び安定性を向上させることができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は第１図の動
作波形図、第３図は従来例の回路図、第４図は第３図の
動作波形図である。

Claims (1)

【特許請求の範囲】
1. （１）差動トランジスタ対、負荷抵抗対及び電流源より
   なる差動増幅回路における利得制御のための制御電圧を
   得る自動利得制御回路において、前記負荷抵抗対を、夫
   々同一比率で分割し、相対する特定の分割点の電圧を加
   算し、この加算電圧を比較器の基準電圧とし、相対する
   他の分割点のピーク電圧を前記比較器の入力とし、前記
   比較器の出力を利得制御電圧とすることを特徴とする自
   動利得制御回路。