JPH03216560A - ピーク検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力信号のピークを検出するピーク検出回路
に関するものである。

［従来の技術］ 第４図は例えば昭和５９年度電子通信学会総合全国大会
予稿集４５４に示された従来のピーク検出回路を示す回
路図であり、図において、ｌは入力信号の入力端子、６
はピーク検出信号の出力端子、４７は回路の電源、４９
はベースに入力端子１が接続されたトランジスタ、５０
はトランジスタ４９のエミツタに接続された抵抗、５１
はベースがトランジスタ４９のエミツタと接続されたト
ランジスタ、５２はトランジスタ５１のエミ・ソタに接
続されたコンデンサ、５３はコンデンサ５２の電圧がベ
ースに加えられるトランジスタ、５４はトランジスタ５
３のエミツタに接続された抵抗である。

次に動作について説明する。

人力端子１に入力された信号に応じた電圧が抵抗５０に
現れ、この電圧によりトランジスタ５１が動作される。

従って、コンデンサ５２がエミツタフオロワを構成して
いるトランジスタ５１を流れる電流で充電され、次段の
エミツタフオロワを構成しているトランジスタ５３へ流
れる電流で放電される。これにより、入力信号のピーク
値がコンデンサ５２によって保持され、出力端子６＆こ
ビーク検出信号として出力される．この時の充電の時定
数は，トランジスタ５１のエミ・ソタ抵抗とコンデンサ
５２の容量との積で与えられ、次式であらわされる。

ｑｌｅ ここで、γ．はエミッタ抵抗、τ。は充電の時定数、ｋ
はボルツマン定数、Ｔは絶対温度、ｑは電気素量、Ｉｅ
はエミッタ電流、Ｃはコンデンサの容量である。

［発明が解決しようとする課題〕 従来のピーク検出回路は以上のように構成されているの
で、定常状態においてトランジスタ５ｌを流れる電流は
数μＡであり、またトランジスタ５ｌのエミッタ抵抗γ
．は数１０ＫΩと非常に大きいので、入力信号の速度が
遅い場合や、入力信号が符号化信号である場合のマーク
率が低下した場合等に保持されるピーク値が低下する等
の課題があった。

この発明は上記のような課題を解消するためになされた
もので、入力信号の速度やマーク率の影響を受けないピ
ーク検出回路を得ることを目的とする。

〔課題を解決するための手段Ｊ この発明に係るピーク検出回路は、入力信号を平衡信号
に変換する不平衡／平衡変換回路と、上記平衡信号のう
ち入力信号と同位相の信号及び逆位相の信号が加えられ
且つ入力信号に依存した出力論理レベルを有する論理和
回路とを備えたものである。

〔作用〕

この発明におけるピーク検出回路は、不平衡／平衡変換
回路による平衡信号が加えられる論理和回路により、入
力信号の尖頭値を検出する。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は入力信号の振幅を検出する場合の実施例を示す
もので、１は入力信号の入力端子、２は入力信号を平衡
信号に変換する不平衡／平衡変換回路、３は上記平衡信
号のうちの入力信号と同位相の信号と逆位相の信号とが
加えられる論理和回路、４は上記同位相の信号と逆位相
の信号とが加えられる論理積回路、５は論理和回路３の
出力と論理積回路４の出力とが加えられる差動増幅器、
６は差動増幅器５かも出力される振幅検出信号が加えら
れる出力端子である。

第２図は第１図の回路の具体的な構成を示す回路構成図
であり、第１図と対応する部分には同一符号が付されて
いる。

第２図において、８．９は差動的に接続されたトランジ
スタで、一方のトランジスタ８のベースに入力端子１が
設けられている。７は所定のバイアス電圧が加えられる
バイアス端子で、トランジスタ９のベースに接続されて
いる。１０．１１はトランジスタ８．９のコレクタに接
続された抵抗、１２．１３はトランジスタ８．９のエミ
ッタに接続された抵抗、１４はトランジスタ８．９のエ
ミッタに共通に接続された電流源、１５．１６は｛−れ
ぞれトランジスタ８．９の各コレクタに各ベースが接続
されたトランジスタ、１７，１８，１９，２０，２１．
２２はトランジスタ１５．１６のエミッタに接続された
電圧降下用のダイオード、２３．２４はダイオード１９
．２２のカソード側に接続された抵抗、２７．２８及び
２９．３０はそれぞれ差動的に接続されたトランジスタ
であり、トランジスタ１５のエミッタ電圧がトランジス
タ２７．３０のベースに加えられ、トランジスタ１６の
エミッタ電圧がトランジスタ２８．２９のベースに加え
られるように成されている。２５．２６はトランジスタ
２７．２８のコレクタに接続された抵抗、３１．３２．
３３．３４はそれぞれトランジスタ２７，２８，２９．
３０のエミツタに接続された抵抗、３５．３６は差動的
に接続されたトランジスタであり、トランジスタ３５は
トランジスタ２７．２８のエミッタに共通に接続される
と共に、ペースは抵抗２３に接続され、トランジスタ３
６はトランジスタ２９．３０のエミッタに共通に接続さ
れると共に、ベースは抵抗２４に接続されている。３７
はトランジスタ３５．３６のエミッタに共通に接続され
た電流源である，３８はトランジスタ２７．２９のコレ
クタ電圧がベースに加えられるトランジスタ、３９はト
ランジスタ２８．３０のコレクタ電圧がベースに加えら
れるトランジスタ、４０．４１はトランジスタ３８．３
９のエミッタに接続された抵抗、４６は出力端子６が設
けられた演算増幅器、４２，４３は抵抗４０．４１の電
圧を演算増幅器４６の正及び負端子に加えるための抵抗
、４４は演算増幅器４６に接続された帰還用の抵抗、４
５は演算増幅器４６の正端子に所定の電源電圧を加える
ための抵抗、４７．４８は回路の電源である。

第３図は第１図の人力端子ｌに入力される入力信号波形
（同図（ａ））．不平衡／平衡変換回路２の出力信号波
形（同図（ｂ））．論理和回路３及び論理積回路４の出
力信号波形（同図（Ｃ〕）、差動増幅器５の出力波形（
同図（ｄ））を示した図である。

次に動作について説明する。

第１図において、入力端子１に入力された振幅Ｖｍを有
する人力信号は、不平衡／平衡変換回路２により、第３
図（ｂ）に示すように入力信号の位相に対して同位相の
信号と逆位相の信号との２つの平衡信号に変換される。

論理和回路３と論理積回路４は、入力信号の尖頭値を“
１”出力、基底値を“０”出力とする入力信号レベルに
依存した論理レベルを出力するよう構成されている。こ
のため第３図（Ｃ）に示すように２つの平衡信号を入力
した論理和回路３の出力は“１”、すなわち入力信号の
尖頭値を示し、論理積回路４の出力は“０”、すなわち
入力信号の基底値を示す。差動増幅器５は、論理和回路
３の出力と論理積回路４の出力とを差動増幅して第３図
（ｄ）に示すように入力信号の振幅Ｖｍを出力端子６に
出力する。

第２図において、トランジスタ８，９、抵抗１０，１１
，１２．１３及び電流源ｌ４は不平衡／平衡変換回路２
として動作する。抵抗１２．１３は、不平衡／平衡変換
回路２の線形動作範囲を拡大するためのものである。上
記平衡信号のうち、入力信号と同位相の信号はトランジ
スタｌ５のベースに加えられ、入力信号と逆位相の信号
はトランジスタ１６のベースに加えられる。

トランジスタ２７，２８，２９，３０，３５，３６、抵
抗２５，２６，３１，３２，３３．３４及び電流源３７
は論理和回路３及び論理積回路４として動作する。抵抗
３１，３２，３３．３４は不平衡／平衡変換回路２にお
ける抵抗１２．１３と同様の効果を得るためのものであ
り、これによって論理和回路３及び論理積回路４の出力
論理レベルが飽和せず、入力される信号に対して広範囲
にわたり線形な出力論理レベルが得られる。トランジス
タ２７．２８及び２９．３０の各対には、入力される信
号レベルに対応した電流比の電流が流れる。またトラン
ジスタ３５．３６はスイッチング動作を行い、入力され
る信号により、トランジスタ２７．２８または２９．３
０のどちらか一対に電流を流す。

入力端子ｌに゜゜ｌ”レベルの信号が入力された場合を
考えると、不平衡／平衡変換回路２により、トランジス
タ１５には同位相の゜゜ｌ゛゜レベルが、トランジスタ
ｌ６には反転位相の゜“０゜゛レベルが出力される。こ
れによってトランジスタ３５．３６のうちトランジスタ
３５が導通し、トランジスタ３６が非導通となるため、
電流源３７の電流はトランジスタ２７．２８を流れる。

トランジスタ２７．２８を流れる電流の配分比は、論理
和回路３及び論理積回路４が入力レベルに対して線形な
出力論理レベルを出力するため、入力レベルに対応した
配分比をとる。このため、抵抗２５には、“１”レベル
に対応した電流が流れ、抵抗２６には“Ｏ”レベルに対
応した電流が流れる。

次に、入力端子１に“０”レベルの信号が入力された場
合を考えると、トランジスタ３５．３６のうちトランジ
スタ３６が導通し、トランジスタ３５が非導通となるた
め、電流源３７の電流はトランジスタ２９．３０を流れ
る。トランジスタ２９．３０を流れる電流の配分比は、
上記と同様に入力レベルに対応した配分比となり、抵抗
２５には“１”レベルに対応した電流が流れ、抵抗２６
には“０”レベルに対応した電流が流れる。

このように、抵抗２５には常に“１”レベルに対応した
電流が流れ、抵抗２６には常に”０”レベルに対応した
電流が流れるため、トランジスタ３９には論理和回路３
の出力である“１”レベルが出力され、トランジスタ３
８には論理積回路４の出力である“０”レベルが出力さ
れる。論理和回路３及び論理積回路４の出力論理レベル
は、両回路３．４が線形動作するため、入力される信号
レベルに依存している。演算増幅器４６と抵抗４２，４
３，４４．４５とは差動増幅回路を構成しており、論理
和回路３の出力と論理積回路４の出力との差動増幅をと
ることにより、入力端子１に入力された信号の振幅を検
出して出力端子６に出力することができる。

なお、上記実施例では信号振幅を検出する場合の回路に
ついて示したが、論理和回路３の出力のみを用いること
により、第４図の従来のピーク検出回路と同様に入力信
号のピーク値を得ることができる。

［発明の効果〕 以上のように、この発明によればピーク検出回路をコン
デンサの充放電を用いずに、入力信号を同位相と逆位相
との平衡信号に変換して、両位相信号の論理和な検出す
るように構成したので、入力信号の速度やマーク率の影
響を受けずに精度の高い検出ができると共に、論理積回
路を追加することにより、入力信号の振幅を検出するこ
とができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるピーク検出回路を示
すブロック図、第２図はこの発明の一実施例によるピー
ク検出回路の回路構成図、第３図は第１図における入力
信号、不平衡／平衡変換回路の出力、論理和回路、論理
積回路の出力及び差動増幅回路の出力を示す波形図、第
４図は従来のピーク検出回路を示す回路図である。 １は入力端子、２は不平衡／平衡変換回路、３は論理和
回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第 ４ 図 第 ３ 図 ＋０１人カイ８号 ｔ （ｂｌ干平ｆｔＴ／平衡友埃回蹟士力 ｔ （ｃｌ絢理和，絢捏穐回給名力 ｔ ｉｄｌ！ｔＪ７壇■昌回語出力 手 続 補 正 書 （自 発）

Claims (1)

【特許請求の範囲】
1. 入力信号を平衡信号に変換する不平衡／平衡変換回路と
   、上記不平衡／平衡変換回路から得られる上記平衡信号
   のうち上記入力信号と同位相の信号と上記入力信号とは
   逆位相の信号とが加えられ且つ上記入力信号のレベルに
   依存する出力論理レベルを有するように構成された論理
   和回路とを備えたピーク検出回路。