JPH0265231A - Semiconductor manufacturing device - Google Patents

Semiconductor manufacturing device

Info

Publication number
JPH0265231A
JPH0265231A JP63217925A JP21792588A JPH0265231A JP H0265231 A JPH0265231 A JP H0265231A JP 63217925 A JP63217925 A JP 63217925A JP 21792588 A JP21792588 A JP 21792588A JP H0265231 A JPH0265231 A JP H0265231A
Authority
JP
Japan
Prior art keywords
chamber
asher
peripheral part
wafer
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63217925A
Other languages
Japanese (ja)
Inventor
Masatoshi Nakamura
中村 眞敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP63217925A priority Critical patent/JPH0265231A/en
Publication of JPH0265231A publication Critical patent/JPH0265231A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To enable the resist only on the peripheral part of a semiconductor substrate to be selectively removed by radiating O2 plasma over the peripheral part only of a semiconductor substrate by a method wherein an asher chamber whereinto only the peripheral part of the semiconductor substrate is inserted is arranged in a vacuum chamber while an O2 leading-in tube to produce O2 plasma and an RF electrode are provided outside the vacuum chamber. CONSTITUTION:The inside of a vacuum chamber 1 is vacuumized at specified pressure by vacuum pumps 6, 8 while the peripheral part of a semiconductor wafer W is inserted into an asher chamber 7 through a slit 12 by shifting a wafer stage 3 leftward by operating a slide driving unit 4. At this time, the peripheral part of the semiconductor wafer W is detected by a wafer sensor 13 to feedback-control the slide driving unit 4. Next, when O2 gas is led into the asher chamber 7 and an RF power supply 8 is turned on, O2 plasma is produced in the asher chamber 7 to remove the resist only on the peripheral part of the semiconductor wafer W inserted into the asher chamber 7. At this time, the wafer stage 3 is turned by a rotary driving unit 2 to remove the resist on the whole peripheral part of the semiconductor wafer W.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体製造装置に関し、特に製造工程で使用し
たレジス1−等を除去するためのアッシャ乙こ関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to semiconductor manufacturing equipment, and particularly to an asher for removing resists 1 and the like used in the manufacturing process.

(従来の技術〕 一般に、半導体装置の製造工程では、半導体基板(半導
体ウェハ)に塗布したフォトレジスト等のレジスI・を
除去する必要があり、このためにアッシャが使用される
。従来、この種のアンシャは、真空室内で0□プラズマ
を発生させ、このプラズマを半導体ウェハの表面に投射
させて、半導体ウェハ上のレジストを除去する構成とな
っている。
(Prior Art) Generally, in the manufacturing process of semiconductor devices, it is necessary to remove resist I such as photoresist applied to a semiconductor substrate (semiconductor wafer), and an asher is used for this purpose. The unshader is configured to generate 0□ plasma in a vacuum chamber, project this plasma onto the surface of a semiconductor wafer, and remove the resist on the semiconductor wafer.

〔発明が解決しようとする課題] 上述した従来のアッシャは、半導体ウェハを02プラズ
マ中に置いてレジストを除去するために、半導体ウェハ
上の一部のレジストのみを除去することはできない。こ
のため、半導体ウェハの外周部のレジストのみを選択的
に除去することができず、半導体ウェハのパターン形成
に直接関係しないこの周辺の1/シストが異物として存
在し、半導体ウェハのパターン上に(−1着する等して
製造歩留りの低下をまねくという問題がある。
[Problems to be Solved by the Invention] The conventional asher described above removes the resist by placing the semiconductor wafer in 02 plasma, and therefore cannot remove only a portion of the resist on the semiconductor wafer. For this reason, it is not possible to selectively remove only the resist on the outer periphery of the semiconductor wafer, and the 1/cyst in the periphery, which is not directly related to the pattern formation of the semiconductor wafer, exists as a foreign substance, and the resist ( - There is a problem that the manufacturing yield is lowered due to the fact that the product is placed in the first place.

本発明は半導体ウェハの周辺部のレジストのみを除去す
ることができる半導体製造装置を提供することを目的と
する。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor manufacturing apparatus that is capable of removing only the resist at the periphery of a semiconductor wafer.

〔課題を解決するだめの手段〕[Failure to solve the problem]

本発明の半導体製造装置は、レジストを塗布した半導体
基板を入れる真空チャンバと、この真空チャンバ内にお
いて前記半導体基板の外周部のみを侵入させるアッシャ
室と、このアッシャ室に配設してアッシャ室内にのみ0
□プラズマを発生させる02導入管及びRF電極とを備
えており、半導体基板の外周部のみに0゜プラズマを投
射可能に構成している。
The semiconductor manufacturing apparatus of the present invention includes a vacuum chamber into which a semiconductor substrate coated with a resist is placed, an asher chamber into which only the outer peripheral portion of the semiconductor substrate enters the vacuum chamber, and an asher chamber disposed in the asher chamber. Only 0
□Equipped with an 02 introduction pipe and an RF electrode for generating plasma, and configured to be able to project 0° plasma only onto the outer periphery of the semiconductor substrate.

〔作用〕[Effect]

上述した構成では、半導体基板の外周部に対してのみ0
□プラズマを投射することが可能となり、半導体基板の
外周部のレジストのみを選択的に除去することができる
In the above-mentioned configuration, 0 is applied only to the outer periphery of the semiconductor substrate.
□ Plasma can be projected, and only the resist on the outer periphery of the semiconductor substrate can be selectively removed.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1実施例の縦断面図である。FIG. 1 is a longitudinal sectional view of a first embodiment of the present invention.

真空チャンバ1内には回転駆動ユニット2で回転される
ウェハステージ3を設け、かつこのウェハステージ3を
スライド用駆動ユニット4によって水平移動可能に構成
している。また、このウェハステージ3上には、ゲート
バルブ5を通して搬送される半導体ウェハWを載置でき
る。また、真空チャンバ1は真空ポンプ6により内部が
所定の真空圧に設定できる。
A wafer stage 3 rotated by a rotation drive unit 2 is provided in the vacuum chamber 1, and the wafer stage 3 is configured to be horizontally movable by a slide drive unit 4. Moreover, on this wafer stage 3, a semiconductor wafer W that is transported through the gate valve 5 can be placed. Further, the inside of the vacuum chamber 1 can be set to a predetermined vacuum pressure by a vacuum pump 6.

一方、前記真空チャンバ1の内側一部にはアッシャ室7
が配置される。このアッシャ室6には真空ポンプ8が接
続されて更に高い真空圧に設定でき、また室内にはRF
電源9に接続したRF電極10を配設し、更に0□ガス
導入管11を接続することにより、アッシャ室6内に0
□プラズマを発生するようにしている。そして、このア
ッシャ室7の一部にはスリット12が形成され、このス
リット12を通してウェハWの周縁部が侵入されるよう
にしている。なお、このスリット12に臨んで光を利用
したウェハセンサ13を配設している。
On the other hand, an asher chamber 7 is located in a part of the inside of the vacuum chamber 1.
is placed. A vacuum pump 8 is connected to this asher chamber 6 so that a higher vacuum pressure can be set, and an RF
By arranging the RF electrode 10 connected to the power supply 9 and further connecting the 0□ gas introduction pipe 11, the 0□ gas is introduced into the asher chamber 6.
□It is designed to generate plasma. A slit 12 is formed in a part of this asher chamber 7, and the peripheral edge of the wafer W is inserted through this slit 12. Note that a wafer sensor 13 using light is arranged facing this slit 12.

この構成によれば、半導体ウェハWはゲートバルブ5を
通って真空チャンバ1内に移動され、ウェハステージ3
に置かれる。ゲートバルブ5が閉じて、真空ポンプ6.
8でチャンバ1の内部を所定の圧力まで真空引きする。
According to this configuration, the semiconductor wafer W is moved into the vacuum chamber 1 through the gate valve 5, and the wafer stage 3
placed in The gate valve 5 is closed and the vacuum pump 6.
At step 8, the inside of the chamber 1 is evacuated to a predetermined pressure.

同時にスライド用駆動ユニット4が動作してウェハステ
ージ3を図示左方に移動することにより、半導体ウェハ
Wの外周部はスリット12を通してアッシャ室7内に挿
入される。この際の半導体ウェハの外周部はウェハセン
サ13により検出され、前記スライド用駆動ユニット4
をフィードバック制御する。
At the same time, the slide drive unit 4 operates to move the wafer stage 3 to the left in the figure, so that the outer peripheral portion of the semiconductor wafer W is inserted into the asher chamber 7 through the slit 12. At this time, the outer periphery of the semiconductor wafer is detected by the wafer sensor 13, and the slide drive unit 4
feedback control.

そして、0□ガスがアッシャ室7に導入されRF電源9
がオンすると、アッシャ室7内に0□プラズマが発生し
、アッシャ室に侵入されている半導体ウェハWの外周部
のレジストのみが除去される。このとき、ウェハステー
ジ3は回転駆動ユニット2により回転されるため、半導
体ウェハWの全外周部のレジストが除去される。
Then, 0□ gas is introduced into the asher chamber 7 and the RF power source 9
When turned on, 0□ plasma is generated in the asher chamber 7, and only the resist on the outer periphery of the semiconductor wafer W that has entered the asher chamber is removed. At this time, since the wafer stage 3 is rotated by the rotation drive unit 2, the resist on the entire outer periphery of the semiconductor wafer W is removed.

なお、真空ポンプ1とアッシャ室7とは夫々別々の真空
ポンプ6.8で真空に引かれているので、アッシングし
た時のガスで半導体ウェハを汚染することはない。
It should be noted that since the vacuum pump 1 and the asher chamber 7 are evacuated by separate vacuum pumps 6.8, the semiconductor wafers are not contaminated with gas during ashing.

第2図は本発明の第2実施例の縦断面図であり、第1図
と均等な部分には同一符号を付しである。
FIG. 2 is a longitudinal sectional view of a second embodiment of the present invention, and parts equivalent to those in FIG. 1 are given the same reference numerals.

この実施例ではアッシャ室7′及びRF電極10を円環
状に形成すると共に、アッシャ下部室7Aとアッシャ上
部室7Bとでアッシャ室7′を分割形成している。そし
て、アッシャ下部室7Aは上下駆動ユニット14によっ
て上下移動可能に構成している。また、ウェハステージ
3も上下駆動ユニット15により上下移動可能に構成し
ている。
In this embodiment, the asher chamber 7' and the RF electrode 10 are formed in an annular shape, and the asher chamber 7' is divided into an asher lower chamber 7A and an asher upper chamber 7B. The lower asher chamber 7A is configured to be vertically movable by a vertical drive unit 14. Further, the wafer stage 3 is also configured to be vertically movable by a vertical drive unit 15.

なお、ここではスライド用駆動ユニット、及びアッシャ
室専用の真空ポンプは設けてはいない。
Note that a slide drive unit and a vacuum pump dedicated to the asher chamber are not provided here.

この°構成では、ウェハステージ3が下に下がって、半
導体ウェハWがゲートバルブ5を通って真空チャンバ1
内に移動され、ウェハステージ3に置かれる。そして、
アッシャ下部室7Aとウェハステージ3が上動すること
により、アッシャ上部室7Bとでアッシャ室7′を構成
し、かつ半導体ウェハWの外周部をアッシャ室7′内に
侵入させる。真空ポンプ8で真空チャンバ1内を所定の
圧力に真空引きした上で、アッシャ室7内に0□ガスを
導入し、かつRF電源9をオンすることで、アッシャ室
7′の内部で0□プラズマが発生する。
In this configuration, the wafer stage 3 is lowered and the semiconductor wafer W passes through the gate valve 5 and enters the vacuum chamber 1.
and placed on the wafer stage 3. and,
By moving the asher lower chamber 7A and the wafer stage 3 upward, the asher upper chamber 7B constitutes an asher chamber 7', and the outer peripheral portion of the semiconductor wafer W enters into the asher chamber 7'. After evacuating the inside of the vacuum chamber 1 to a predetermined pressure with the vacuum pump 8, 0□ gas is introduced into the asher chamber 7, and the RF power supply 9 is turned on, so that the inside of the asher chamber 7' is 0□. Plasma is generated.

したがって、半導体ウェハWは外周部のみがアラシャ室
7′に入れられているので、02プラズマによって外周
部のレジストのみが除去される。
Therefore, since only the outer periphery of the semiconductor wafer W is placed in the arashi chamber 7', only the resist on the outer periphery is removed by the 02 plasma.

この実施例では、半導体ウェハWの外周部のレジストを
一度に除去するため効率が良い。
This embodiment is efficient because the resist on the outer periphery of the semiconductor wafer W is removed at once.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、真空チャンバ内に半導体
基板の外周部のみを侵入させるアッシャ室を配設し、こ
のアッシャ室に02プラズマを発生させる02導入管及
びRF電極を設けているので、半導体基板の外周部に対
してのみ02プラズマを投射することが可能となり、半
導体基板の外周部のレジストのみを選択的に除去して半
導体装置の製造歩留りを向上できる効果がある。
As explained above, the present invention provides an asher chamber in which only the outer peripheral portion of the semiconductor substrate enters the vacuum chamber, and this asher chamber is provided with an 02 introduction pipe and an RF electrode for generating 02 plasma. It becomes possible to project the 02 plasma only onto the outer periphery of the semiconductor substrate, which has the effect of selectively removing only the resist on the outer periphery of the semiconductor substrate, thereby improving the manufacturing yield of semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1実施例の縦断面図、第2図は本発
明の第2実施例の縦断面図である。 1・・・真空チャンバ、2・・・回転駆動ユニット、3
・・・ウェハステージ、4・・・スライド用駆動ユニッ
ト、5・・・ゲートバルブ、6・・・真空ポンプ、7,
7′・・・アッシャ室、7A・・・アッシャ下部室、7
B・・・アッシャ上部室、8・・・真空ポンプ、9・・
・RF電源、10・・・RF電極、11・・・0゜ガス
導入管、12・・・スリット、13・・・ウェハセンサ
、14.15・・・上下駆動ユニット、W・・・半導体
ウェハ。
FIG. 1 is a longitudinal sectional view of a first embodiment of the invention, and FIG. 2 is a longitudinal sectional view of a second embodiment of the invention. 1... Vacuum chamber, 2... Rotation drive unit, 3
... Wafer stage, 4... Slide drive unit, 5... Gate valve, 6... Vacuum pump, 7,
7'...Asher chamber, 7A...Asher lower chamber, 7
B...Asher upper chamber, 8...Vacuum pump, 9...
- RF power supply, 10... RF electrode, 11... 0° gas introduction tube, 12... slit, 13... wafer sensor, 14.15... vertical drive unit, W... semiconductor wafer.

Claims (1)

【特許請求の範囲】[Claims] 1、レジストを塗布した半導体基板を入れる真空チャン
バと、この真空チャンバ内において前記半導体基板の外
周部のみを侵入させるアッシャ室と、このアッシャ室に
配設してアッシャ室内にのみO_2プラズマを発生させ
るO_2導入管及びRF電極とを備え、前記半導体基板
の外周部のみにO_2プラズマを投射可能に構成したこ
とを特徴とする半導体製造装置。
1. A vacuum chamber into which a semiconductor substrate coated with resist is placed, an asher chamber into which only the outer periphery of the semiconductor substrate enters the vacuum chamber, and an O_2 plasma generated only in the asher chamber by disposing it in this asher chamber. A semiconductor manufacturing apparatus comprising an O_2 introduction tube and an RF electrode, and configured to be able to project O_2 plasma only onto the outer peripheral portion of the semiconductor substrate.
JP63217925A 1988-08-31 1988-08-31 Semiconductor manufacturing device Pending JPH0265231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63217925A JPH0265231A (en) 1988-08-31 1988-08-31 Semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63217925A JPH0265231A (en) 1988-08-31 1988-08-31 Semiconductor manufacturing device

Publications (1)

Publication Number Publication Date
JPH0265231A true JPH0265231A (en) 1990-03-05

Family

ID=16711877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63217925A Pending JPH0265231A (en) 1988-08-31 1988-08-31 Semiconductor manufacturing device

Country Status (1)

Country Link
JP (1) JPH0265231A (en)

Similar Documents

Publication Publication Date Title
JP3115015B2 (en) Vertical batch processing equipment
KR0151769B1 (en) Plasma etching equipment
KR100375080B1 (en) Method and apparatus for removing unnecessary material around substrate and method of applying using same
JP4408313B2 (en) Plasma processing apparatus and plasma processing method
KR950021168A (en) Plasma treatment apparatus and method
JP3275043B2 (en) Post-treatment method of etching
JP2004288704A (en) Plasma processing equipment
KR0154329B1 (en) Apparatus and method for processing substrate
JP2001057359A (en) Plasma processing equipment
JP4382926B2 (en) Plasma processing method
JPH0265231A (en) Semiconductor manufacturing device
KR20170122910A (en) Atomic layer ething method
CN106298638A (en) Etching forms the method for silicon through hole
JPH09129611A (en) Etching method
TWI620247B (en) Method for forming through-silicon via etching and through-silicon via etching device
JP2948290B2 (en) Substrate processing equipment
JP2628070B2 (en) Ashing equipment
KR100501618B1 (en) Plasma processing apparatus and shield ring
JPS63260033A (en) Plasma reaction treatment device
JP2005026348A (en) Plasma processing method
JPS5871626A (en) Plasma etching device
JPH04278527A (en) Dry etching equipment
JPH0513006Y2 (en)
JPS63271933A (en) Ashing method
JPH069490Y2 (en) Plasma Wafer Plasma Semiconductor